Johnny Posada Contreras

Transcripción

1 IMPLEMENTACIÓN DE UN GENERADOR SPWM TRIFÁSICO + TERCER ARMÓNICO Y TIEMPO MUERTO SOBRE FPGA. UNA APLICACIÓN DE LA LÓGICA PROGRAMABLE EN INVERSORES DC/AC Johnny Posada Contreras Universidad Autónoma de Occidente (UAO) Cali, Colombia Grupo de Investigación en Energías (GIEN), Línea de Maquinas Eléctricas y Electrónica de Potencia Tel: Ext: joposada@cuao.edu.co RESUMEN En los sistemas inversores de tensión sinusoidales (conversores DC/AC), es necesario contar con una técnica de modulación para su implementación. Dependiendo de la aplicación final (sistemas de alimentación ininterrumpida o UPS s, drivers para motores, etc.), la estrategia de modulación a implementar cambia en sus características siendo las más importantes: la eficiencia en la conversión, contenido armónico y pérdidas por conmutación. Cuando se implementan estrategias de modulación sinusoidales en alta frecuencia, los módulos PWM integrados en sistemas microcontroladores exigen mayor desempeño en velocidad de procesamiento si se desea obtener frecuencias de conmutación mayores a 5KHz, haciendo de esta implementación una tarea dispendiosa. Este problema se soluciona usando sistemas DSP s que poseen una alta velocidad de procesamiento o diseños específicos implementados en FPGA s. En el presente artículo se presenta el diseño de un generador de señales SPWM trifásico con tercer armónico, especificación de tiempo muerto y manejo de magnitud por fase, útil para aplicaciones en inversores DC/AC orientados a drivers para motores de inducción y sistemas UPS s trifásicos para cargas no balanceadas. 1. INTRODUCCION Al momento de implementar sistemas de alimentación ininterrumpida, variadores de velocidad y, en general, cualquier tipo de circuito que convierta una señal DC a AC de frecuencia variable o fija, es necesario un puente inversor de dos niveles o más. Asociado a esto, se debe definir una estrategia de modulación o método de modulación [1]. Las estrategias de modulación determinan el desempeño del puente inversor, la eficiencia de la conversión DC/AC, la resolución de la señal sinusoidal que se genera y las perdidas por conmutación en el puente. La llegada de los dispositivos semiconductores de potencia y su buen desempeño en alta frecuencia, como los IGBT s y MOSFET s, permiten la implementación de dichos inversores con valores agregados como flexibilidad, baja distorsión armónica y mejora del factor de potencia, entre otros. La generación de técnicas PWM para inversores DC/AC y sus efectos, se ha estudiado ampliamente en las ultimas décadas [2]-[6]. Igualmente, se ha aprovechado la evolución de la electrónica para su implementación, pasando de su generación con electrónica analógica [7], la cual requiere de circuitos integrados especializados, montajes robustos y complejos, a la implementación con dispositivos integrados VLSI. En [8] y [9], se muestran implementaciones con microcontroladores y memorias, los cuales tienen un buen rango de frecuencias de generación (de 6Hz a 100Hz). Sin embargo dichas implementaciones requerían gran cantidad de componentes y espacio para su implementación. Desde los 90 s hasta hoy en día, sea presentado una buena evolución en la lógica programable, presentándose como buena opción para el diseño de este tipo de señales debido su alta integración, su velocidad de trabajo y sus bajos costos. En [10] se muestra el diseño y la implementación de un generador SPWM sobre un dispositivo ASIC y se presenta como resultado las ventajas de calibración, repetibilidad y precisión en su control. Otros trabajos recientes muestran la potencia de los DSP s (Digital Signal Processor) para la implementación de algoritmos SPWM, como ejemplo se referencia [11] y 1

2 [12], donde se usan DSP s Texas Instrument y Analog Devices respectivamente para la implementación. En este documento se presenta una mejora al trabajo referenciado en [13], el cual se inspiro en el ASIC SA8282 de Dynex semiconductor. En esta mejora se adiciona el manejo de tiempo muerto, así como también manejo de índice de modulación independiente para cada fase del circuito generador de SPWM (Sinusoidal Pulse Width Modulation) con tercer armónico, útil para sistemas conversores DC/AC no balanceados. En una primera parte del documento se hará una presentación de la generación del SPWM con tercer armónico, siguiendo con la explicación del diseño lógico del sistema, los resultados en simulación y validación del desarrollo sobre un dispositivo FPGA de ALTERA. 2. TECNICA DE MODULACIÓN SENOIDAL CON TERCER ARMONICO El SPWM con tercer armónico, se genera de igual manera que el PWM Sinusoidal, la diferencia radica en la adición de un tercer armónico de la señal fundamental para incrementar el voltaje RMS a la salida del puente inversor y así aumentar la eficiencia en la conversión DC/AC [2]. En la figura 1 se muestra la relación entre el PWM sinusoidal (SPWM) y el SPWM + 3er Armónico, en donde se aprecia el aumento del voltaje RMS, sabiendo que en un sistema trifásico el tercer armónico se elimina y queda la componente fundamental de un nivel mayor sin sobre modulación en el puente inversor. La señal de referencia responde a (1), donde x es la frecuencia a generar. Fig 2. Generación SPWM + 3er Armónico 2 1 f ( x) = sin ( x) sin( x) Para implementar el SPWM + 3er Armónico de forma digital, la señal portadora se genera mediante un contador de n bit s, el cual se incrementa hasta un máximo y se decrementa nuevamente a un mínimo. El tiempo que toma el contador para ir a su máximo valor y regresar nuevamente a su valor de arranque será el periodo de la señal portadora, definiendo así la frecuencia portadora F c. El dato presente a la salida de este contador se compara con la señal de referencia, la cual se almacena en una tabla de Lockup y es modificada por un índice de modulación. Esta comparación genera un pulso de ancho proporcional a la señal de referencia el cual se modifica para generar el antisolapamiento mediante la inclusión de un tiempo muerto t d, ver figura 3. (1) Fig 1. Comparación entre SPWM y SPWM + 3er Armónico. La adición del tercer armónico aumenta la eficiencia en la conversión DC/AC hasta en un 15.5%. Para generar un SPWM +3er Armónico la señal sinusoidal con su tercer armónico, señal de referencia, se compara con una señal triangular de alta frecuencia, señal portadora, generándose un tren de pulsos alineados al centro que son las señales que actuaran sobre los dispositivos semiconductores del puente inversor. Fig 2. Fig 3. Diagrama de bloques circuito generador SPWM+3er Armónico por fase. En la figura 4 se muestra el diagrama en bloques del generador SPWM+3er Armónico implementado en su versión trifásica. 3. DISEÑO DEL GENERADOR El esquema general del generador (Figura 4), se compone de 4 secciones fundamentales; el generador de direcciones, la tabla de lockup e índice de modulación, el 2

3 sistema y se calcula mediante (3). Si el t on de alguno de los pulsos generados en el SPWM es menor al t d programado, dicho pulso se eliminara. El efecto del tiempo muerto se ve en la figura 6. t = D (3) d F CLK donde D, es un numero entre 0 y 31 para el tiempo muerto. Fig 4. Diagrama de bloques completo del sistema generador trifásico implementado en QUARTUS II. Se muestran: Módulos generadores PWM (Bloque A), Modulo lockup table e índice de modulación (Bloque B), Módulos generadores de direcciones (Bloque C) y Maquina de Estados (Bloque D). generador PWM y la maquina de estados del sistema. Cada uno de estas secciones se comenta a continuación Generador PWM El modulo generador de PWM se encarga de generar la señal de referencia, compararla con un dato fijo proveniente de la tabla de lockup que representa una muestra de la señal sinuosidad de referencia, y determinar el tiempo muerto, ver figura 5. La señal portadora se genera mediante un contador de modulo 512, la frecuencia de la señal portadora determina la frecuencia del reloj del circuito, mediante (2). Cuando la señal de referencia completa su periodo, el contador genera una señal de control que carga el siguiente dato a compara desde un registro, el sistema de doble registro se utiliza para evitar que se presenten errores en la comparación. F CLK = 512 Fc (2) donde F C es la frecuencia de la portadora, F CLK la frecuencia de la señal de reloj del sistema y 512 es el modulo del contador que genera la portadora. Fig 6. (a) inclusión de tiempo muerto sobre los pulsos SPWM a la salida de la generación. (b) Efecto del tiempo muerto en la generación de pulsos, eliminación de pulsos Índice de modulación y lockup table Esta sección del generador consta de un multiplicador de 8 bit s, una memoria tipo ROM, un registro de 8 bit s para el índice de modulación y un circuito multiplexor para seleccionar las direcciones por fase de cada uno de los generadores de direcciones. En la memoria ROM se implementa una lockup table, donde se encuentran los patrones discretizados de un semiperiodo de la señal sinusoidal mas su tercer armónico, la cual sirve para generar el SPWM trifásico, su bus de direcciones se multiplexa con el fin de direccionarse con el valor proporcionado por los generadores de direcciones. El índice de modulación es un número entre 0 y FF, el cual corresponde a un 0 y 100% de la señal de salida respectivamente, el índice de modulación es independiente para cada fase, brindado la posibilidad de utilizar este generador en sistemas desbalanceados. La discretización de la señal de referencia se aplica según (4), donde P 0 se asume igual a -90, m variara de 1 a 768 y P m-1 es igual a A m-1 y A m es la magnitud de la señal sinusoidal + 3er armónico. A P 1 m 1 π Pm 1π Sin + 3 * Sin m = (4) Fig 5. Generador PWM. Se muestra: Generador de portadora (Bloque A), Circuito de doble registro (Bloque B), Circuito comparador generador PWM (Bloque C) y Generadores de tiempo muerto (Bloque D). El tiempo muerto es programable mediante una palabra de 5 bit s, este tiempo depende de la frecuencia del reloj del Un periodo completo se obtiene leyendo 2 veces la tabla anteriormente formada. La constante 0.235, sale de dividir los 360 de una señal sinusoidal entre el número de muestras totales (1536 = 768*2) 3.3. Modulo generador de direcciones El generador de direcciones esta formado por un contador Up/Donw programable de 16 bit s, el cual se encarga de 3

4 generar las direcciones que se deben leer de la lockup table, dependiendo de la frecuencia de la señal de referencia que se desea generar. Existe un generador de direcciones por cada fase, estos se inicializan con valores determinados que representan el desfase de las señales trifásicas, de la misma manera se deben precargar con un valor de incremento el cual es propio para cada frecuencia a generar y se determina por (5), donde el numero de muestras de la tabla es 1536 y puede cambiar según la resolución deseada de la señal sinusoidal de salida. V INC F = F GEN PORT * No _ Muestras _ de _ la _ Tabla En la figura 7 se muestra el diagrama en bloques del circuito implementado. En el se diferencian tres áreas las cuales determinan; los registros de entrada para V INC, El contador Up/Down de 16 bit s y la unidad que determina el sentido de conteo del contador de 16 bit s. (5) 9.66MHz, lo cual fija una frecuencia portadora máxima de KHz optima para aplicaciones en sistemas UPS s y variadores de velocidad para motores. En la tabla 1 se resumen los ítems más importantes en cuanto a recursos utilizados del dispositivo FPGA. Dispositivo EPF10K70RC240-4 Logia elements 715/3744 ( 19%) Total pins 51/189 (26%) Total memory bits 8192/36864 (22%) Tabla 1 Requerimientos del dispositivo En la figura 8 se muestra los resultados de simulación para una frecuencia de reloj de 9.66Hz, una frecuencia portadora de Khz, una frecuencia de la señal de referencia de 186.6Hz y un tiempo muerto de 1.553uS. Finalmente en la figura 9a y 9b se muestran los resultados experimentales. Fig 7. Generador de direcciones. Registros de entrada (Bloque A), Contador Up/Down a base de sumadores/restadores (Bloque B) y comparador de sentido de conteo (Bloque C). Fig 9a Señales SPWM generadas para un ínstate determinado, fases R y S. Se observa el ancho del pulso en cada una de las fases. 3.4 Maquina de estados La maquina de estados es un circuito secuencial simple de cinco estados, el cual se encargara de establecer el arbitraje de la interfase con el sistema microcontrolador que proporciona la programación inicial y la generación PWM. La frecuencia a generar por el modulo generador depende expresamente de la frecuencia de la señal portadora y del numero de muestras en la tabla de lockup, en [13] se muestra como determinar estas frecuencias mínimas y máximas. 4. RESULTADOS Y VALIDACIÓN El sistema se implemento usando el software QUARTUS II de Altera y para la implementación se disponía de un sistema de desarrollo UPX2 de la misma empresa en la cual se consiguió una frecuencia de reloj máxima F CLK = Fig 9b Señales SPWM generadas fases R y T. 4

5 Fig 8. Resultados de la simulación. Se muestran los PWM para las fases RST al igual que sus complementos 5. COMENTARIOS FINALES Y CONCLUSIONES Se pudo mostrar la aplicación de los dispositivos lógicos programables a la generación de señales útiles en dispositivos de conversión DC/AC. Aunque no se contó con el mejor dispositivo para la validación, el mismo se puede compilar y sintetizar sobre dispositivos cyclone los cuales son mas económicos, mas veloces y a la vez abren el panorama para la implementación de controladotes embebidos aplicados a sistemas UPS y drives para motores de inducción, con pequeños cambios (ej. La memoria debe ser sincronía para los dispositivos cyclone I y cyclone II). 6. AGRADECIMIENTOS Se agradece a la Universidad Autónoma de Occidente y a su Vicerrectoria de Investigaciones por facilitar la ejecución de esta investigación. 7. REFERENCIAS [1] Bergas Joan, Sudria Antoni, Rull Joan y Fillet Sergi, Del PWM a la modulación vectorial, Automática e Instrumentación, No 296, pp , Mayo [2] Pinewski Peter., Motor Control, McGrawHill, Charpter 8, [3] Mohan Ned, Tore M. Undeland, y William P. Robbins., Power Electronics: converters, applications and design, WILEY, [4] Rashid Muhammad H., Electrónica de Potencia. Circuitos, dispositivos y aplicaciones., McGrawHill, Charpter 8, [5] Joachim Holtz., Pulse width Modulation A Survey, IEEE Transactions on Industrial Electronics, vol 39 no 5, pp , December [6] Michael A. Boost, and Phoivos P. Ziogas., State Of The Art Carrier PWM Techniques: A Critical Evaluation, IEEE Transaction on Industrial Applications, vol. 24, no 2, pp , March./April [7] S. Yuvarajan., and Hwa-Liang Chiou., A novel Sine PWM Scheme Using Waveform Generators., IEEE Transactions on Industrial Electronics, vol 41, pp , June [8] Papadopoulos C., y et al., A variable frequency controller for three phase DC/AC inverters, IEEE International Symposium on Industrial Electronics, vol. 1, pp , July [9] Rémy Simard., y et al., A Eprom-Based PWM Modulator for a Three-Phase Soft Commutated Inverter. IEEE Transaction on Industrial Electronics, vol. 38, pp. 79 8i., February [10] Green T.C., Mirkazemi-Moud M., Goodfellow J.K., y Williams, B.W., Field-programmable gate-arrays and semicustom designs for sinusoidal and current-regulated PWM., IEE Colloquium on ASIC Technology for Power Electronics Equipment, pp. 4/1-4/4, 20 Feb [11] I Panahi., Z. Yu, y M. Arefeen., Generate Advanced PWM Signal Using DSP, Texas Instrument, Digital Control Applications Group., Mayo [12] Analog Devices inc., Three-Phase Sine-Wave Generation using the PWM Unit of the ADMC401, Application Notes AN , Enero [13] Johnny Posada C., Design of three-phase signal generator SPWM whit third harmonic on FPGA system using VHDL., GSPx Global Signal Processing Conference, September