Fundamentos de Computadores Subsistemas Combinacionales
Objetivos Conceptuales: Escalabilidad de los diseños Diseño modular Diseños alternativos Subsistemas de propósito específico Subsistemas de propósito general y dispositivos lógicos programables
Objetivos Procedimentales: Interpretación de hojas de características de subsistemas combinacionales y dispositivos lógicos programables Diseño de subsistemas combinacionales: decodificadores, codificadores, multiplexores, etc. Diseño y análisis de circuitos con subsistemas combinacionales: decodificadores, comparadores, multiplexores, etc. Diseño con dispositivos lógicos programables
Objetivos Actitudinales: Importancia del diseño modular y reutilización de diseños. Alternativas y evaluación de costes
Bibliografía Básica: [NELS96] Capítulos 4 y 5 [GARC9] Capítulo 7 [WAKE99] Capítulos 5 y 6 [ALMO94] Capítulos, y Complementaria [FLOYD] Capítulo 6 [HAY96] Capítulo 4 [MANO98] Capítulos y 6 [MAND] Dispositivos programables. HDL.
Contenidos Generalidades sobre subsistemas combinacionales MSI Subsistemas de propósito específico Decodificadores Codificadores Convertidores de código Demultiplexores Comparadores de magnitud Subsistemas de propósito general Multiplexores Dispositivos lógicos programables
CIRCUITOS INTEGRADOS MSI/LSI Estas líneas de entrada y salida pueden clasificarse en: Líneas de datos Líneas de control Una de las líneas de control más usadas es el Enable (Habilitador). Enable E n Subsistema Combinacional m n Subsistema Combinacional m Datos entrada Datos salida
CIRCUITOS INTEGRADOS MSI/LSI La habilitación de un subsistema por la línea de Enable, puede obtenerse cuando dicha línea de control tenga un nivel alto o cuando tenga un nivel bajo. En el primer caso, se dice que el Enable es activo en alta, mientras que para el segundo caso, el Enable es activo en baja. Enable Activo en Bajo E Enable Activo en Alto E n Subsistema Combinacional m n Subsistema Combinacional m Datos entrada Datos salida Datos entrada Datos salida
CIRCUITOS INTEGRADOS MSI/LSI Podemos encontrar subsistemas que tengan múltiples entradas de habilitación (enables). E E E n Subsistema Combinacional m Datos entrada Datos salida
SUBSISTEMAS COMBINACIONES DE PROPÓSITO ESPECÍFICO Decodificadores El decodificador es un circuito integrado de n entradas de dato y m salidas de datos, donde m< n. Cuando se cumple la igualdad, se dice que el decodificador es completo. Se especifican haciendo de la siguiente manera: DEC n:m o DEC de n a m. Se caracterizan porque sólo se activa una salida por cada combinación de entrada A A Entradas Salidas A A O O O O O = A A O = A A O = A A O = A A
SUBSISTEMAS COMBINACIONES DE PROPÓSITO ESPECÍFICO Decodificadores En el caso de que las salidas del decodificador de a 4 fueran activas en bajo. A A Entradas Salidas A A O O O O O = A +A O = A +A O = A +A O = A +A
SUBSISTEMAS COMBINACIONES DE PROPÓSITO ESPECÍFICO Decodificadores Señales de habilitación en los decodificadores A A E Entradas Salidas E A A O O O O X X O = A A E O = A A E O = A A E O = A A E E E E E E E E E A A A A A A
SUBSISTEMAS COMBINACIONES DE PROPÓSITO ESPECÍFICO Decodificadores como generadores de funciones Ejemplo: Implementar con un decodificador las siguientes funciones de conmutación F = Σ(,,6) F = Π(,,4,6) Solución.- El decodificador tiene las salidas activas en alto. x y z 4 5 6 7 > F > F
SUBSISTEMAS COMBINACIONES DE PROPÓSITO ESPECÍFICO Decodificadores como generadores de funciones Ejemplo: Implementar con un decodificador las siguientes funciones de conmutación F = Σ(,,6) F = Π(,,4,6) Solución.- El decodificador tiene las salidas activas en bajo. x y z 4 5 6 7 F F
SUBSISTEMAS COMBINACIONES DE PROPÓSITO ESPECÍFICO Asociación de Decodificadores E E E A A A E 4 5 6 7
SUBSISTEMAS COMBINACIONES DE PROPÓSITO ESPECÍFICO Decodificador Comercial
SUBSISTEMAS COMBINACIONES DE PROPÓSITO ESPECÍFICO Codificadores Codificador binario I I I I O O Entradas Salida s I I I I O O Binario I > O I I I > O
SUBSISTEMAS COMBINACIONES DE PROPÓSITO ESPECÍFICO Codificadores I I I I Gray O O Entradas Salidas I I I I O O O = I + I O = I + I
SUBSISTEMAS COMBINACIONES DE PROPÓSITO ESPECÍFICO Codificadores de prioridad I I I I Prioridad E O O Entradas Salidas I I I I E O O x x X x x x
SUBSISTEMAS COMBINACIONES DE PROPÓSITO ESPECÍFICO Codificador de prioridad comercial
SUBSISTEMAS COMBINACIONES DE PROPÓSITO ESPECÍFICO Convertidor de código BINARIO/GRAY Convertidor de codigo GRAY/BINARIO BCD/GRAY I BCD/7-SEGMENTOS A I A I I O O Convertidor de codigo O Decodificador Codificador Gray A > O A
SUBSISTEMAS COMBINACIONES DE PROPÓSITO ESPECÍFICO Convertidor de código Convertidor BCD/7 segmentos a a b b b b Convertidor BCD 7-SEGMENTOS a b c d e f g b c d e f g f e g d b c b b b b a b c d e f g
SUBSISTEMAS COMBINACIONES DE PROPÓSITO ESPECÍFICO Comparadores de magnitud a a a a b b b b G E L A B A>B A=B A<B G E L
SUBSISTEMAS COMBINACIONES DE PROPÓSITO ESPECÍFICO Asociación de comparadores b b b b 9 8 a a a a 9 8 A B A>B A<B A=B G E L G E L b b b b 7 6 5 4 a a a a 7 6 5 4 A B A>B A<B A=B G E L G E L b b b b a a a a A B A>B A<B A=B G E L G E L
SUBSISTEMAS COMBINACIONES DE PROPÓSITO ESPECÍFICO Demultiplexor Es un circuito MSI que disponde de n lineas de control y n + líneas de datos. n líneas de datos son de salida (también llamadas canales) frente a una única línea de entrada. Se pueden designar mediante DEMUX :m, donde m es el número de canales. E A A O O O O Entradas Salidas E A A O O O O X X A A O O O O
SUBSISTEMAS COMBINACIONES DE PROPÓSITO GENERAL Multiplexores d d d d A A z A A Z d d d d Z= d A A + d A A + d A A + d A A d d d d d d d d > A A A A
SUBSISTEMAS COMBINACIONES DE PROPÓSITO GENERAL Multiplexores Los multiplexores pueden tener señales de habilitación Strobe d d d d z A A
SUBSISTEMAS COMBINACIONES DE PROPÓSITO GENERAL Multiplexores como generadores de funciones El teorema de expansión de Shannon estudiado en el tema indica que cualquier función de conmutación completa de n variables puede ser expresada como F(x,..,xn)= f(i)*mi(x,..,xn) Z= di*mi(x,..,xn) Ejemplo : Usando un multiplexor de 8 canales, implementar la función de conmutación f= (,4,5,7) 4 5 6 7 f x y z
SUBSISTEMAS COMBINACIONES DE PROPÓSITO GENERAL Multiplexores como generadores de funciones Ejemplo : Diseñar la función de conmutación f= (,4,5,7) usando multiplexores de 4 canales. f(,,z) f(,,z) f(,,z) f(,,z) f z xy x y f (,,z)=z' f (,,z)=z f (,,z)= f (,,z)= z' z f x y
SUBSISTEMAS COMBINACIONES DE PROPÓSITO GENERAL Multiplexores como generadores de funciones Ejemplo. Diseñar la función de conmutación f= (,4,5,7) usando multiplexores de canales. xy z f (,y,z)=y 'z' f (,y,z)=y '+z' F(x,y,z)= d x + d x f(,y,z) f(,y,z) f x F(,y,z)= d y + d y f(,,z) f(,,z) f(,y,z) y f(,y,z) f x
SUBSISTEMAS COMBINACIONES DE PROPÓSITO GENERAL Multiplexores como generadores de funciones Otra solución: F(x,y,z)= d z + d z f(x,y,) f(x,y,) f z xy y' z f (x,y,)=y ' f (x,y,)=x x f z
SUBSISTEMAS COMBINACIONES DE PROPÓSITO GENERAL Asociación de multiplexores Z(AAA)= d A A A + d A A A + d A AA + d A AA + d4aa A + d5 AA A + d6 AAA + d7 AAA Z(,A,A) Z(,A,A) Z Z(,,A) Z(,,A) Z(,,A) A Z(,A,A) Z(,A,A) Z A Z(,,A) A A
SUBSISTEMAS COMBINACIONES DE PROPÓSITO GENERAL Asociación de multiplexores d d A d d d4 d5 A A A Z A A d6 d7 A A A A
SUBSISTEMAS COMBINACIONES DE PROPÓSITO GENERAL Dispositivos lógicos programables Plano AND fijo plano OR programable: ROM Plano AND programable y OR fijo:pal Planos AND y OR programables: PLA
SUBSISTEMAS COMBINACIONES DE PROPÓSITO GENERAL Dispositivos lógicos programables ROM Capacidad(bits) = n x m A A A ROM 8X4 A A A D D D D
SUBSISTEMAS COMBINACIONES DE PROPÓSITO GENERAL Dispositivos lógicos programables ROM Una ROM de n x m, está formada por un decodificador de m líneas de entrada, n x m fusibles o interconexiones y m puertas OR. La siguiente figura esquematiza una ROM de 4x. A A D D
SUBSISTEMAS COMBINACIONES DE PROPÓSITO GENERAL Dispositivos lógicos programables ROM ROM 4X A A A A D D D D A A
SUBSISTEMAS COMBINACIONES DE PROPÓSITO GENERAL Dispositivos lógicos programables ROM Representación simplificada A A x x x x D D
SUBSISTEMAS COMBINACIONES DE PROPÓSITO GENERAL Dispositivos lógicos programables ROM In Out X Out = x HI In > D > D CS
SUBSISTEMAS COMBINACIONES DE PROPÓSITO GENERAL Dispositivos lógicos programables La ROM como generador de funciones Ejemplo : Implementar las funciones f= (,,5,7) y g= (,,4,5) haciendo uso de una ROM. x y z ROM 8X f g A A A D D
SUBSISTEMAS COMBINACIONES DE PROPÓSITO GENERAL Dispositivos lógicos programables Asociación de ROM Ejemplo : Se dispone de ROM de X y se desea construir una ROM de x4. CS ROM 8X4 A CS CS A A ROM 8X ROM 8X D D D D
SUBSISTEMAS COMBINACIONES DE PROPÓSITO GENERAL Dispositivos lógicos programables Asociación de ROM Ejemplo Se dispone de ROMs de 8x, y se desea construir una ROM de 6x. ROM 6X A A CS CS A A ROM 8X ROM 8X D D
SUBSISTEMAS COMBINACIONES DE PROPÓSITO GENERAL Dispositivos lógicos programables PAL Plano AND programable y plano OR fijo 7 4 5 6 8 > O 9 I > O I I 4 > O 5
SUBSISTEMAS COMBINACIONES DE PROPÓSITO GENERAL Dispositivos lógicos programables PAL Detalle de la generación de un término producto 4 5 6 7
SUBSISTEMAS COMBINACIONES DE PROPÓSITO GENERAL Dispositivos lógicos programables PAL Representación simplificada del término producto 7 x x' y y' z z' 4 5 6 x x
SUBSISTEMAS COMBINACIONES DE PROPÓSITO GENERAL Dispositivos lógicos programables PAL 4 5 6 7 8 9 4 > O I 5 6 7 8 > O I 9 > O I
SUBSISTEMAS COMBINACIONES DE PROPÓSITO GENERAL Dispositivos lógicos programables PAL Ejemplo: Usando la primera estructura PAL, implementar las funciones de conmutación siguientes f= (,,4,7), g= (,,,6,7),h= (6,7). H(x,y,z) = xyz + xyz z xy 7 8 4 5 6 x x x x x > f f xy z x y 9 x x x x x x x x > g g x x Las expresiones para f y g son: z 4 x x x x x x > h F(x,y,z) =x z + xyz + xy z G(x,y,z)= x y + x yz + xy 5 x x
SUBSISTEMAS COMBINACIONES DE PROPÓSITO GENERAL Dispositivos lógicos programables PLA Este dispositivo tiene tanto el plano AND como el OR totalmente programables. La siguiente figura muestra la estructura de una PLA de entradas y salidas. > > >
SUBSISTEMAS COMBINACIONES DE PROPÓSITO GENERAL Dispositivos lógicos programables PLA Ejemplo. Implementar las siguientes funciones en la PLA anterior F= x + y G= x y + xz H =xz +x +y X X X X X X X X X X X X X > > > x y z F G H