PRACTICA 2 Ejercicio 2

Save this PDF as:
 WORD  PNG  TXT  JPG

Tamaño: px
Comenzar la demostración a partir de la página:

Download "PRACTICA 2 Ejercicio 2"

Transcripción

1 PRACTICA 2 Ejercicio 2 Simulación de Procesadores con Ejecución en Orden DESCRIPCIÓN GENERAL En esta práctica se utilizará el simulador KScalar y su interfaz gráfica con el objeto de estudiar el funcionamiento de un procesador con ejecución en orden cuya microarquitectura es segmentada, superescalar, y con memoria cache real. Se realizarán sucesivamente varias actividades de análisis de prestaciones que permitirán al alumno descubrir, de forma gradual, cómo afectan a las prestaciones globales del sistema procesador-memoria ciertos aspectos de su microarquitectura. OBJETIVOS DOCENTES ¾ Comprender la problemática que introducen las dependencias de datos y control en las prestaciones de los procesadores segmentados ¾ Estudiar el funcionamiento de los procesadores con microarquitectura superescalar, en el caso de que la ejecución de instrucciones sea en orden. ¾ Estudiar la influencia de varias técnicas de predicción de saltos sobre las prestaciones del procesador ¾ Analizar la interacción entre el procesador y la jerarquía de memoria en el nivel de la memoria cache. TIPOS BASICOS DE MICROARQUITECTURAS Parte 1. Ejecución en Orden a. Procesador segmentado Ideal (Modelo Ideal ) : cache ideal (tiempo de acceso siempre 1 ciclo), predicción perfecta de saltos, monoescalar. b. Procesador segmentado con predicción de saltos : cache ideal, predicción de saltos real, monoescalar. ¾ Modelo Branch : suponiendo que los saltos nunca saltan ¾ Modelo BTB : usando un BTB ( Branch Target Buffer ) c. Procesador segmentado y superscalar (modelo SuperScalar ) : 2 instrucciones por ciclo (escalaridad 2), sin restricciones de unidades funcionales, cache ideal, predicción perfecta de saltos. d. Procesador segmentado con cache de datos (modelo Dcache ) : cache L1 de datos real, predicción perfecta de saltos, monoescalar. 1

2 Parte 1. Ejecución en Orden A. Procesador Segmentado Ideal (Modelo Ideal ) Resumen de Características Memoria cache ideal (siempre acierta con tiempo de acceso de 1 ciclo (clk)) Predicción de saltos ideal (siempre acierta) 1 instrucción buscada, decodificada, y ejecutada por ciclo (monoescalar) Descripción del Sistema Procesador/Memoria 5 etapas de segmentación: I : Cache L1 de instrucciones ideal (1 clk, siempre acierta) Predicción perfecta de la dirección de la siguiente instrucción para los saltos condicionales e incondicionales (dependencias de control) ID: Detección de dependencias RAW (pueden frenar la ejecución de la instrucción) y dependencias WAW (se anotan, pero no frenan la ejecución) Arbitraje del puerto de escritura de resultados (puede frenar la ejecución) Lectura de hasta dos operandos fuente (registros) EX: Ejecución comienza siempre en orden Unidades funcionales segmentadas ALU (operaciones enteras y cálculo de direcciones): Suma/Resta Punto lotante: Multiplicación Punto lotante: MEM: Cache L1 de datos ideal (1 clk, siempre acierta) 1 clk 4 clks 4 clks WB: Escritura de hasta 1 resultado: si se detecta la violación de una dependencia WAW, la última escritura (fuera de orden) no se realiza, ya que el resultado no debe ser utilizado por las instrucciones posteriores Diagrama de Bloques 0 (QWHURV (; 0XOWLSOL DGRU3) 0 0,),' 0(0 :% 6XPD5HVWD3) 2

3 Parte 1. Ejecución en orden B. Procesador Segmentado con Predicción de Saltos (Modelo Branch y BTB ) Resumen de Características Memoria cache ideal (siempre acierta con tiempo de acceso de 1 ciclo (clk)) Predicción realista de saltos (en ocasiones acierta y en otras falla) 1 instrucción buscada, decodificada, y ejecutada por ciclo (monoescalar) Descripción del Sistema Procesador/Memoria 5 etapas de segmentación: I, ID, EX, MEM, WB I : Predicción de Saltos simple (Modelo Branch ): Salto no Tomado Se buscan instrucciones consecutivas hasta que, en la etapa EX, se ejecute algún salto que resulte tomado (la penalización por fallo de predicción es de 2 clks) Predicción de Saltos con BTB (Modelo BTB ) Tamaño BTB: 32 entradas Asociatividad: 4 vías (8 conjuntos) Si la dirección de la instrucción buscada en la cache de instrucciones no reside en el BTB, se sigue la estrategia de predicción estática anterior (suponer salto no tomado) Si se detecta un error de predicción con la estrategia anterior (aparece un salto tomado), la dirección de la instrucción de salto que provoca el error, junto con la dirección donde salta, se introducen en el BTB (penaliza 2 clks) Si la dirección de la instrucción buscada reside en el BTB, se utiliza la dirección almacenada en el BTB para predecir la dirección de la siguiente instrucción a buscar en la cache de instrucciones. Si se detecta un error de predicción con la estrategia anterior (un salto registrado en la BTB resulta no tomado), se anula la entrada de la BTB (penaliza 2 clks) Diagrama de bloques,) 3& %7% /&D KH,QVWUX LRQHV (QWHURV (; 0XOWLSOL DGRU3) 0 0 0,' 0(0 :% 6XPD5HVWD3) 3

4 Parte 1. Ejecución en orden C. Procesador Segmentado y Superescalar (Modelo Superescalar ) Resumen de Características Memoria cache ideal (siempre acierta con tiempo de acceso de 1 ciclo (clk)) Predicción de saltos ideal (siempre acierta) 2 instrucciones buscadas, decodificadas y ejecutadas por ciclo Descripción del Sistema Procesador/Memoria 5 etapas de segmentación: I : 2 accesos independientes a la cache L1 de instrucciones Hasta 2 predicciones de saltos por ciclo ID: Detección de dependencias RAW y WAW, incluyendo dependencias entre las dos instrucciones decodificadas Arbitraje de los dos puertos de escritura de resultados (puede frenar ejecución) Arbitraje del puerto de acceso a la memoria cache L1 de datos (puede frenar ejecución) Lectura de hasta cuatro operandos fuente (registros) EX: Ejecución comienza siempre en orden 2 unidades funcionales segmentadas para cada tipo de operación (sin restricciones funcionales en la etapa EX) MEM: Cache L1 de datos ideal con un único puerto de acceso (1 clk, siempre acierta) WB: Escritura de hasta dos resultados (puede ser que se haga fuera de orden) Diagrama de bloques (QWHURV 0XOWLSOL DGRU3) 0 (; 0 0,),',' 0(0 :% :% 6XPD5HVWD3) 4

5 Parte 1. Ejecución en Orden D. Procesador Segmentado con Cache de Datos (Modelo Dcache ) Resumen de Características Memoria cache L1 de datos real (64 KB, 2-way associative) Predicción de saltos ideal (siempre acierta) 1 instrucción buscada, decodificada, y ejecutada por ciclo (monoescalar) Descripción del Sistema Procesador/Memoria 5 etapas de segmentación: I, ID, EX, MEM, WB MEM: cache L1 de datos Tamaño de la Dirección: 32 bits Tiempo de acierto: 1 clk Tamaño en bytes: 64 KBytes Tamaño línea: 64 Bytes Asociatividad: 2 vías (512 conjuntos) Política de remplazo: LRU Bus L1: 16 Bytes / clk Bus Memoria: 8 Bytes / clk Tiempo adicional para traer dato crítico de cache L2: 5 clks (1+3+1) Tiempo adicional para traer el resto de la línea: 3 clks (1+1+1) Secuenciamiento del acceso a la jerarquía de memoria: (a) Acceso a cache L1 y verificación del tag (comprobar si está el dato o no) (b) Si falla L1, se accede a L2 (se pide el dato crítico en primer lugar) (c) El dato crítico, una vez recibido, es accesible por el procesador (d) Una vez recibida toda la línea de cache desde L2 se copia en L1 Diagrama de bloques (QWHURV (; /&D KH 'DWRV &RQWURO 0HPRULD %86 / 0XOWLSOL DGRU3) %86 /,),' 0(0 :% 6XPD5HVWD3) /&D KH 'DWRV 5

6 Programa Ejemplo vectprod.eio ; Subroutine Vector_Product ; ; multiplies vector A times vector B and puts result into variable C ; ; Pseudocode (C-like) ; ; void VectProd(int len, float *A, float *B, float *C) ;{ ; float tmp=0; ; for (;len; len--, A++, B++) ; tmp= tmp + (*A) * (*B); ; *C=tmp; ;} ; ; Input Variables: ; ; r1: len (16) r2: A (0xA00) ; r3: B (0x A40) r4: C (0xA80) ; ; Local Variables: ; ; tmp: f0 0> adds f31, f31, f0 1> beq 2> lds f1, 0(r2) 3> lds f2, 0(r3) 4> muls f1, f2, f3 5> adds f0, f3, f0 6> addqi r2, 4, r2 7> addqi r3, 4, r3 8> subqi r1, 1, r1 9> br 10> sts f0, 0(r4) 11> ret r31,(r26) 6

7 Microarquitecturas a estudiar en Práctica 2 Ejercicio 2 ¾ Modelo Ideal con Anticipación. Configuración Kscalar = <default> ¾ Modelo Ideal sin Anticipación. Configuración Kscalar = <default> (Exec Core) Result Bypass = ALSE ¾ Modelo Branch. Configuración Kscalar = <default> (Branch Pred) Perfect TargPred= ALSE ( etch) Branch Perfect= ALSE ¾ Modelo BTB. Configuración Kscalar = <default> (Branch Pred) Perfect TargPred= ALSE (Branch Pred) BTB Active=TRUE ( etch) Branch Perfect= ALSE ¾ Modelo SuperScalar. Configuración Kscalar = <default> (Superscalar) Decode Width=2 (Superscalar) Execution Width=2 (Superscalar) etch Width=2 (Superscalar) Retire Width=2 ¾ Modelo Dcache. Configuración Kscalar = <default> (Exec Core) dcache Perfect= ALSE 7

8 Cuestionario de la Práctica 2 Ejercicio 2 1. Cuáles son las combinaciones de instrucciones que producen ciclos de penalización por los tipos de riegos denominados WB y RAW en el programa vectprod.eio para el "Modelo Ideal con Anticipación"?. Rellenar la siguiente tabla para todos los casos de la primera y segunda iteración del programa vectprod.eio Tipo de Riesgo Ciclo de ejecución Instrucción genera dato (etapa segmentación) Instrucción consume dato (etapa segmentación) Ciclos de penalización Justificar los resultados. 2. Después de ejecutar todo el programa del apartado anterior y tomando los datos obtenidos por la utilidad de cálculo de estadísticas, justificar el número total de ciclos de penalización que el simulador indica. 3. Ejecutar todo el programa vectprod.eio para cada uno de los modelos descritos anteriormente y realizar los cálculos necesarios para rellenar la siguiente tabla: Modelo Ciclos CPI Speed-Up La medida del Speed-Up se realiza tomando como referencia el Modelo Ideal con Anticipación, que aparece referenciado más arriba como "<default>". Comentar y justificar los resultados. 4. Mencionar cuál es la configuración que produce mayor Speed-Up y cuáles son las razones que ocasionan el mayor nivel de prestaciones. Por qué el procesador superescalar no proporciona un Speed-Up=2?. 5. Cuáles son las instrucciones que producen penalización debido a fallos en la predicción de saltos en el modelo BRANCH?. Justificar el número total de ciclos de penalización que el simulador indica. 6. Por qué sólo se producen 7 ciclos de penalización cuando se activa el predictor de saltos de tipo BTB (Modelo BTB )?. 8

9 7. Qué instrucciones de acceso a memoria producen las penalizaciones por fallo de acceso a la memoria cache L1 de datos en el modelo Dcache?. Justificar el número total de ciclos de penalización que el simulador indica. 8. Combinar en un gráfico los resultados obtenidos respecto al número de ciclos totales, CPI, y los números de ciclos para cada tipo de penalización. En el eje de abscisa se visualizarían los distintos modelos, y para cada uno de estos aparecería varias barras indicando ciclos (ejecución o penalización diferenciada por tipo). Incluir también una tabla donde aparezcan los datos numéricos de la figura. 9. Repetir el apartado 3 para el programa go.eio después de haber ejecutado al menos 20 Millones de instrucciones. 10. Realizar una gráfica donde se visualicen en un diagrama de barras los resultados obtenidos para CPI y Speed-Up en los apartados 3 y 9. En el eje de abscisa se pondrán un grupo de barras para cada programa, y existirá una barra por cada modelo de microarquitectura. Comentar la gráficas y los resultados obtenidos. 11. Repetir los apartados 9 y 10 para los programas: GCC (gcc.eio), PERL (perl.eio), APPLU (applu.eio), SU2COR (su2cor.eio), MGRID (mgrid.eio), IJPEG (ijpeg.eio). Todos estos programas se encuentran en el fichero eio.zip. Comentar y justificar los resultados. 9

PRACTICA 2 Ejercicio 3

PRACTICA 2 Ejercicio 3 PRACTICA 2 Ejercicio 3 Análisis de la Memoria Cache L1 de Datos para Procesadores Superescalares con Ejecución uera de Orden DESCRIPCIÓN GENERAL El objetivo de este ejercicio práctico consiste en obtener

Más detalles

Arquitectura de Computadoras. Clase 5 Posibles soluciones a atascos

Arquitectura de Computadoras. Clase 5 Posibles soluciones a atascos Arquitectura de Computadoras Clase 5 Posibles soluciones a atascos Ejemplo de segmentación Notas de Clase 5 2 Atascos de un cauce (stall) Situaciones que impiden a la siguiente instrucción que se ejecute

Más detalles

TEMA 2: PARALELISMO INTERNO EN SISTEMAS COMPUTADORES SEGMENTACION

TEMA 2: PARALELISMO INTERNO EN SISTEMAS COMPUTADORES SEGMENTACION SEGMENTACION SEGMENTACION SEGMENTACION I I I I I 1 2 3 4 5 IF ID EX MEM WB IF ID EX MEM WB IF ID EX MEM WB IF ID EX MEM WB IF ID EX MEM WB SEGMENTACION INTRODUCIR NUEVA INSTRUCCIÓN CADA CICLO 1 CICLO,

Más detalles

Procesadores segmentados. El DLX.

Procesadores segmentados. El DLX. Procesadores segmentados. El DLX. Curso 2011-2012 Características de las Arquitecturas Tipos de Arquitectura Organización de la Memoria Direccionamiento de Memoria Operaciones en el Repertorio de Instrucciones

Más detalles

Arquitectura de Computadores II Clase #16

Arquitectura de Computadores II Clase #16 Arquitectura de Computadores II Clase #16 Facultad de Ingeniería Universidad de la República Instituto de Computación Curso 2010 Organización general Superescalar Varios pipelines. 2 operaciones enteras,

Más detalles

Qué es Pipelining? Es una técnica de implementación en la que se superpone la ejecución de varias instrucciones.

Qué es Pipelining? Es una técnica de implementación en la que se superpone la ejecución de varias instrucciones. Qué es Pipelining? Es una técnica de implementación en la que se superpone la ejecución de varias instrucciones. Aprovecha el paralelismo entre instrucciones en una corriente secuencial de instrucciones.

Más detalles

Centro Asociado Palma de Mallorca. Tutor: Antonio Rivero Cuesta

Centro Asociado Palma de Mallorca. Tutor: Antonio Rivero Cuesta Centro Asociado Palma de Mallorca Exámenes Ingeniería Computadores II Tutor: Antonio Rivero Cuesta Exámenes TEMA 1 Centro Asociado Palma de Mallorca Tutor: Antonio Rivero Cuesta Un procesador sin segmentación

Más detalles

Procesadores Superescalares: Paralelismo Implícito a Nivel de Instrucción

Procesadores Superescalares: Paralelismo Implícito a Nivel de Instrucción Tema 7 Procesadores Superescalares: Paralelismo Implícito a Nivel de Instrucción Se denomina arquitectura superescalar a aquella implementación capaz de ejecutar más de una instrucción por ciclo de reloj.

Más detalles

Sin embargo, la realidad es otra: Las memorias grandes son lentas Las memorias rápidas son pequeñas (y caras)

Sin embargo, la realidad es otra: Las memorias grandes son lentas Las memorias rápidas son pequeñas (y caras) Introducción Memoria Ideal Rápida, grande y barata Sin embargo, la realidad es otra: Las memorias grandes son lentas Las memorias rápidas son pequeñas (y caras) Las tecnologías principales de memoria son

Más detalles

Pipeline (Segmentación)

Pipeline (Segmentación) Pipeline (Segmentación) Segmentación (Pipeline) Es una técnica de implementación por medio de la cual se puede traslapar la ejecución de instrucciones. En la actualidad la segmentación es una de las tecnologías

Más detalles

Pipelining o Segmentación de Instrucciones

Pipelining o Segmentación de Instrucciones Pipelining o Segmentación de Instrucciones La segmentación de instrucciones es similar al uso de una cadena de montaje en una fábrica de manufacturación. En las cadenas de montaje, el producto pasa a través

Más detalles

Arquitectura Segmentada: Conceptos básicosb

Arquitectura Segmentada: Conceptos básicosb Arquitectura Segmentada: Conceptos básicosb Diseño de Sistemas Digitales EL-3310 I SEMESTRE 2008 4 ARQUITECTURA SEGMENTADA (PIPELINING) (4 SEMANAS) 4.1 Conceptos básicos de la arquitectura segmentada Paralelismo

Más detalles

UNIDAD 5: Mejora del rendimiento con la segmentación.

UNIDAD 5: Mejora del rendimiento con la segmentación. UNIDAD 5: Mejora del rendimiento con la segmentación. 5.1 Un resumen de segmentación La segmentación (pipelining) es una técnica de implementación por la cual se solapa la ejecución de múltiples instrucciones.

Más detalles

Arquitectura de Computadores

Arquitectura de Computadores Arquitectura de Computadores Ricardo.Sanz@upm.es Curso 2004-2005 Arquitectura de Computadores Arquitectura de computadores es la disciplina que estudia la organización y funcionamiento de los computadores

Más detalles

Arquitectura de Computadores - 2001

Arquitectura de Computadores - 2001 IV. Segmentación o Pipelining Alternativas de Implementación de Procesador 1. Procesador Uniciclo CPI = 1 Pero Período de Reloj Grande 2. Procesador Multiciclo CPI > 1 Pero Período de Reloj más Pequeño

Más detalles

Organización del Computador I Verano. Memoria Virtual Basado en el capítulo 5 del libro de Patterson y Hennessy

Organización del Computador I Verano. Memoria Virtual Basado en el capítulo 5 del libro de Patterson y Hennessy Organización del Computador I Verano Memoria Virtual Basado en el capítulo 5 del libro de Patterson y Hennessy Verano 204 Profesora Borensztejn Memoria Virtual Memoria Virtual es la técnica que permite

Más detalles

Plataformas de soporte computacional: arquitecturas avanzadas,

Plataformas de soporte computacional: arquitecturas avanzadas, Plataformas de soporte computacional: arquitecturas avanzadas, sesión 2 Diego. Llanos, Belén Palop Departamento de Informática Universidad de Valladolid {diego,b.palop}@infor.uva.es Índice 1. Segmentación

Más detalles

PIPELINING: Antes de adentrarnos en el tema, veremos una analogía de un pipeline:

PIPELINING: Antes de adentrarnos en el tema, veremos una analogía de un pipeline: PIPELINING: Antes de adentrarnos en el tema, veremos una analogía de un pipeline: Observemos que la técnica de Pipelining no mejora el tiempo de cada tarea, sino el tiempo de toda la carga de trabajo.

Más detalles

Ingeniería Informática. Ampliación de Estructura de Computadores. Curso 2010-2011. 6.1 Introducción a la segmentación de Instrucciones.

Ingeniería Informática. Ampliación de Estructura de Computadores. Curso 2010-2011. 6.1 Introducción a la segmentación de Instrucciones. SEGMENTACIÓN 6.1 Introducción a la segmentación de Instrucciones. La segmentación o pipeline es una técnica de realización de procesadores por la cual se solapa la ejecución de las instrucciones. Hoy en

Más detalles

COMPUTADORES SEGMENTADOS (DLX)

COMPUTADORES SEGMENTADOS (DLX) DEPARTAMENTO DE AUTOMÁTICA ARQUITECTURA Y TECNOLOGÍA DE COMPUTADORES Laboratorio de Arquitectura e Ingeniería de Computadores PRÁCTICA I COMPUTADORES SEGMENTADOS (DLX) OBJETIVO El objetivo de la práctica

Más detalles

Ejercicios. 5.2 [5] < 5.3> Este ejercicio es similar al 5.1, pero ahora considere los fallos causados por permanecer en 1 (la señal es siempre 1).

Ejercicios. 5.2 [5] < 5.3> Este ejercicio es similar al 5.1, pero ahora considere los fallos causados por permanecer en 1 (la señal es siempre 1). Ejercicios 5.1 [5] < 5.3> Describa el efecto que un simple fallo permanecer como 0 (es decir, independiente de lo que debería ser, la señal es siempre 0) provocaría en los multiplexores en el camino de

Más detalles

5. PREDICCIÓN DINÁMICA DE SALTOS

5. PREDICCIÓN DINÁMICA DE SALTOS 5. PREDICCIÓN DINÁMICA DE SALTOS 1 PREDICCIÓN DINÁMICA DE SALTOS 1. Introducción 2. Buffer de Predicción de Saltos (BPB) 3. Buffer de Destinos de Saltos (BTB) 4. Predictores Globales 5. Predictores Adaptativos

Más detalles

Test: Conteste exclusivamente en HOJA DE LECTURA ÓPTICA. No olvide marcar que su tipo de examen es A.

Test: Conteste exclusivamente en HOJA DE LECTURA ÓPTICA. No olvide marcar que su tipo de examen es A. MATERIAL PERMITIDO: los libros Estructura y tecnología de computadores y Problemas de estructura y tecnología de computadores, ed. Sanz y Torres, y calculadora. NO SE PERMITEN FOTOCOPIAS. INSTRUCCIONES:

Más detalles

Arquitectura de Computadores II Clase #6

Arquitectura de Computadores II Clase #6 Arquitectura de Computadores II Clase #6 Facultad de Ingeniería Universidad de la República Instituto de Computación Curso 2010 Recapitulando: donde estamos? Componentes clásicos de un computador Procesador

Más detalles

Práctica 0. Emulador XENON de la computadora CESIUS

Práctica 0. Emulador XENON de la computadora CESIUS Práctica 0. Emulador XENON de la computadora CESIUS 1. Introducción El objeto de la presente práctica es permitir al alumno ensayar y familiarizarse con los conceptos de programación de computadoras digitales

Más detalles

1. Objetivo y evolución de los procesadores ILP.

1. Objetivo y evolución de los procesadores ILP. Arquitectura de Computadores Tema 3: Procesadores ILP Índice. Objetivo y evolución de los procesadores ILP. 2. Segmentación (Pipeline).. Concepto y medida de rendimiento. i 2. Pipeline de instrucciones..

Más detalles

Arquitectura NetBurst: Pentium 4. José Ignacio Gómez Pérez

Arquitectura NetBurst: Pentium 4. José Ignacio Gómez Pérez Arquitectura NetBurst: Pentium 4 José Ignacio Gómez Pérez 1. Introducción Tras varios años sin aportar nada nuevo al mundo de la micro-arquitectura, Intel da un gran paso hacia delante con la presentación

Más detalles

Ingeniería Informática. Ampliación de Estructura de Computadores. Curso 2010-11

Ingeniería Informática. Ampliación de Estructura de Computadores. Curso 2010-11 6.3.3 Riesgo de Control. Los riesgos por control en DLX son menos frecuentes que los riesgos por dependencia de datos, pero al no haber una solución tan buena como el adelantamiento de datos, se convierten

Más detalles

Arquitectura de Computadores

Arquitectura de Computadores Arquitectura de Computadores 6. CPU Segmentada (Pipeline) 1. Conceptos Básicos 2. Causas de Ralentización Arquitectura de Computadores Segmentación (Pipeline) - 1 En los dos capítulos siguientes vamos

Más detalles

3.8 Construcción de una ALU básica

3.8 Construcción de una ALU básica 3.8 Construcción de una ALU básica En este punto veremos como por medio de compuertas lógicas y multiplexores, se pueden implementar las operaciones aritméticas básicas de una ALU. Esencialmente en este

Más detalles

Arquitectura de Computadores. Tema 11. Pipelining Avanzado

Arquitectura de Computadores. Tema 11. Pipelining Avanzado Arquitectura de Computadores Tema 11 Pipelining Avanzado Eduardo Daniel Cohen dcohen@arnet.com.ar http://www.herrera.unt.edu.ar/arqcom 1 En qué se pone difícil Pipelining? Excepciones: hay 5 instrucciones

Más detalles

Paralelismo en monoprocesadores. Procesadores Superescalares

Paralelismo en monoprocesadores. Procesadores Superescalares Paralelismo en monoprocesadores Procesadores Superescalares Profesor: Mag. Marcelo Tosini Cátedra: Arquitectura de Computadoras y técnicas Digitales Carrera: Ingeniería de Sistemas Ciclo: 4º año 1 Procesadores

Más detalles

Cuadro 3: Ejecución del algoritmo de reemplazo NFU.

Cuadro 3: Ejecución del algoritmo de reemplazo NFU. Examen de Sistemas Operativos Avanzados Apellidos, nombre DNI: Grado en Ingeniería Informática 2Computadores 2 Ejercicio 1 Cálculos justificativos: 000- Marcos asignados Cuadro 1: Mapa de memoria principal

Más detalles

PROBLEMAS DE FUNDAMENTOS DE TECNOLOGÍA DE COMPUTADORES T5. MEMORIAS

PROBLEMAS DE FUNDAMENTOS DE TECNOLOGÍA DE COMPUTADORES T5. MEMORIAS PROBLEMAS DE FUNDAMENTOS DE TECNOLOGÍA DE COMPUTADORES T5. MEMORIAS Tema 5 Memorias Hoja: 2 / 14 Base teórica La memoria es el lugar en el que se almacenan las instrucciones y los datos para que se puedan

Más detalles

Examen de Arquitectura de Computadores 2 22 de febrero del 2011

Examen de Arquitectura de Computadores 2 22 de febrero del 2011 Examen de Arquitectura de Computadores 2 22 de febrero del 2011 Indique su nombre completo y número de cédula en cada hoja. Numere todas las hojas e indique el total de hojas en la primera. Escriba las

Más detalles

ADDI R4,R0,#2 ADDI R1,R0,#40 LOOP: LW R2,0(R1) SUBI R3,R2,#1 MUL R2,R3,R2 DIV R2,R3,R4 SW 0(R1),R2 SUBI R1,R1,#4 BNEZ R1, LOOP ADDI R4,R0,#0

ADDI R4,R0,#2 ADDI R1,R0,#40 LOOP: LW R2,0(R1) SUBI R3,R2,#1 MUL R2,R3,R2 DIV R2,R3,R4 SW 0(R1),R2 SUBI R1,R1,#4 BNEZ R1, LOOP ADDI R4,R0,#0 P2. (3 puntos) El siguiente código en ensamblador recorre un vector v, que comienza en la posición 0, calculando para cada v[i] el número de combinaciones que pueden darse con v[i] elementos tomados de

Más detalles

Módulo 2. Administración y Gestión de Bases de Datos

Módulo 2. Administración y Gestión de Bases de Datos Módulo 2. Administración y Gestión de Bases de Datos 1/15 Tema 2.1. La administración de bases de datos 2.1.1. El administrador de bases de datos (DBA) 2.1.2. Funciones del DBA 2.1.3. Arquitectura de DBMS

Más detalles

Examen de Arquitectura de Computadores

Examen de Arquitectura de Computadores Examen de Arquitectura de Computadores Examen del primer parcial Ingeniería de Telecomunicación 21 de febrero de 2003 El examen consta de dos partes: Normas PARTE PRIMERA (40 % de la calificación final)

Más detalles

Familia de procesadores Intel x86

Familia de procesadores Intel x86 Familia de procesadores Intel x86 Mario Medina C. mariomedina@udec.cl Intel 8086 y 8088 8086: 1978, 29K transistores 8 Registros de 16 bits Bus de datos de 16 bits Bus de dirección de 20 bits Multiplexado

Más detalles

Arquitectura de los Ordenadores (Teoría) Final Junio 2008. Mañana Pág 1 APELLIDOS Y NOMBRE GRUPO Nº EXPEDIENTE

Arquitectura de los Ordenadores (Teoría) Final Junio 2008. Mañana Pág 1 APELLIDOS Y NOMBRE GRUPO Nº EXPEDIENTE Arquitectura de los Ordenadores (Teoría) Final Junio 2008. Mañana Pág 1 1).- Dada la estructura de unidades funcionales (FD i : unidades de fetch y decodificación; EJ 1 y EJ 2 : unidades de ejecución de

Más detalles

Tarea 4.2 Memoria Virtual

Tarea 4.2 Memoria Virtual 1 Tarea 4.2 1. Cuál es la diferencia entre paginación simple y paginación en memoria virtual? En memoria virtual no es necesario que todas las páginas estén en marcos de la memoria principal. Las páginas

Más detalles

Arquitectura de Computadores

Arquitectura de Computadores Arquitectura de Computadores 7. Memoria Caché 1. Fundamento e Introducción 2. Estructura 3. Políticas de Ubicación 4. Políticas de Sustitución 5. Políticas de Escritura 6. Otras Consideraciones Arquitectura

Más detalles

TEMA 3 PLANIFICACIÓN O REORDENAMIENTO (SCHEDULING) DE INSTRUCCIONES ÍNDICE

TEMA 3 PLANIFICACIÓN O REORDENAMIENTO (SCHEDULING) DE INSTRUCCIONES ÍNDICE TEMA 3 PLANIFICACIÓN O REORDENAMIENTO (SCHEDULING) DE INSTRUCCIONES ÍNDICE 3.1. CONCEPTOS FUNDAMENTALES 3.2, 3.4 PLANIFICACIÓN ESTÁTICA. DESENROLLADO DE BUCLES. 3.3. PLANIFICACIÓN DINÁMICA (Algoritmo Tomasulo).

Más detalles

Dr.-Ing. Paola Vega Castillo

Dr.-Ing. Paola Vega Castillo EL-3310 DISEÑO O DE SISTEMAS DIGITALES Dr.-Ing. Paola Vega Castillo Información n General Curso: Diseño de Sistemas Digitales Código: EL-3310 Tipo de curso: Teórico Créditos/Horas por semana: 4/4 Requisito:

Más detalles

Sistemas Operativos II Febrero 2009 Nombre:

Sistemas Operativos II Febrero 2009 Nombre: Sistemas Operativos II Febrero 2009 Nombre: ITIS Castellano Ejercicio 1 [1,5 puntos] El siguiente cronograma representa la ejecución de tres procesos en un sistema operativo durante 28 ticks. Inicialmente,

Más detalles

Arquitectura de Computadores. Tema 4 PROCESADORES SEGMENTADOS

Arquitectura de Computadores. Tema 4 PROCESADORES SEGMENTADOS Arquitectura de Computadores Tema 4 PROCESADORES SEGMENTADOS 1. Arquitecturas RISC y CISC. 2. Unidad de Control monociclo y multiciclo. 3. Segmentación. 3.1. Ruta de datos del MIPS R2000. 3.2. Control

Más detalles

Aplicaciones clientes servidor y sockets

Aplicaciones clientes servidor y sockets Aplicaciones clientes servidor y sockets Ejercicio 1. Desarrollar un servidor que permita obtener la hora, la fecha y el día de la semana en la que cae un dia determinado. Diseñar y desarrollar el cliente

Más detalles

Pipeline o Segmentación Encausada

Pipeline o Segmentación Encausada Pipeline o Segmentación Encausada Material Elaborado por el Profesor Ricardo González A partir de Materiales de las Profesoras Angela Di Serio Patterson David, Hennessy John Organización y Diseño de Computadores

Más detalles

INVENTARIO INTRODUCCIÓN RESUMEN DE PASOS

INVENTARIO INTRODUCCIÓN RESUMEN DE PASOS INVENTARIO INTRODUCCIÓN Es habitual que en las empresas realicen a final de año un Inventario. Con este proceso se pretende controlar el nivel de stock existente, para iniciar el nuevo ejercicio, conociendo

Más detalles

Entorno de Ejecución del Procesador Intel Pentium

Entorno de Ejecución del Procesador Intel Pentium Arquitectura de Ordenadores Arquitectura del Procesador Intel Pentium Abelardo Pardo abel@it.uc3m.es Universidad Carlos III de Madrid Departamento de Ingeniería Telemática Entorno de Ejecución del Procesador

Más detalles

Aumentando las Prestaciones en la Predicción de Flujo de Instrucciones

Aumentando las Prestaciones en la Predicción de Flujo de Instrucciones Aumentando las Prestaciones en la Predicción de Flujo de Instrucciones Departamento de Arquitectura de Computadores y Sistemas Operativos Tesis presentada por Juan Carlos Moure López para optar al grado

Más detalles

Práctica 1. Introducción al SIEMENS 80C167

Práctica 1. Introducción al SIEMENS 80C167 Práctica 1 Introducción al SIEMENS 80C167 1 Objetivos Toma de contacto con los recursos de la tarjeta PHY80C167 basada en el microcontrolador SIEMENS 80C167 Familiarizarse con la herramienta de desarrollo

Más detalles

LEER Y ESCRIBIR ARCHIVOS O FICHEROS EN C. FOPEN, FCLOSE, MODOS DE ACCESO READ, WRITE Y APPEND (CU00536F)

LEER Y ESCRIBIR ARCHIVOS O FICHEROS EN C. FOPEN, FCLOSE, MODOS DE ACCESO READ, WRITE Y APPEND (CU00536F) APRENDERAPROGRAMAR.COM LEER Y ESCRIBIR ARCHIVOS O FICHEROS EN C. FOPEN, FCLOSE, MODOS DE ACCESO READ, WRITE Y APPEND (CU00536F) Sección: Cursos Categoría: Curso básico de programación en lenguaje C desde

Más detalles

Arquitectura t de Computadores Clase 10: Diseño del microprocesador monociclo pt.2

Arquitectura t de Computadores Clase 10: Diseño del microprocesador monociclo pt.2 Arquitectura t de Computadores Clase 10: Diseño del microprocesador monociclo pt.2 Departamento de Ingeniería de Sistemas Universidad id d de Antioquia i 2011 2 Unidad de control principal Mediante el

Más detalles

Estructura de Computadores

Estructura de Computadores Estructura de Computadores Tema 4. El procesador Departamento de Informática Grupo de Arquitectura de Computadores, Comunicaciones y Sistemas UNIVERSIDAD CARLOS III DE MADRID Contenido Elementos de un

Más detalles

aula) 1. Introducción 2. Instalación en el servidor

aula) 1. Introducción 2. Instalación en el servidor GUÍA DE UTILIZACIÓN de ControlAula Guía de instalación y utilización de ControlAula desde LliureX (modelo de aula) 1. Introducción ControlAula es una herramienta para los profesores que les permite llevar

Más detalles

Tutorías con Grupos Reducidos (TGR) Sesión 2: Paralelismo a Nivel de Instrucción

Tutorías con Grupos Reducidos (TGR) Sesión 2: Paralelismo a Nivel de Instrucción Tutorías con Grupos Reducidos (TGR) Sesión 2: Paralelismo a Nivel de Instrucción ESTRUCTURA DE COMPUTADORES Grupo de Arquitectura de Computadores (GAC) Dyer Rolán García (GAC) Paralelismo a nivel de instrucción

Más detalles

V-Safe 100. Guía del usuario. Febrero de 2005

V-Safe 100. Guía del usuario. Febrero de 2005 V-Safe 100 Guía del usuario Febrero de 2005 1 Guía del usuario V-Safe 100 Derechos reservados Verbatim Corporation 2005 INFORMACIÓN DE CONTROL DEL DOCUMENTO N de control del documento: Cargo Nombre Fecha

Más detalles

- La implementación es responsable de: Los ciclos de reloj por instrucción (CPI). La duración del ciclo de reloj.

- La implementación es responsable de: Los ciclos de reloj por instrucción (CPI). La duración del ciclo de reloj. Estructura y Tecnología de Computadores III - Capítulo 5-1- CAPÍTULO 5. TÉCNICAS BÁSICAS DE IMPLEMENTACIÓN DE PROCESADORES. INTRODUCCIÓN - La implementación es responsable de: Los ciclos de reloj por instrucción

Más detalles

PARTE II: Programación en ensamblador

PARTE II: Programación en ensamblador Cuaderno de Prácticas Laboratorio de Fundamentos de Computadores PARTE II: Programación en ensamblador Autor: Rafael Moreno Vozmediano Facultad de Informática La Máquina Rudimentaria: Arquitectura del

Más detalles

SCOoffice Mail Connectorfor Microsoft Outlook. Guía de instalación Outlook 2002

SCOoffice Mail Connectorfor Microsoft Outlook. Guía de instalación Outlook 2002 SCOoffice Mail Connectorfor Microsoft Outlook Guía de instalación Outlook 2002 Versión 1.1 4 de diciembre de 2002 SCOoffice Mail Connectorfor Microsoft Outlook Guía de instalación - Outlook XP Introducción

Más detalles

Instrucciones del programa para la presentación de solicitudes de ayudas del Plan Nacional de I+D+i 2008-2011

Instrucciones del programa para la presentación de solicitudes de ayudas del Plan Nacional de I+D+i 2008-2011 para la presentación de solicitudes de ayudas del Plan Nacional de I+D+i Marzo 2008 ÍNDICE 1. Introducción... 2 2. Requisitos para ejecutar la aplicación... 2 3. Descarga de la aplicación... 3 4. Funcionamiento

Más detalles

UN SIMULADOR DE UNA MAQUINA COMPUTADORA COMO HERRAMIENTA PARA LA ENSEÑANZA DE LA ARQUITECTURA DE COMPUTADORAS

UN SIMULADOR DE UNA MAQUINA COMPUTADORA COMO HERRAMIENTA PARA LA ENSEÑANZA DE LA ARQUITECTURA DE COMPUTADORAS UN SIMULADOR DE UNA MAQUINA COMPUTADORA COMO HERRAMIENTA PARA LA ENSEÑANZA DE LA ARQUITECTURA DE COMPUTADORAS Autores GROSSI, María Delia (mdgrossi@mara.fi.uba.ar) JIMÉNEZ REY, M. Elizabeth (ejimenez@mara.fi.uba.ar)

Más detalles

3.2 Operaciones aritmético-lógicas en Pascal

3.2 Operaciones aritmético-lógicas en Pascal 3.2 Operaciones aritmético-lógicas en Pascal Operadores Los operadores sirven para combinar los términos de las expresiones. En Pascal, se manejan tres grupos de operadores : 1. ARITMÉTICOS 2. RELACIONALES

Más detalles

La memoria principal. Los subsistemas de E/S. Los buses del sistema

La memoria principal. Los subsistemas de E/S. Los buses del sistema GUIA 23: MEMORIA E/S La estructura básica de la mayoría de los ordenadores actuales se representa mediante los siguientes elementos básicos: La Unidad Central de Procesamiento, CPU La memoria principal

Más detalles

Tema 2. Diseño del repertorio de instrucciones

Tema 2. Diseño del repertorio de instrucciones Soluciones a los problemas impares Tema 2. Diseño del repertorio de instrucciones Arquitectura de Computadores Curso 2009-2010 Tema 2: Hoja: 2 / 16 Tema 2: Hoja: 3 / 16 Base teórica Al diseñar un computador,

Más detalles

Siemens Industry IA/DT/BT Service&Support - Automation Service, Automation Sup...

Siemens Industry IA/DT/BT Service&Support - Automation Service, Automation Sup... Page 1 of 7 Automation Technology > Productos y sistemas para manejo y visualización > Software HMI > Sistema SCADA SIMATIC WinCC > SIMATIC WinCC > Configuración del sistema WinCC -- Creación de la configuración

Más detalles

ARQUITECTURA DE COMPUTADORES Problemas TEMA 4: Microprocesadores avanzados

ARQUITECTURA DE COMPUTADORES Problemas TEMA 4: Microprocesadores avanzados Departament d Informàtica Sistemes i Computadors ARQUITECTURA DE COMPUTADORES Problemas TEMA 4: Microprocesadores avanzados SUGERENCIAS PARA LA RESOLUCIÓN DE LOS PROBLEMAS La ruta datos propuesta en todos

Más detalles

Tema 4. Introducción a la Arquitectura de Computadores. Departamento de Ingeniería y Tecnología de Computadores

Tema 4. Introducción a la Arquitectura de Computadores. Departamento de Ingeniería y Tecnología de Computadores Tema 4. ntroducción a la rquitectura de Computadores Departamento de ngeniería y Tecnología de Computadores octubre de 211 Índice Índice 4.1. Estructura funcional de un ordenador 4.2. El procesador 4.2.1.

Más detalles

FORMACIÓN A DISTANCIA: CURSO EN UNIDAD USB

FORMACIÓN A DISTANCIA: CURSO EN UNIDAD USB FORMACIÓN A DISTANCIA: CURSO EN UNIDAD USB GUÍA DE INSTALACIÓN, ACTIVACIÓN Y EJECUCIÓN DE UN CURSO DESDE UNA UNIDAD USB Resumen de uso de pendrive: A) Si deja insertado una unidad USB al encender su PC,

Más detalles

Arquitectura de Computadoras Trabajo Práctico N 7 Pipeline de Instrucciones Primer Cuatrimestre de 2010

Arquitectura de Computadoras Trabajo Práctico N 7 Pipeline de Instrucciones Primer Cuatrimestre de 2010 Departamento de Cs. e Ingeniería de la Computación Universidad Nacional del Sur Ejercicios Arquitectura de Computadoras Trabajo Práctico N 7 Pipeline de Instrucciones Primer Cuatrimestre de 2010 1. La

Más detalles

Ejercicio 1 (2 puntos. Tiempo: 25 minutos)

Ejercicio 1 (2 puntos. Tiempo: 25 minutos) Fecha de publicación de notas: jueves 18 de Julio. Fecha de revisión: viernes 19 de Julio a las 10:00h. Despacho C-209. Ejercicio 1 (2 puntos. Tiempo: 25 minutos) Se desea desarrollar un programa en C

Más detalles

MEMORIA CACHÉ. Componentes principales de un ordenador

MEMORIA CACHÉ. Componentes principales de un ordenador MEMORIA CACHÉ UPCO ICAI Departamento de Electrónica y Automática 1 Componentes principales de un ordenador Procesador Entrada Control Memoria Datapath Salida Elemento a estudiar UPCO ICAI Departamento

Más detalles

MICROPROCESADOR. Multiciclo

MICROPROCESADOR. Multiciclo MICROPROCESADOR Multiciclo Ejemplo Tiempos de operación. Unidades de memoria: 10 ns. Alu y sumadores: 10 ns Archivo de registros (lectura y escritura): 5 ns. Suponiendo que los multiplexores, unidad de

Más detalles

T E M A 2. Sistema de Memoria

T E M A 2. Sistema de Memoria T E M A 2 Sistema de Memoria 2-2 Sistema de Memoria Indice 3.- INTRODUCCIÓN AL TEMA... 2-3 3..- CONCEPTOS BÁSICOS... 2-3 3.2.- TECNOLOGÍAS DE MEMORIA... 2-3 3.3.- LOCALIDAD... 2-4 3.3..- Localidad de referencia

Más detalles

De los casos de uso a los casos de prueba. Caso práctico. Aplicación web Javier Gutiérrez / javierj@us.es

De los casos de uso a los casos de prueba. Caso práctico. Aplicación web Javier Gutiérrez / javierj@us.es De los casos de uso a los casos de prueba Caso práctico. Aplicación web Javier Gutiérrez / javierj@us.es Objetivo Objetivo: Mostrar cómo aplicar el proceso ETUC para la generación de casos de prueba a

Más detalles

REQUISITOS MÍNIMOS EQUIPOS DEL PROFESOR RED INFORMÁTICA. Procesador Pentium IV 2,8 GHz. o AMD Athlon 64 3500+ 512 Mb memoria RAM (256 Mb libres).

REQUISITOS MÍNIMOS EQUIPOS DEL PROFESOR RED INFORMÁTICA. Procesador Pentium IV 2,8 GHz. o AMD Athlon 64 3500+ 512 Mb memoria RAM (256 Mb libres). REQUISITOS MÍNIMOS ACONSEJADOS EQUIPOS DE LOS ALUMNOS Procesador Pentium IV 2,8 GHz. o AMD Athlon 64 3500+ 512 Mb memoria RAM (256 Mb libres). 40 Gb. de disco duro libres. Tarjeta gráfica AGP 128 Mb. Resolución

Más detalles

Organización de Computadoras. Turno Recursantes Clase 8

Organización de Computadoras. Turno Recursantes Clase 8 Organización de Computadoras Turno Recursantes Clase 8 Temas de Clase Subsistema de Memoria Organización de Memoria Principal Notas de clase 8 2 Memoria Velocidad del procesador: se duplica cada 18 meses

Más detalles

Manual de usuario de la aplicación para la presentación de solicitudes de ayudas Acción Estratégica de Economía y Sociedad Digital

Manual de usuario de la aplicación para la presentación de solicitudes de ayudas Acción Estratégica de Economía y Sociedad Digital aplicación para la presentación de solicitudes de ayudas Acción Estratégica de Economía y Sociedad Fecha: 17/01/2014 Versión: 1.01 Índice. 1. Introducción... 3 2. Requisitos para ejecutar la aplicación...

Más detalles

Arquitectura e Ingeniería de Computadores

Arquitectura e Ingeniería de Computadores Arquitectura e Ingeniería de Computadores Tema 2 Procesadores Segmentados Curso 2-22 Contenidos Introducción: Recordatorio MPIS-DLX Excepciones y control Segmentación Riesgos: Estructurales, de datos y

Más detalles

Administración avanzada de paquetes. apt-proxy.

Administración avanzada de paquetes. apt-proxy. Desarrollo de funciones en el sistema informático CFGS Administración de Sistemas Informáticos Román Carceller Cheza Administración avanzada de paquetes. apt-proxy. GNU/Linux Objetivos Conocer la filosofía

Más detalles

UTILIZACION DE ESQUEMAS XML DE LA AGENCIA TRIBUTARIA PARA CALCULO RETENCIONES

UTILIZACION DE ESQUEMAS XML DE LA AGENCIA TRIBUTARIA PARA CALCULO RETENCIONES UTILIZACION DE ESQUEMAS XML DE LA AGENCIA TRIBUTARIA PARA CALCULO RETENCIONES INTRODUCCION El conjunto de herramientas de ayuda aportados por la Agencia Tributaria, para facilitar las obligaciones fiscales

Más detalles

Arquitectura e Ingeniería de Computadores. Examen Parcial. 7/02/2012

Arquitectura e Ingeniería de Computadores. Examen Parcial. 7/02/2012 Apellidos Nombre Grupo: Arquitectura e Ingeniería de Computadores. Examen Parcial. 7/02/2012 Instrucciones.- Cada pregunta consta de cinco afirmaciones, y cada una de las afirmaciones puede ser cierta

Más detalles

Tema 4: Diseño de un microprocesador

Tema 4: Diseño de un microprocesador Tema : Diseño de un microprocesador Febrero de Tema : Diseño de un microprocesador Febrero de / 7 Índice Introducción Visión general de la implementación El camino de datos Control del camino de datos

Más detalles

Guía Docente ESCUELA POLITÉCNICA SUPERIOR

Guía Docente ESCUELA POLITÉCNICA SUPERIOR Guía Docente ARQUITECTURA DE ORDENADORES SEGUNDO CURSO SEGUNDO SEMESTRE GRADO EN INGENIERÍA DE SISTEMAS DE INFORMACIÓN MODALIDAD: PRESENCIAL CURSO 2015/2016 ESCUELA POLITÉCNICA SUPERIOR 1. IDENTIFICACIÓN

Más detalles

GUÍA DE CONFIGURACIÓN PC PARA HACER USO DE LA SEDE ELECTRÓNICA DEL CABILDO DE GRAN CANARIA

GUÍA DE CONFIGURACIÓN PC PARA HACER USO DE LA SEDE ELECTRÓNICA DEL CABILDO DE GRAN CANARIA GUÍA DE CONFIGURACIÓN PC PARA HACER USO DE LA SEDE ELECTRÓNICA DEL CABILDO DE GRAN CANARIA CONTROL DE CAMBIOS Versión Fecha Páginas afectadas Cambios 1.0 14/10/2015 Todas Versión inicial del documento

Más detalles

Arquitectura de Computadores Problemas (hoja 4). Curso

Arquitectura de Computadores Problemas (hoja 4). Curso Arquitectura de Computadores Problemas (hoja 4). Curso 2006-07 1. Sea un computador superescalar similar a la versión Tomasulo del DLX capaz de lanzar a ejecución dos instrucciones independientes por ciclo

Más detalles

Manual. Versión: 1.0. A.Moreno, D.Riaño, A.Valls. Organización(es): Última modificación: 30/11/2005

Manual. Versión: 1.0. A.Moreno, D.Riaño, A.Valls. Organización(es): Última modificación: 30/11/2005 PLAN NACIONAL DE I+D+I 2000-03 PROGRAMA NACIONAL DE TECNOLOGÍAS DE LA INFORMACIÓN Y LAS COMUNICACIONES PalliaSys TIC-2003-07936 Uso de las nuevas tecnologías de la información y las comunicaciones para

Más detalles

1 ARQUITECTURA DEL ALPHA

1 ARQUITECTURA DEL ALPHA 1 ARQUITECTURA DEL ALPHA Para comprender con posterioridad el porqué del funcionamiento del simulador es necesario conocer la arquitectura del microprocesador en la que nos hemos basado. Ese es el objetivo

Más detalles

UNIDAD 4: El procesador: Camino de los datos y Control.

UNIDAD 4: El procesador: Camino de los datos y Control. UNIDAD 4: El procesador: Camino de los datos y Control. 4.1 Introducción El rendimiento de una máquina depende de tres factores clave: Conteo de Instrucciones, tiempo del ciclo de reloj y ciclos de reloj

Más detalles

Ingeniería Informática. Curso 3º. Sistemas Operativos Examen Final. TEORIA. 4 de Septiembre de 2009

Ingeniería Informática. Curso 3º. Sistemas Operativos Examen Final. TEORIA. 4 de Septiembre de 2009 Ingeniería Informática. Curso 3º. Sistemas Operativos Examen Final. TEORIA. 4 de Septiembre de 2009 1. [PROCESOS] a) Considerar el siguiente código: void main() { int j=10; pid_t pid; for (int i=0; i

Más detalles

PRACTICA #1. Aprender a programar una interrupción software empleando C y/o Ensamblador.

PRACTICA #1. Aprender a programar una interrupción software empleando C y/o Ensamblador. PRACTICA #1 Aprender a programar una interrupción software empleando C y/o Ensamblador. Aprender a manipular dispositivos externos (8253, 8255) desde C y/o ensamblador. PROCEDIMIENTO: Vamos a programar

Más detalles

ESTRUCTURAS CONDICIONALES EN PHP: SWITCH, CASE, BREAK. EJEMPLOS DE USO Y EJERCICIOS RESUELTOS. (CU00820B)

ESTRUCTURAS CONDICIONALES EN PHP: SWITCH, CASE, BREAK. EJEMPLOS DE USO Y EJERCICIOS RESUELTOS. (CU00820B) APRENDERAPROGRAMARCOM ESTRUCTURAS CONDICIONALES EN PHP: SWITCH, CASE, BREAK EJEMPLOS DE USO Y EJERCICIOS RESUELTOS (CU00820B) Sección: Cursos Categoría: Tutorial básico del programador web: PHP desde cero

Más detalles

2. SEGMENTACIÓN ENCAUZADA AVANZADA Y PARALELISMO DE INSTRUCCIONES: EJERCICIOS Y CUESTIONES

2. SEGMENTACIÓN ENCAUZADA AVANZADA Y PARALELISMO DE INSTRUCCIONES: EJERCICIOS Y CUESTIONES 2. SEGMENTACIÓN ENCAUZADA AVANZADA Y PARALELISMO DE INSTRUCCIONES: EJERCICIOS Y CUESTIONES 2.1. Completa tus conocimientos del MIPS64 (una versión de MIPS). Debes aprender qué registros tiene, tipos de

Más detalles

Ejercicio 1. Desarrollar un pequeño juego para practicar mecanografía.

Ejercicio 1. Desarrollar un pequeño juego para practicar mecanografía. Examen Curso 2001-2002. Convocatoria de Febrero Página 1 Ejercicio 1. Desarrollar un pequeño juego para practicar mecanografía. Este ejercicio se divide en dos partes con el fin de que el alumno no intente

Más detalles

SIMATIC S7-1200 Actualización del manual de sistema S7-1200, edición 04/2012 Información del producto

SIMATIC S7-1200 Actualización del manual de sistema S7-1200, edición 04/2012 Información del producto SIMATIC S7-1200 Actualización del manual de sistema S7-1200, edición 04/2012 Información del producto Pese a los esfuerzos realizados por garantizar la exactitud y claridad en la documentación del producto,

Más detalles

BUS I2C: IMPLEMENTACIÓN PRÁCTICA CON MICROCONTROLADORES PIC MEMORIAS EEPROM SERIE

BUS I2C: IMPLEMENTACIÓN PRÁCTICA CON MICROCONTROLADORES PIC MEMORIAS EEPROM SERIE BUS I2C: IMPLEMENTACIÓN PRÁCTICA CON MICROCONTROLADORES PIC MEMORIAS EEPROM SERIE Fernando Nuño García 1 Ventajas del BUS I2C Definido inicialmente a mediados de los 80 para trabajar a 100kbit/s y en 1995

Más detalles

1 La Resolución de Problemas utilizando la Computadora

1 La Resolución de Problemas utilizando la Computadora La Resolución de Problemas utilizando la Computadora Lissette Alvarez Abril-Julio, 2004 El Computador es una máquina que no puede trabajar por si sola, únicamente realiza aquellas órdenes que el hombre

Más detalles

Capítulo 4 Gestión de memoria

Capítulo 4 Gestión de memoria Sistemas operativos: una visión aplicada Capítulo 4 Gestión de memoria Contenido Objetivos del sistema de gestión de memoria Modelo de memoria de un proceso Esquemas de memoria basados en asignación contigua

Más detalles

202 PROBLEMAS DE ARQUITECTURA DE COMPUTADORES

202 PROBLEMAS DE ARQUITECTURA DE COMPUTADORES 202 PROBLEMAS DE ARQUITECTURA DE COMPUTADORES César Represa Pérez Carmen Rodríguez Clavería Nº de Asiento Registral 00/2013/1733 Burgos, 2013 202 Problemas de Arquitectura de Computadores 2º G.I.I 202

Más detalles