PRACTICA 2 Ejercicio 2
|
|
- Nicolás Lucero Nieto
- hace 8 años
- Vistas:
Transcripción
1 PRACTICA 2 Ejercicio 2 Simulación de Procesadores con Ejecución en Orden DESCRIPCIÓN GENERAL En esta práctica se utilizará el simulador KScalar y su interfaz gráfica con el objeto de estudiar el funcionamiento de un procesador con ejecución en orden cuya microarquitectura es segmentada, superescalar, y con memoria cache real. Se realizarán sucesivamente varias actividades de análisis de prestaciones que permitirán al alumno descubrir, de forma gradual, cómo afectan a las prestaciones globales del sistema procesador-memoria ciertos aspectos de su microarquitectura. OBJETIVOS DOCENTES ¾ Comprender la problemática que introducen las dependencias de datos y control en las prestaciones de los procesadores segmentados ¾ Estudiar el funcionamiento de los procesadores con microarquitectura superescalar, en el caso de que la ejecución de instrucciones sea en orden. ¾ Estudiar la influencia de varias técnicas de predicción de saltos sobre las prestaciones del procesador ¾ Analizar la interacción entre el procesador y la jerarquía de memoria en el nivel de la memoria cache. TIPOS BASICOS DE MICROARQUITECTURAS Parte 1. Ejecución en Orden a. Procesador segmentado Ideal (Modelo Ideal ) : cache ideal (tiempo de acceso siempre 1 ciclo), predicción perfecta de saltos, monoescalar. b. Procesador segmentado con predicción de saltos : cache ideal, predicción de saltos real, monoescalar. ¾ Modelo Branch : suponiendo que los saltos nunca saltan ¾ Modelo BTB : usando un BTB ( Branch Target Buffer ) c. Procesador segmentado y superscalar (modelo SuperScalar ) : 2 instrucciones por ciclo (escalaridad 2), sin restricciones de unidades funcionales, cache ideal, predicción perfecta de saltos. d. Procesador segmentado con cache de datos (modelo Dcache ) : cache L1 de datos real, predicción perfecta de saltos, monoescalar. 1
2 Parte 1. Ejecución en Orden A. Procesador Segmentado Ideal (Modelo Ideal ) Resumen de Características Memoria cache ideal (siempre acierta con tiempo de acceso de 1 ciclo (clk)) Predicción de saltos ideal (siempre acierta) 1 instrucción buscada, decodificada, y ejecutada por ciclo (monoescalar) Descripción del Sistema Procesador/Memoria 5 etapas de segmentación: I : Cache L1 de instrucciones ideal (1 clk, siempre acierta) Predicción perfecta de la dirección de la siguiente instrucción para los saltos condicionales e incondicionales (dependencias de control) ID: Detección de dependencias RAW (pueden frenar la ejecución de la instrucción) y dependencias WAW (se anotan, pero no frenan la ejecución) Arbitraje del puerto de escritura de resultados (puede frenar la ejecución) Lectura de hasta dos operandos fuente (registros) EX: Ejecución comienza siempre en orden Unidades funcionales segmentadas ALU (operaciones enteras y cálculo de direcciones): Suma/Resta Punto lotante: Multiplicación Punto lotante: MEM: Cache L1 de datos ideal (1 clk, siempre acierta) 1 clk 4 clks 4 clks WB: Escritura de hasta 1 resultado: si se detecta la violación de una dependencia WAW, la última escritura (fuera de orden) no se realiza, ya que el resultado no debe ser utilizado por las instrucciones posteriores Diagrama de Bloques 0 (QWHURV (; 0XOWLSOL DGRU3) 0 0,),' 0(0 :% 6XPD5HVWD3) 2
3 Parte 1. Ejecución en orden B. Procesador Segmentado con Predicción de Saltos (Modelo Branch y BTB ) Resumen de Características Memoria cache ideal (siempre acierta con tiempo de acceso de 1 ciclo (clk)) Predicción realista de saltos (en ocasiones acierta y en otras falla) 1 instrucción buscada, decodificada, y ejecutada por ciclo (monoescalar) Descripción del Sistema Procesador/Memoria 5 etapas de segmentación: I, ID, EX, MEM, WB I : Predicción de Saltos simple (Modelo Branch ): Salto no Tomado Se buscan instrucciones consecutivas hasta que, en la etapa EX, se ejecute algún salto que resulte tomado (la penalización por fallo de predicción es de 2 clks) Predicción de Saltos con BTB (Modelo BTB ) Tamaño BTB: 32 entradas Asociatividad: 4 vías (8 conjuntos) Si la dirección de la instrucción buscada en la cache de instrucciones no reside en el BTB, se sigue la estrategia de predicción estática anterior (suponer salto no tomado) Si se detecta un error de predicción con la estrategia anterior (aparece un salto tomado), la dirección de la instrucción de salto que provoca el error, junto con la dirección donde salta, se introducen en el BTB (penaliza 2 clks) Si la dirección de la instrucción buscada reside en el BTB, se utiliza la dirección almacenada en el BTB para predecir la dirección de la siguiente instrucción a buscar en la cache de instrucciones. Si se detecta un error de predicción con la estrategia anterior (un salto registrado en la BTB resulta no tomado), se anula la entrada de la BTB (penaliza 2 clks) Diagrama de bloques,) 3& %7% /&D KH,QVWUX LRQHV (QWHURV (; 0XOWLSOL DGRU3) 0 0 0,' 0(0 :% 6XPD5HVWD3) 3
4 Parte 1. Ejecución en orden C. Procesador Segmentado y Superescalar (Modelo Superescalar ) Resumen de Características Memoria cache ideal (siempre acierta con tiempo de acceso de 1 ciclo (clk)) Predicción de saltos ideal (siempre acierta) 2 instrucciones buscadas, decodificadas y ejecutadas por ciclo Descripción del Sistema Procesador/Memoria 5 etapas de segmentación: I : 2 accesos independientes a la cache L1 de instrucciones Hasta 2 predicciones de saltos por ciclo ID: Detección de dependencias RAW y WAW, incluyendo dependencias entre las dos instrucciones decodificadas Arbitraje de los dos puertos de escritura de resultados (puede frenar ejecución) Arbitraje del puerto de acceso a la memoria cache L1 de datos (puede frenar ejecución) Lectura de hasta cuatro operandos fuente (registros) EX: Ejecución comienza siempre en orden 2 unidades funcionales segmentadas para cada tipo de operación (sin restricciones funcionales en la etapa EX) MEM: Cache L1 de datos ideal con un único puerto de acceso (1 clk, siempre acierta) WB: Escritura de hasta dos resultados (puede ser que se haga fuera de orden) Diagrama de bloques (QWHURV 0XOWLSOL DGRU3) 0 (; 0 0,),',' 0(0 :% :% 6XPD5HVWD3) 4
5 Parte 1. Ejecución en Orden D. Procesador Segmentado con Cache de Datos (Modelo Dcache ) Resumen de Características Memoria cache L1 de datos real (64 KB, 2-way associative) Predicción de saltos ideal (siempre acierta) 1 instrucción buscada, decodificada, y ejecutada por ciclo (monoescalar) Descripción del Sistema Procesador/Memoria 5 etapas de segmentación: I, ID, EX, MEM, WB MEM: cache L1 de datos Tamaño de la Dirección: 32 bits Tiempo de acierto: 1 clk Tamaño en bytes: 64 KBytes Tamaño línea: 64 Bytes Asociatividad: 2 vías (512 conjuntos) Política de remplazo: LRU Bus L1: 16 Bytes / clk Bus Memoria: 8 Bytes / clk Tiempo adicional para traer dato crítico de cache L2: 5 clks (1+3+1) Tiempo adicional para traer el resto de la línea: 3 clks (1+1+1) Secuenciamiento del acceso a la jerarquía de memoria: (a) Acceso a cache L1 y verificación del tag (comprobar si está el dato o no) (b) Si falla L1, se accede a L2 (se pide el dato crítico en primer lugar) (c) El dato crítico, una vez recibido, es accesible por el procesador (d) Una vez recibida toda la línea de cache desde L2 se copia en L1 Diagrama de bloques (QWHURV (; /&D KH 'DWRV &RQWURO 0HPRULD %86 / 0XOWLSOL DGRU3) %86 /,),' 0(0 :% 6XPD5HVWD3) /&D KH 'DWRV 5
6 Programa Ejemplo vectprod.eio ; Subroutine Vector_Product ; ; multiplies vector A times vector B and puts result into variable C ; ; Pseudocode (C-like) ; ; void VectProd(int len, float *A, float *B, float *C) ;{ ; float tmp=0; ; for (;len; len--, A++, B++) ; tmp= tmp + (*A) * (*B); ; *C=tmp; ;} ; ; Input Variables: ; ; r1: len (16) r2: A (0xA00) ; r3: B (0x A40) r4: C (0xA80) ; ; Local Variables: ; ; tmp: f0 0> adds f31, f31, f0 1> beq 2> lds f1, 0(r2) 3> lds f2, 0(r3) 4> muls f1, f2, f3 5> adds f0, f3, f0 6> addqi r2, 4, r2 7> addqi r3, 4, r3 8> subqi r1, 1, r1 9> br 10> sts f0, 0(r4) 11> ret r31,(r26) 6
7 Microarquitecturas a estudiar en Práctica 2 Ejercicio 2 ¾ Modelo Ideal con Anticipación. Configuración Kscalar = <default> ¾ Modelo Ideal sin Anticipación. Configuración Kscalar = <default> (Exec Core) Result Bypass = ALSE ¾ Modelo Branch. Configuración Kscalar = <default> (Branch Pred) Perfect TargPred= ALSE ( etch) Branch Perfect= ALSE ¾ Modelo BTB. Configuración Kscalar = <default> (Branch Pred) Perfect TargPred= ALSE (Branch Pred) BTB Active=TRUE ( etch) Branch Perfect= ALSE ¾ Modelo SuperScalar. Configuración Kscalar = <default> (Superscalar) Decode Width=2 (Superscalar) Execution Width=2 (Superscalar) etch Width=2 (Superscalar) Retire Width=2 ¾ Modelo Dcache. Configuración Kscalar = <default> (Exec Core) dcache Perfect= ALSE 7
8 Cuestionario de la Práctica 2 Ejercicio 2 1. Cuáles son las combinaciones de instrucciones que producen ciclos de penalización por los tipos de riegos denominados WB y RAW en el programa vectprod.eio para el "Modelo Ideal con Anticipación"?. Rellenar la siguiente tabla para todos los casos de la primera y segunda iteración del programa vectprod.eio Tipo de Riesgo Ciclo de ejecución Instrucción genera dato (etapa segmentación) Instrucción consume dato (etapa segmentación) Ciclos de penalización Justificar los resultados. 2. Después de ejecutar todo el programa del apartado anterior y tomando los datos obtenidos por la utilidad de cálculo de estadísticas, justificar el número total de ciclos de penalización que el simulador indica. 3. Ejecutar todo el programa vectprod.eio para cada uno de los modelos descritos anteriormente y realizar los cálculos necesarios para rellenar la siguiente tabla: Modelo Ciclos CPI Speed-Up La medida del Speed-Up se realiza tomando como referencia el Modelo Ideal con Anticipación, que aparece referenciado más arriba como "<default>". Comentar y justificar los resultados. 4. Mencionar cuál es la configuración que produce mayor Speed-Up y cuáles son las razones que ocasionan el mayor nivel de prestaciones. Por qué el procesador superescalar no proporciona un Speed-Up=2?. 5. Cuáles son las instrucciones que producen penalización debido a fallos en la predicción de saltos en el modelo BRANCH?. Justificar el número total de ciclos de penalización que el simulador indica. 6. Por qué sólo se producen 7 ciclos de penalización cuando se activa el predictor de saltos de tipo BTB (Modelo BTB )?. 8
9 7. Qué instrucciones de acceso a memoria producen las penalizaciones por fallo de acceso a la memoria cache L1 de datos en el modelo Dcache?. Justificar el número total de ciclos de penalización que el simulador indica. 8. Combinar en un gráfico los resultados obtenidos respecto al número de ciclos totales, CPI, y los números de ciclos para cada tipo de penalización. En el eje de abscisa se visualizarían los distintos modelos, y para cada uno de estos aparecería varias barras indicando ciclos (ejecución o penalización diferenciada por tipo). Incluir también una tabla donde aparezcan los datos numéricos de la figura. 9. Repetir el apartado 3 para el programa go.eio después de haber ejecutado al menos 20 Millones de instrucciones. 10. Realizar una gráfica donde se visualicen en un diagrama de barras los resultados obtenidos para CPI y Speed-Up en los apartados 3 y 9. En el eje de abscisa se pondrán un grupo de barras para cada programa, y existirá una barra por cada modelo de microarquitectura. Comentar la gráficas y los resultados obtenidos. 11. Repetir los apartados 9 y 10 para los programas: GCC (gcc.eio), PERL (perl.eio), APPLU (applu.eio), SU2COR (su2cor.eio), MGRID (mgrid.eio), IJPEG (ijpeg.eio). Todos estos programas se encuentran en el fichero eio.zip. Comentar y justificar los resultados. 9
PRACTICA 2 Ejercicio 3
PRACTICA 2 Ejercicio 3 Análisis de la Memoria Cache L1 de Datos para Procesadores Superescalares con Ejecución uera de Orden DESCRIPCIÓN GENERAL El objetivo de este ejercicio práctico consiste en obtener
Más detallesArquitectura de Computadoras. Clase 5 Posibles soluciones a atascos
Arquitectura de Computadoras Clase 5 Posibles soluciones a atascos Ejemplo de segmentación Notas de Clase 5 2 Atascos de un cauce (stall) Situaciones que impiden a la siguiente instrucción que se ejecute
Más detallesTEMA 2: PARALELISMO INTERNO EN SISTEMAS COMPUTADORES SEGMENTACION
SEGMENTACION SEGMENTACION SEGMENTACION I I I I I 1 2 3 4 5 IF ID EX MEM WB IF ID EX MEM WB IF ID EX MEM WB IF ID EX MEM WB IF ID EX MEM WB SEGMENTACION INTRODUCIR NUEVA INSTRUCCIÓN CADA CICLO 1 CICLO,
Más detallesArquitectura de Computadores II Clase #16
Arquitectura de Computadores II Clase #16 Facultad de Ingeniería Universidad de la República Instituto de Computación Curso 2010 Organización general Superescalar Varios pipelines. 2 operaciones enteras,
Más detallesProcesadores segmentados. El DLX.
Procesadores segmentados. El DLX. Curso 2011-2012 Características de las Arquitecturas Tipos de Arquitectura Organización de la Memoria Direccionamiento de Memoria Operaciones en el Repertorio de Instrucciones
Más detallesCentro Asociado Palma de Mallorca. Tutor: Antonio Rivero Cuesta
Centro Asociado Palma de Mallorca Exámenes Ingeniería Computadores II Tutor: Antonio Rivero Cuesta Exámenes TEMA 1 Centro Asociado Palma de Mallorca Tutor: Antonio Rivero Cuesta Un procesador sin segmentación
Más detallesSin embargo, la realidad es otra: Las memorias grandes son lentas Las memorias rápidas son pequeñas (y caras)
Introducción Memoria Ideal Rápida, grande y barata Sin embargo, la realidad es otra: Las memorias grandes son lentas Las memorias rápidas son pequeñas (y caras) Las tecnologías principales de memoria son
Más detallesPipelining o Segmentación de Instrucciones
Pipelining o Segmentación de Instrucciones La segmentación de instrucciones es similar al uso de una cadena de montaje en una fábrica de manufacturación. En las cadenas de montaje, el producto pasa a través
Más detallesQué es Pipelining? Es una técnica de implementación en la que se superpone la ejecución de varias instrucciones.
Qué es Pipelining? Es una técnica de implementación en la que se superpone la ejecución de varias instrucciones. Aprovecha el paralelismo entre instrucciones en una corriente secuencial de instrucciones.
Más detallesArquitectura de Computadores
Arquitectura de Computadores Ricardo.Sanz@upm.es Curso 2004-2005 Arquitectura de Computadores Arquitectura de computadores es la disciplina que estudia la organización y funcionamiento de los computadores
Más detallesPipeline (Segmentación)
Pipeline (Segmentación) Segmentación (Pipeline) Es una técnica de implementación por medio de la cual se puede traslapar la ejecución de instrucciones. En la actualidad la segmentación es una de las tecnologías
Más detallesUNIDAD 5: Mejora del rendimiento con la segmentación.
UNIDAD 5: Mejora del rendimiento con la segmentación. 5.1 Un resumen de segmentación La segmentación (pipelining) es una técnica de implementación por la cual se solapa la ejecución de múltiples instrucciones.
Más detallesPIPELINING: Antes de adentrarnos en el tema, veremos una analogía de un pipeline:
PIPELINING: Antes de adentrarnos en el tema, veremos una analogía de un pipeline: Observemos que la técnica de Pipelining no mejora el tiempo de cada tarea, sino el tiempo de toda la carga de trabajo.
Más detallesPlataformas de soporte computacional: arquitecturas avanzadas,
Plataformas de soporte computacional: arquitecturas avanzadas, sesión 2 Diego. Llanos, Belén Palop Departamento de Informática Universidad de Valladolid {diego,b.palop}@infor.uva.es Índice 1. Segmentación
Más detallesProcesadores Superescalares: Paralelismo Implícito a Nivel de Instrucción
Tema 7 Procesadores Superescalares: Paralelismo Implícito a Nivel de Instrucción Se denomina arquitectura superescalar a aquella implementación capaz de ejecutar más de una instrucción por ciclo de reloj.
Más detallesPROBLEMAS DE FUNDAMENTOS DE TECNOLOGÍA DE COMPUTADORES T5. MEMORIAS
PROBLEMAS DE FUNDAMENTOS DE TECNOLOGÍA DE COMPUTADORES T5. MEMORIAS Tema 5 Memorias Hoja: 2 / 14 Base teórica La memoria es el lugar en el que se almacenan las instrucciones y los datos para que se puedan
Más detallesINVENTARIO INTRODUCCIÓN RESUMEN DE PASOS
INVENTARIO INTRODUCCIÓN Es habitual que en las empresas realicen a final de año un Inventario. Con este proceso se pretende controlar el nivel de stock existente, para iniciar el nuevo ejercicio, conociendo
Más detallesArquitectura de Computadores - 2001
IV. Segmentación o Pipelining Alternativas de Implementación de Procesador 1. Procesador Uniciclo CPI = 1 Pero Período de Reloj Grande 2. Procesador Multiciclo CPI > 1 Pero Período de Reloj más Pequeño
Más detalles3.8 Construcción de una ALU básica
3.8 Construcción de una ALU básica En este punto veremos como por medio de compuertas lógicas y multiplexores, se pueden implementar las operaciones aritméticas básicas de una ALU. Esencialmente en este
Más detallesIntroducción. Ciclo de vida de los Sistemas de Información. Diseño Conceptual
Introducción Algunas de las personas que trabajan con SGBD relacionales parecen preguntarse porqué deberían preocuparse del diseño de las bases de datos que utilizan. Después de todo, la mayoría de los
Más detallesCOMPUTADORES SEGMENTADOS (DLX)
DEPARTAMENTO DE AUTOMÁTICA ARQUITECTURA Y TECNOLOGÍA DE COMPUTADORES Laboratorio de Arquitectura e Ingeniería de Computadores PRÁCTICA I COMPUTADORES SEGMENTADOS (DLX) OBJETIVO El objetivo de la práctica
Más detallesArquitectura Segmentada: Conceptos básicosb
Arquitectura Segmentada: Conceptos básicosb Diseño de Sistemas Digitales EL-3310 I SEMESTRE 2008 4 ARQUITECTURA SEGMENTADA (PIPELINING) (4 SEMANAS) 4.1 Conceptos básicos de la arquitectura segmentada Paralelismo
Más detallesEjercicios. 5.2 [5] < 5.3> Este ejercicio es similar al 5.1, pero ahora considere los fallos causados por permanecer en 1 (la señal es siempre 1).
Ejercicios 5.1 [5] < 5.3> Describa el efecto que un simple fallo permanecer como 0 (es decir, independiente de lo que debería ser, la señal es siempre 0) provocaría en los multiplexores en el camino de
Más detallesCentro de Capacitación en Informática
Fórmulas y Funciones Las fórmulas constituyen el núcleo de cualquier hoja de cálculo, y por tanto de Excel. Mediante fórmulas, se llevan a cabo todos los cálculos que se necesitan en una hoja de cálculo.
Más detallesManual de usuario para Android de la aplicación PORTAFIRMAS MÓVIL
Manual de usuario para Android de la aplicación PORTAFIRMAS MÓVIL Índice 1 Introducción... 5 1.1 Perfil de la aplicación... 5 1.2 Requisitos técnicos... 5 2 Manual de usuario... 7 2.1 Instalación del certificado...
Más detalles16.36: Ingeniería de sistemas de comunicación. Clase 15: ProtocolosARQ. Eytan Modiano
16.36: Ingeniería de sistemas de comunicación Clase 15: ProtocolosARQ Eytan Modiano Solicitud de repetición automática (ARQ) Divide archivos de gran tamaño en paquetes ARCHIVO PKT H PKT H PKT H Comprueba
Más detallesCapítulo 4 Procesos con estructuras de repetición
Estructura de contador Capítulo 4 Procesos con estructuras de repetición Esta es una operación que incrementa en una unidad el valor almacenado en la variable c, cada vez que el flujo del diagrama pasa
Más detallesTarea 4.2 Memoria Virtual
1 Tarea 4.2 1. Cuál es la diferencia entre paginación simple y paginación en memoria virtual? En memoria virtual no es necesario que todas las páginas estén en marcos de la memoria principal. Las páginas
Más detallesIngeniería Informática. Ampliación de Estructura de Computadores. Curso 2010-2011. 6.1 Introducción a la segmentación de Instrucciones.
SEGMENTACIÓN 6.1 Introducción a la segmentación de Instrucciones. La segmentación o pipeline es una técnica de realización de procesadores por la cual se solapa la ejecución de las instrucciones. Hoy en
Más detallesEntorno de Ejecución del Procesador Intel Pentium
Arquitectura de Ordenadores Arquitectura del Procesador Intel Pentium Abelardo Pardo abel@it.uc3m.es Universidad Carlos III de Madrid Departamento de Ingeniería Telemática Entorno de Ejecución del Procesador
Más detallesAdministración avanzada de paquetes. apt-proxy.
Desarrollo de funciones en el sistema informático CFGS Administración de Sistemas Informáticos Román Carceller Cheza Administración avanzada de paquetes. apt-proxy. GNU/Linux Objetivos Conocer la filosofía
Más detallesEste programa mueve cada motor de forma independiente, y cuando termina una línea pasa a la siguiente.
1 Programa 1 Utilizando el icono añadimos un movimiento a por cada línea de programa. Podremos usar 8 posibles líneas de programa (Base, Hombro, Codo, Muñeca, Pinza, Salida 1, Salida 2 y línea en blanco).
Más detallesTest de Prueba PMP : Marco de Referencia Gestión de Proyecto
Test de Prueba PMP : Marco de Referencia Gestión de Proyecto 1) En qué grupos de procesos de dirección de proyectos es creado el presupuesto detallado del proyecto? b. Seguimiento y control c. Planificación
Más detalles2 Sea una unidad de disco duro de brazo móvil con las siguientes características:
1 Sea una unidad de disco duro de brazo móvil con las siguientes características: 18 superficies, 20.331 cilindros y 400 sectores por pista. Sectores de 1.024 bytes de información neta. Velocidad de rotación:
Más detallesESTRUCTURAS CONDICIONALES EN PHP: SWITCH, CASE, BREAK. EJEMPLOS DE USO Y EJERCICIOS RESUELTOS. (CU00820B)
APRENDERAPROGRAMARCOM ESTRUCTURAS CONDICIONALES EN PHP: SWITCH, CASE, BREAK EJEMPLOS DE USO Y EJERCICIOS RESUELTOS (CU00820B) Sección: Cursos Categoría: Tutorial básico del programador web: PHP desde cero
Más detallesDescripción y tabla de especificaciones para prueba formativa Área Matemática Año 2014
Descripción y tabla de especificaciones para prueba formativa Área Matemática Año 2014 Contenidos 1. El referente conceptual de la evaluación... 1 CUADRO 1. TABLA DE ESPECIFICACIONES EN EL ÁREA DE MATEMÁTICA...
Más detallesTerminales de Captura de Juegos Pax S-80
ORMEN / Manuales Terminales de Captura de Juegos Pax S-80 Terminales de Captura de Juegos Pax S-80 Manual del Usuario - Características y Operación Serie de Manuales del Departamento Técnico ORMEN S.A.
Más detallesEjercicio 1 (2 puntos. Tiempo: 25 minutos)
Fecha de publicación de notas: jueves 18 de Julio. Fecha de revisión: viernes 19 de Julio a las 10:00h. Despacho C-209. Ejercicio 1 (2 puntos. Tiempo: 25 minutos) Se desea desarrollar un programa en C
Más detallesSiemens Industry IA/DT/BT Service&Support - Automation Service, Automation Sup...
Page 1 of 7 Automation Technology > Productos y sistemas para manejo y visualización > Software HMI > Sistema SCADA SIMATIC WinCC > SIMATIC WinCC > Configuración del sistema WinCC -- Creación de la configuración
Más detallesInstituto Tecnológico de Massachussets Departamento de Ingeniería Eléctrica e Informática. 6.002 Circuitos electrónicos Otoño 2000
Instituto Tecnológico de Massachussets Departamento de Ingeniería Eléctrica e Informática 6.002 Circuitos electrónicos Otoño 2000 Tarea para casa 11 Boletín F00-057 Fecha de entrega: 6/12/00 Introducción
Más detallesOrganización de Computadoras. Turno Recursantes Clase 8
Organización de Computadoras Turno Recursantes Clase 8 Temas de Clase Subsistema de Memoria Organización de Memoria Principal Notas de clase 8 2 Memoria Velocidad del procesador: se duplica cada 18 meses
Más detallesCASO PRÁCTICO DISTRIBUCIÓN DE COSTES
CASO PRÁCTICO DISTRIBUCIÓN DE COSTES Nuestra empresa tiene centros de distribución en tres ciudades europeas: Zaragoza, Milán y Burdeos. Hemos solicitado a los responsables de cada uno de los centros que
Más detallesSistemas Operativos II Febrero 2009 Nombre:
Sistemas Operativos II Febrero 2009 Nombre: ITIS Castellano Ejercicio 1 [1,5 puntos] El siguiente cronograma representa la ejecución de tres procesos en un sistema operativo durante 28 ticks. Inicialmente,
Más detalles3.2 Operaciones aritmético-lógicas en Pascal
3.2 Operaciones aritmético-lógicas en Pascal Operadores Los operadores sirven para combinar los términos de las expresiones. En Pascal, se manejan tres grupos de operadores : 1. ARITMÉTICOS 2. RELACIONALES
Más detallesTema 2. Diseño del repertorio de instrucciones
Soluciones a los problemas impares Tema 2. Diseño del repertorio de instrucciones Arquitectura de Computadores Curso 2009-2010 Tema 2: Hoja: 2 / 16 Tema 2: Hoja: 3 / 16 Base teórica Al diseñar un computador,
Más detallesLa extensión de geoprocesamiento de gvsig permite aplicar una serie de procesos
CASO PRÁCTICO UNIDAD 6 PRÁCTICA GEOPROCESAMIENTO BÁSICO. La extensión de geoprocesamiento de gvsig permite aplicar una serie de procesos estándar sobre las capas de información vectorial cargadas en el
Más detallesManual de Usuario de la Aplicación de Justificación de Ayudas
Manual de Usuario de la Aplicación de Justificación de Ayudas Marzo 2012 (versión 1.1) 1 ÍNDICE 1.- Introducción... 3 2.- Acceso a la aplicación y localización del expediente a justificar... 4 3.- Modo
Más detallesTABLA DE CONTENIDO LISTA DE FIGURAS
TABLA DE CONTENIDO Archivos SCR... 2 Ventajas... 2 Generación... 2 Ejemplo No 1 - Puntos... 3 Ejemplo 2 Textos... 6 Ejemplo 3 Buzamientos... 8 Configuración previa de azimutes... 8 Bloques (Block Insert
Más detallesTest: Conteste exclusivamente en HOJA DE LECTURA ÓPTICA. No olvide marcar que su tipo de examen es A.
MATERIAL PERMITIDO: los libros Estructura y tecnología de computadores y Problemas de estructura y tecnología de computadores, ed. Sanz y Torres, y calculadora. NO SE PERMITEN FOTOCOPIAS. INSTRUCCIONES:
Más detallesBUS I2C: IMPLEMENTACIÓN PRÁCTICA CON MICROCONTROLADORES PIC MEMORIAS EEPROM SERIE
BUS I2C: IMPLEMENTACIÓN PRÁCTICA CON MICROCONTROLADORES PIC MEMORIAS EEPROM SERIE Fernando Nuño García 1 Ventajas del BUS I2C Definido inicialmente a mediados de los 80 para trabajar a 100kbit/s y en 1995
Más detallesEDWIN KÄMMERER ORCASITA INGENIERO ELECTRÓNICO
Identifica los tipos de datos y funciones - Tipos de Datos: Excel soporta 5 tipos de datos, estos son: a) Numéricos: Están formados por cualquiera de los 10 dígitos (del 0 al 9) y pueden estar acompañados
Más detallesEjercicio 1. Desarrollar un pequeño juego para practicar mecanografía.
Examen Curso 2001-2002. Convocatoria de Febrero Página 1 Ejercicio 1. Desarrollar un pequeño juego para practicar mecanografía. Este ejercicio se divide en dos partes con el fin de que el alumno no intente
Más detalles18. Camino de datos y unidad de control
Oliverio J. Santana Jaria Sistemas Digitales Ingeniería Técnica en Informática de Sistemas Curso 2006 2007 18. Camino de datos y unidad de control Un La versatilidad una característica deseable los Los
Más detallesUnidad: Representación gráfica del movimiento
Unidad: Representación gráfica del movimiento Aplicando y repasando el concepto de rapidez Esta primera actividad repasa el concepto de rapidez definido anteriormente. Posición Esta actividad introduce
Más detallesOperación de Microsoft Word
Trabajar con tablas Las tablas permiten organizar la información y crear atractivos diseños de página con columnas paralelas de texto y gráficos. Las tablas pueden utilizarse para alinear números en columnas
Más detallesDescarga Automática. Manual de Usuario. Operador del Mercado Ibérico de Energía - Polo Español Alfonso XI, 6 28014 Madrid
Descarga Automática Manual de Usuario Operador del Mercado Ibérico de Energía - Polo Español Alfonso XI, 6 28014 Madrid Versión 5.2 Fecha: 2008-10-15 Ref : MU_DescargaAutomática.doc ÍNDICE 1 INTRODUCCIÓN...
Más detallesDiagramas del UML. A continuación se describirán los diagramas más comunes del UML y los conceptos que representan: Diagrama de Clases
El UML está compuesto por diversos elementos gráficos que se combinan para conformar diagramas. Debido a que el UML es un lenguaje, cuenta con reglas para combinar tales elementos. La finalidad de los
Más detallesLa memoria principal. Los subsistemas de E/S. Los buses del sistema
GUIA 23: MEMORIA E/S La estructura básica de la mayoría de los ordenadores actuales se representa mediante los siguientes elementos básicos: La Unidad Central de Procesamiento, CPU La memoria principal
Más detallesIntroduccion al Lenguaje C. Omar Andrés Zapata Mesa Grupo de Fenomenología de Interacciones Fundamentales, (Gfif) Universidad de Antioquia
Introduccion al Lenguaje C Omar Andrés Zapata Mesa Grupo de Fenomenología de Interacciones Fundamentales, (Gfif) Universidad de Antioquia Introducción C es un lenguaje de programación creado en 1972 por
Más detallesOBTENER DATOS EXTERNOS
La herramienta Obtener datos externos nos va a permitir llevar a Excel datos que proceden de otras fuentes de datos, como archivos de texto o bases de datos, para su posterior tratamiento y análisis con
Más detallesGE Power Management. 6S``O[WS\bORS1]\TWUc`OQWÕ\g. GE-FILES 7\ab`cQQW]\Sa 539$ &
')) GE Power Management 6S``O[WS\bORS1]\TWUc`OQWÕ\g /\ãzwawars@suwab`]arszawabs[o GE-FILES 7\ab`cQQW]\Sa 539$ & *(Ã3RZHUÃ0DQDJHPHQW +D\DOJRTXHQRHQFXHQWUD" $OJRQRHVWiVXILFLHQWHPHQWHFODUR" 6,Ã 7,(1(Ã $/*Ô1Ã
Más detallesISTP CIDET COMPUTACION E INFORMATICA ARREGLOS EN JAVA
ARREGLOS EN JAVA I I N T R O D U C C I Ó N En las sesiones anteriores, los datos manejados en los programas han sido datos simples (carácter, entero, reales) En un gran número de problemas es necesario
Más detallesAplicaciones clientes servidor y sockets
Aplicaciones clientes servidor y sockets Ejercicio 1. Desarrollar un servidor que permita obtener la hora, la fecha y el día de la semana en la que cae un dia determinado. Diseñar y desarrollar el cliente
Más detallesPráctica 0. Emulador XENON de la computadora CESIUS
Práctica 0. Emulador XENON de la computadora CESIUS 1. Introducción El objeto de la presente práctica es permitir al alumno ensayar y familiarizarse con los conceptos de programación de computadoras digitales
Más detallesExamen de Arquitectura de Computadores
Examen de Arquitectura de Computadores Examen del primer parcial Ingeniería de Telecomunicación 21 de febrero de 2003 El examen consta de dos partes: Normas PARTE PRIMERA (40 % de la calificación final)
Más detallesMemoria La memoria es la parte del ordenador en la que se guardan o almacenan los programas (las instrucciones y los datos).
Memoria La memoria es la parte del ordenador en la que se guardan o almacenan los programas (las instrucciones y los datos). Memoria Típica. Los datos almacenados en memoria tienen que pasar, en un momento
Más detallesMICROECONOMÍA II PRÁCTICA TEMA III: MONOPOLIO
MICROECONOMÍA II PRÁCTICA TEMA III: MONOPOLIO EJERCICIO 1 Primero analizamos el equilibrio bajo el monopolio. El monopolista escoge la cantidad que maximiza sus beneficios; en particular, escoge la cantidad
Más detalles1. VIRTUALIZACION DEL PROCESO REAL.
CAPITULO IV DISEÑO 86 En este capítulo se muestra el diseño realizado para el desarrollo del CD Interactivo del Museo e Historia Militar de la Fuerza Armada de El Salvador, se ilustra claramente el proceso
Más detallesServicio de Informática Vicerrectorado de Tecnologías de la Información y la Comunicación
Vicerrectorado de Tecnologías de la Información y la Comunicación Conexión mediante Escritorio Remoto de Windows Última Actualización 22 de enero de 2015 Histórico de cambios Fecha Descripción Autor 16/09/13
Más detallesUN SIMULADOR DE UNA MAQUINA COMPUTADORA COMO HERRAMIENTA PARA LA ENSEÑANZA DE LA ARQUITECTURA DE COMPUTADORAS
UN SIMULADOR DE UNA MAQUINA COMPUTADORA COMO HERRAMIENTA PARA LA ENSEÑANZA DE LA ARQUITECTURA DE COMPUTADORAS Autores GROSSI, María Delia (mdgrossi@mara.fi.uba.ar) JIMÉNEZ REY, M. Elizabeth (ejimenez@mara.fi.uba.ar)
Más detallesELECTRONICS WORKBENCH
PRÁCTICA 3: SIMULACIÓN DE CIRCUITOS COMBINACIONALES CON ELECTRONICS WORKBENCH Ingeniería Técnica en Informática de Sistemas. Miguel Martínez Iniesta Juan Antonio Ruiz Palacios DESARROLLO DE LA PRÁCTICA
Más detallesDISCOS RAID. Se considera que todos los discos físicos tienen la misma capacidad, y de no ser así, en el que sea mayor se desperdicia la diferencia.
DISCOS RAID Raid: redundant array of independent disks, quiere decir conjunto redundante de discos independientes. Es un sistema de almacenamiento de datos que utiliza varias unidades físicas para guardar
Más detallesMANUAL PARA REALIZAR LA SOLICITUD ELECTRÓNICA
SECRETAÍA DE ESTADO DE INVESTIGACIÓN, DESARROLLO E INNOVACIÓN MINISTERIO DIRECCIÓN GENERAL DE INVESTIGACIÓN CIENTÍFICA Y TÉCNICA SUBDIRECCIÓN GENERAL DE PROYECTOS INTERNACIONES MANUAL PARA REALIZAR LA
Más detallesArquitectura t de Computadores Clase 10: Diseño del microprocesador monociclo pt.2
Arquitectura t de Computadores Clase 10: Diseño del microprocesador monociclo pt.2 Departamento de Ingeniería de Sistemas Universidad id d de Antioquia i 2011 2 Unidad de control principal Mediante el
Más detallesPrograma Presupuestos de Sevillana de Informática.
Programa Presupuestos de Sevillana de Informática. Introducción. En sus inicios, el programa Presupuestos estaba pensado únicamente para escribir e imprimir presupuestos, facilitando el trabajo con un
Más detallesSea el siguiente programa de nombre "c0p1" para copiar archivos (por simplicidad se ha eliminado todo control de errores): Se pide:
Sea el siguiente programa de nombre "c0p1" para copiar archivos (por simplicidad se ha eliminado todo control de errores): 1 /* c0p1 origen destino 2 * Copia "origen" sobre "destino" byte a byte, 3 * haciendo
Más detallesV-Safe 100. Guía del usuario. Febrero de 2005
V-Safe 100 Guía del usuario Febrero de 2005 1 Guía del usuario V-Safe 100 Derechos reservados Verbatim Corporation 2005 INFORMACIÓN DE CONTROL DEL DOCUMENTO N de control del documento: Cargo Nombre Fecha
Más detallesTEMA II: REPRESENTACIÓN DE LA INFORMACIÓN
TEMA II: REPRESENTACIÓN DE LA INFORMACIÓN 2.1. Introducción. El computador procesa información. Para que un ordenador ejecute unos datos es necesario darle dos tipos de información: las instrucciones que
Más detallesModelo de estimación de speedup factor mediante umbralización en multicores asimétricos
Modelo de estimación de speedup factor mediante umbralización en multicores asimétricos Reporte Técnico Adrian Pousa 1 Juan Carlos Saez 1 Instituto de Investigación en Informática LIDI Argentina. Facultad
Más detallesGuía Docente ESCUELA POLITÉCNICA SUPERIOR
Guía Docente ARQUITECTURA DE ORDENADORES SEGUNDO CURSO SEGUNDO SEMESTRE GRADO EN INGENIERÍA DE SISTEMAS DE INFORMACIÓN MODALIDAD: PRESENCIAL CURSO 2015/2016 ESCUELA POLITÉCNICA SUPERIOR 1. IDENTIFICACIÓN
Más detalleswww.fundibeq.org Es de aplicación a aquellos estudios o situaciones en que es necesario priorizar entre un conjunto de elementos.
GRAÁFICOS DE GESTIÓON (LINEALES, BARRAS Y TARTAS) 1.- INTRODUCCIÓN Este documento introduce los Gráficos de Gestión de uso más común y de mayor utilidad: Gráficos Lineales, Gráficos de Barras y Gráficos
Más detallesArndt & Voß GmbH Elektronik - Meßtechnik
Unidad de medida del momento de vuelco Índice: Página 1. Funciones 2 1.1 Medición 2 1.2 Representación de los resultados de la medición 2 2. Estructura 2 3. Elementos de conexión 3 4. Programación 3 4.1
Más detallesOrganización del Computador I Verano. Memoria Virtual Basado en el capítulo 5 del libro de Patterson y Hennessy
Organización del Computador I Verano Memoria Virtual Basado en el capítulo 5 del libro de Patterson y Hennessy Verano 204 Profesora Borensztejn Memoria Virtual Memoria Virtual es la técnica que permite
Más detallesCircuito de refresco de un Display
DEPARTAMENTO DE TECNOLOGÍA ELECTRÓNICA ESCUELA TÉCNICA SUPERIOR DE INGENIERÍA INFORMÁTICA Circuito de refresco de un Display Sistemas Digitales Avanzados 1. Introducción y objetivos Uno de los objetivos
Más detallesLA PARRILLA DEL PERFIL DEL PROFESOR DE IDIOMAS - BREVE INTRODUCCIÓN
LA PARRILLA DEL PERFIL DEL PROFESOR DE IDIOMAS - BREVE INTRODUCCIÓN La egrid es una versión interactiva en línea de la Parrilla EPG, disponible en cuatro idiomas (inglés, francés, alemán y español) en
Más detallesEL GOOGLE EARTH PARA EL LEVANTAMIENTO DEL MAPA DE LA FINCA
EL GOOGLE EARTH PARA EL LEVANTAMIENTO DEL MAPA DE LA FINCA Ilustración 1. Consulta de mapa con indicadores tipo semáforo AgroWin cuenta con un sofisticado sistema de consulta de indicadores empresariales
Más detallesProcedimiento para la modificación de los sistemas de apuestas deportivas ya homologados y autorizados. versión 1.5
Procedimiento para la modificación de los sistemas de apuestas deportivas ya homologados y autorizados versión 1.5 TABLA DE CONTENIDOS TABLA DE CONTENIDOS...2 OBJETO DEL DOCUMENTO...3 CLASIFICACIÓN DE
Más detallesPLANES DE EMPRESA ICEX CONSOLIDA. Manual de Usuario
PLANES DE EMPRESA ICEX CONSOLIDA Manual de Usuario INDICE 1. INTRODUCCIÓN... 3 2. VISIÓN GENERAL DEL PROCESO... 3 3. REQUISITOS TÉCNICOS... 4 3.1. Sistema Operativo y Navegador web... 4 3.2. Firma Digital
Más detallesModelo de Negocio <Nombre del Proyecto> Nombre del Grupo de Desarrollo o Asignatura Nombre del Autor
Nombre del Grupo de Desarrollo o Asignatura [Este documento es la plantilla base para elaborar el documento Modelo de Negocio. Los textos que aparecen entre corchetes son explicaciones de que debe contener
Más detallesMicrosoft Excel 2003. Unidad 6. La Hoja de Cálculo
Microsoft Excel 2003 Unidad 6. La Hoja de Cálculo Las hojas de cálculo son aplicaciones informáticas que se suelen incluir con frecuencia dentro de conjuntos de programas más amplios destinados normalmente
Más detallesPROGRAMA INFORMÁTICO PARA LA CUMPLIMENTACIÓN DE RECETAS EN FORMATO XML VERSIÓN: 1.0
PROGRAMA INFORMÁTICO PARA LA CUMPLIMENTACIÓN DE RECETAS EN FORMATO XML VERSIÓN: 1.0 MARZO 2013 1 Índice de contenido 1. Introducción......3 2. Instalación...5 3. Menú Opciones...6 3.1. Abrir directorio
Más detallesINSTRUCCIÓN DE SERVICIO NOCIONES BÁSICAS PARA DIAGRAMAS DE FLUJO. MICROSOFT VISIO
INSTRUCCIÓN DE SERVICIO NOCIONES BÁSICAS PARA DIAGRAMAS DE FLUJO. MICROSOFT VISIO 2007 Fecha: 23/11/07 Autor: Aurora Estévez Ballester. TGRI Sección Normalización y Proceso Técnico Área de Bibliotecas
Más detallesGUÍA BÁSICA DE USO DEL SISTEMA RED
SUBDIRECCIÓN GENERAL DE INSCRIPCIÓN, AFILIACION Y RECAUDACIÓN EN PERIODO VOLUNTARIO GUÍA BÁSICA DE USO DEL SISTEMA RED Marzo 2005 MINISTERIO DE TRABAJO Y ASUNTOS SOCIALES TESORERÍA GENERAL DE LA SEGURIDAD
Más detallesTEMA 7: DIAGRAMAS EN UML
TEMA 7: DIAGRAMAS EN UML Diagramas en UML El bloque de construcción básico de UML es un Diagrama Introducción a UML 2 1 Modelo de Casos de Uso (MCU) Todos los casos de uso constituyen el MCU que describe
Más detallesMANUAL DE ACCESO PARA LOS AYUNTAMIENTOS DE LA APLICACIÓN TRIBUTARIA
MANUAL DE ACCESO PARA LOS AYUNTAMIENTOS DE LA APLICACIÓN TRIBUTARIA 1. INTRODUCCIÓN... 3 2. ACCESO A LA APLICACIÓN... 3 2.1 Acceso a través de Usuario y Contraseña... 4 2.2 Acceso a través de Certificado
Más detallesCompartir en línea. Cargar archivos. Principios básicos. Compartir en línea
Share Online 2.0 2007 Nokia. Reservados todos los derechos. Nokia, Nokia Connecting People y Nseries son marcas comerciales o registradas de Nokia Corporation. El resto de los productos y nombres de compañías
Más detallesÍndice. Esta Guía rápida del usuario le ayudará a empezar a utilizar IRISPen TM Executive 7.
Esta Guía rápida del usuario le ayudará a empezar a utilizar IRISPen TM Executive 7. Las descripciones de esta guía están basadas en el sistema operativo Windows 7. Lea esta guía antes de utilizar el escáner
Más detallesÍndice 1 Instalación de la herramienta 2 Descripción de la herramienta 2 Arranque de la aplicación 3 Proyecto 4 Diagrama de clases 5
Índice Índice 1 Instalación de la herramienta 2 Descripción de la herramienta 2 Arranque de la aplicación 3 Proyecto 4 Diagrama de clases 5 Crear diagrama de clases 5 Crear elementos 7 Editar elementos
Más detallesEjercicios resueltos con acumuladores. Pseudocódigo y diagramas de flujo. Bucle desdesiguiente (for-next). (CU00160A)
aprenderaprogramar.com Ejercicios resueltos con acumuladores. Pseudocódigo y diagramas de flujo. Bucle desdesiguiente (for-next). (CU00160A) Sección: Cursos Categoría: Curso Bases de la programación Nivel
Más detalles