Manejo Básico de Tareas
|
|
- Gregorio Jaime Ponce Villanueva
- hace 6 años
- Vistas:
Transcripción
1 13 de Junio de 2017
2 Introducción: Tareas Una tarea/task es una unidad de trabajo que el procesador puede despachar, ejecutar y suspender. La tarea se suele usar para ejecutar una instancia de un programa. La arquitectura provee mecanismos para salvar el estado de una tarea, para despachar una tarea para su ejecución y para conmutar tareas.
3 Introducción: Tareas Una tarea está compuesta por: 1. Espacio de ejecución: Segmento de código. Segmento de datos/pila (uno o varios). 2. Segmento de estado (TSS): Almacena el estado de la tarea (su contexto) para poder reanudarla desde el mismo lugar.
4 Introducción: Tareas TASK MANAGEMENT Estructura de una tarea Code Segment Task-State Segment (TSS) Data Segment Stack Segment (Current Priv. Level) Stack Seg. Priv. Level 0 Task Register CR3 Stack Seg. Priv. Level 1 Stack Segment (Priv. Level 2) Figure 7-1. Structure of a Task
5 Introducción: Identificación de una tarea Una tarea está identificada por el selector de segmento de su TSS. La TSS es un segmento. Debe estar descripto en la GDT del mismo modo que se describen los segmentos de código y datos. Además, el selector de segmento de la tarea que se está ejecutando actualmente se encuentra en el registro Task Register (TR).
6 TSS: Task-State Segment TASK MANAGEMENT 31 I/O Map Base Address 15 LDT Segment Selector GS FS DS SS CS ES EDI ESI EBP ESP EBX EDX ECX EAX EFLAGS EIP CR3 (PDBR) SS2 ESP2 SS1 ESP1 SS0 ESP0 Previous Task Link 0 T bits. Set to 0. Figure Bit Task-State Segment (TSS) The processor updates dynamic fields when a task is suspended during a task switch. The following are dynamic fields: Organización General-purpose del Computador register fields II State Manejo of the EAX, Básico ECX, EDX, de Tareas EBX, ESP, EBP,
7 The busy flag (B) in the type field indicates whether the task is busy. A busy task is currently running or suspended. A type field with a value of 1001B indicates an inactive task; a value of 1011B indicates a busy task. Tasks are not recursive. The processor uses the busy flag to detect an attempt to call a task whose execution has been interrupted. To insure that there is only one busy flag is associated with a task, each TSS should have only one TSS descriptor that points to it. TSS: Descriptor de TSS TSS Descriptor Base 31:24 G 0 0 A V L Limit 19:16 P D P L Type B 1 Base 23: Base Address 15:00 Segment Limit 15:00 0 AVL B BASE DPL G LIMIT P TYPE Available for use by system software Busy flag Segment Base Address Descriptor Privilege Level Granularity Segment Limit Segment Present Segment Type Figure 7-3. TSS Descriptor The base, limit, and DPL fields and the granularity and present flags have functions similar to their use in data-segment descriptors (see Section 3.4.5, Segment Descriptors ). When Organización the G del flag Computador is 0 in a II TSS descriptor Manejo Básico for dea Tareas 32-bit TSS, the limit field
8 it is normally used only by operating system software. On power up or reset of the processor, segment selector and base address are set to TSS: Encontrando the default value of 0; the limit la is TSS set to FFFFH. de la tarea acutal TSS + Task Register Visible Part Selector Base Address Invisible Part Segment Limit GDT TSS Descriptor Figure 7-5. Task Register 0
9 Conmutación de Tareas 1. Ejecutamos la instrucción jmp 0x20:0
10 Conmutación de Tareas 2. Se busca el descriptor correspondiente en la GDT.
11 Conmutación de Tareas 3. Como es un cambio de tarea, se lee el TR.
12 Conmutación de Tareas 4. Se busca el TSS apuntado por el TR.
13 Conmutación de Tareas 5. Se guarda el contexto actual.
14 Conmutación de Tareas 6. Se busca TSS apuntado por descriptor de tarea a ejecutar.
15 Conmutación de Tareas 7. Se obtiene el nuevo contexto.
16 Conmutación de Tareas 8. Se actualiza el TR.
17 Conmutación de Tareas 9. Se continúa le ejecución con el nuevo contexto.
18 Conmutación de Tareas: Tarea Inicial 1. Siempre que se salta a una tarea, hay un cambio de contexto. Siempre! 2. El procesador guarda el contexto actual de la tarea (identificada en TR) y carga el contexto de la tarea a la cual se está saltando.
19 Conmutación de Tareas: Tarea Inicial 1. Siempre que se salta a una tarea, hay un cambio de contexto. Siempre! 2. El procesador guarda el contexto actual de la tarea (identificada en TR) y carga el contexto de la tarea a la cual se está saltando. 3. Entonces, qué pasa la primera vez? Qué pasa cuando se salta a la primera tarea? Qué valor contiene TR? Dónde se guarda el contexto?
20 Conmutación de Tareas: Tarea Inicial 1. Siempre que se salta a una tarea, hay un cambio de contexto. Siempre! 2. El procesador guarda el contexto actual de la tarea (identificada en TR) y carga el contexto de la tarea a la cual se está saltando. 3. Entonces, qué pasa la primera vez? Qué pasa cuando se salta a la primera tarea? Qué valor contiene TR? Dónde se guarda el contexto? 4. Hay que crear una tarea inicial para proveer una TSS en donde el procesador pueda guardar el contexto actual. Esta tarea inicial tiene este único propósito.
21 El TP3 Ejercicio 6 a) Definir las entradas en la GDT que considere necesarias para ser usadas como descriptores de TSS. Minimamente, una para ser utilizada por la tarea inicial y otra para la tarea Idle. b) Completar la entrada de la TSS de la tarea Idle con la información de la tarea Idle. Esta información se encuentra en el archivo TSS.C. La tarea Idle se encuentra en la dirección 0x La pila se alojará en la misma dirección que la pila del kernel y será mapeada con identity mapping. Esta tarea ocupa 1 pagina de 4KB y debe ser mapeada con identity mapping. Además la misma debe compartir el mismo CR3 que el kernel.
22 El TP3 Ejercicio 6 d) Completar la entrada de la GDT correspondiente a la tarea inicial. e) Completar la entrada de la GDT correspondiente a la tarea Idle. f) Escribir el código necesario para ejecutar la tarea Idle, es decir, saltar intercambiando las TSS, entre la tarea inicial y la tarea Idle.
23 El TP3 Ejercicio 6 c) Construir una función que complete una TSS libre con los datos correspondientes a una tarea (zombi). El código de las tareas se encuentra a partir de la dirección 0x ocupando una pagina de 4kb cada una según indica la figura 1. Para la dirección de la pila se debe utilizar el mismo espacio de la tarea, la misma crecerá desde la base de la tarea. Para el mapa de memoria se debe construir uno nuevo utilizando la función mmu inicializar dir zombi. Además, tener en cuenta que cada tarea utilizará una pila distinta de nivel 0, para esto se debe pedir una nueva pagina libre a tal fin.
24 El TP3 Archivos para el ejercicio: gdt.h / gdt.c definición de la GDT kernel.asm código principal tss.h / tss.c definición estructura auxiliar de contextos y de TSS
25 Pequeños consejos 1. Al iniciar las tareas: completar EIP. completar ESP y EBP. completar selectores de segmento. completar CR3. completar EFLAGS. 2. Al saltar por primera vez a una tarea: tener un descriptor en la GDT de la tarea inicial. tener un descriptor en la GDT de la tarea a saltar. tener en TR algun valor válido para guardar contexto.
26 Pequeños consejos: cómo TASK MANAGEMENT NO completar una TSS I/O Map Base Address LDT Segment Selector GS FS DS SS CS ES EDI ESI EBP ESP EBX EDX ECX EAX EFLAGS EIP CR3 (PDBR) SS2 ESP2 SS1 ESP1 SS0 ESP0 Previous Task Link bits. Set to 0. 0 T en asm puaj! mov edi,<iniciotsss> add edi,104*<indice> mov eax,cr3 mov [edi+28],eax mov dword [edi+32],<eip> mov dword [edi+36],<flags> mov dword [edi+56],<pila> mov dword [edi+60],<pila> mov word [edi+72],<seg.dat> mov word [edi+76],<seg.cod> mov word [edi+80],<seg.dat> mov word [edi+84],<seg.dat> mov word [edi+88],<seg.dat> mov word [edi+92],<seg.dat> mov word [edi+102],0xffff Figure Bit Task-State Segment (TSS) The processor updates dynamic fields when a task is suspended during a task switch. The following are dynamic fields: General-purpose register fields State of the EAX, ECX, EDX, EBX, ESP, EBP, ESI, and EDI registers prior to Organización the task switch. del Computador II
27 Pequeños consejos: EFLAGS SYSTEM ARCHITECTURE OVERVIEW ID Identification Flag VIP Virtual Interrupt Pending VIF Virtual Interrupt Flag AC Alignment Check VM Virtual-8086 Mode RF Resume Flag NT Nested Task Flag IOPL I/O Privilege Level IF Interrupt Enable Flag TF Trap Flag (set to 0) I D Figure 2-4. System Flags in the EFLAGS Register EFLAGS I F Ipor nterrupt defecto enable (bit 9) Controls the response of the processor to maskable hardware interrupt requests (see also: Section 6.3.2, Maskable 0x Hardware I nterrupts ). The flag 0x is set to respond to maskable hardware interrupts; cleared to inhibit maskable hardware interrupts. The I F flag does not affect the generation of exceptions or nonmaskable interrupts (NMI interrupts). The CPL, IOPL, and the state of the VME flag in control register CR4 determine whether the I F flag can be modified by the CLI, STI, POPF, V V I I P F A C V M R F N T I O P L O F D I T S Z F F F F F 0 A F 0 P C F 1 F EFLAGS con Interrupciones habilitadas
28 e task; a value of 1011B indicates a busy task. Tasks are not recursive. The ocessor uses the busy flag to detect an attempt call a task whose execution ha Pequeños consejos: y el descriptor TSS? en interrupted. To insure that there is only one busy flag is associated with a task ch TSS should have only one TSS descriptor that points to it. Supongo que EDI tiene la dirección de la TSS TSS Descriptor Base 31:24 G 0 0 A V L Limit 19:16 P D P L 0 Type 1 0 B 1 Base 23: Base Address 15:00 Segment Limit 15:00 0 mov esi, gdt AVL Available for use by system shrsoftware edx, 16 B Busy flag add esi, <indice> mov byte [esi+4], dl BASE Segment Base Address mov word [esi], DPL 0x67 Descriptor Privilege Level mov byte [esi+5], b mov word [esi+2], G Granularity di mov byte [esi+6], b mov edx, edi LIMIT Segment Limit mov byte [esi+7], dh P Segment Present TYPE Segment Type Figure 7-3. TSS Descriptor
29 Pequeños consejos: intercambiando tareas Cargar la tarea inicial mov ax, <indice> ltr ax Cargar la nueva tarea jmp <sel.tarea_idle>:0
30 Preguntas?
Conmutación de Tareas
Conmutación de Tareas Conmutación de tareas Expira el tiempo de ejecución asignado por el procesador a la tarea N El procesador almacena en memoria el estado de máquina (contexto) de la tarea N. El procesador
Más detallesAprendiendo Sistemas Operativos: Programación de Procesadores de Arquitectura IA-32
Aprendiendo Sistemas Operativos: Programación de Procesadores de Arquitectura IA-32 Este documento forma parte de la serie Aprendiendo Sistemas Operativos y sirve como una introducción a los aspectos básicos
Más detallesArquitectura de Computadores II Clase 15
Arquitectura de Computadores II Clase 15 Introducción al modo protegido Facultad de Ingeniería Universidad de la República Instituto de Computación Contenido Generalidades. Modos de operación. Manejo de
Más detallesMicroprocesadores. Procesadores IA-32 e Intel R 64 Tareas. Alejandro Furfaro
Microprocesadores Procesadores IA-32 e Intel R 64 Tareas Alejandro Furfaro Junio de 2012 Temario 1 Introducción 2 Recursos para manejo de tareas en IA-32 Task State Segment Descriptor de TSS Descriptor
Más detallesIntel Arquitectura. Programación en Ensamblador Ing. Marcelo Tosini
Intel 80386 Arquitectura Características generales Procesador de 32 bits Bus de direcciones de 32 bits : 4 Gbyte Bus de datos interno de 32 bits primer procesador de 32 bits de Intel 138 instrucciones
Más detallesProcesadores de 64 bits
Procesadores de 64 bits Técnicas Digitales III Ing. Gustavo Nudelman 2013 Introducción Desarrollada por AMD en 2003 con el modelo Opteron, continuando con el Athlon para ser luego tomado por Intel en los
Más detallesProcesamiento con Multitarea
Procesamiento con Multitarea Técnicas Digitales III Ing. Gustavo Nudelman 2013 Introducción Podemos definir como tarea, a código en ejecución al cual el sistema le asigna recursos especiales que hacen
Más detallesObjetivo. Introducción. Tema: GENERACION DE CODIGO. Compiladores, Guía 11 1
Compiladores, Guía 11 1 Tema: GENERACION DE CODIGO. Facultad : Ingeniería Escuela :Computación Asignatura:Compiladores Objetivo Reconocer las diferentes instrucciones para la generación de código.ensamblador
Más detallesEl microprocesador 80386
Page 1 of 24 por Dario Alejandro Alpern Página principal del sitio de Darío See Site in English Alpern ELECTRÓNICA >> Microprocesadores Intel Descargas MATEMÁTICAS >> Calculadoras Teoría de Números Problemas
Más detallesProcesadores IA-32 e Intel R 64 Inicialización
Procesadores IA-32 e Intel R 64 Inicialización Alejandro Furfaro Mayo 2012 Alejandro Furfaro () Procesadores IA-32 e Intel R 64 Inicialización Mayo 2012 1 / 10 Agenda 1 Inicialización para operación en
Más detallesV.- V.-El El manejo de de las las Interrupciones
Las Las V.- V.-El El manejo de de las las Conceptos Conceptos BásicosB Básicos Modos Modos de de Manejo Manejo Ejemplos Ejemplos de de aplicación aplicación Las Las El manejo de las en el 8051 Las interrupciones
Más detallesArquitectura (Procesador familia 80 x 86 )
Arquitectura (Procesador familia 80 x 86 ) Diseño de operación Basada en la arquitectura Von Newman Memoria CPU asignadas direcciones I / O BUS: Es un canal de comunicaciones Bus de direcciones: Contiene
Más detallesLa Pila en los Procesadores IA-32 e Intel c 64
La Pila en los Procesadores IA-32 e Intel c 64 Alejandro Furfaro Ilustraciones de David Gonzalez Marquez (tnx a lot) Abril 2012 Abril 2012 1 / 44 Agenda 1 Funcionamiento Básico 2 Ejemplos de uso de pila
Más detallesMicroprocesadores. Procesador IA-32 e Intel R 64 Protección. Alejandro Furfaro
Microprocesadores Procesador IA-32 e Intel R 64 Protección Alejandro Furfaro Junio de 2012 Temario 1 Introducción 2 Chequeo del Límite Límite efectivo 3 Chequeo del Tipo 4 Niveles de Provilegio 5 Reglas
Más detallesPráctica 1. Introducción a la programación en ensamblador
Práctica 1 Introducción a la programación en ensamblador 1. Generalidades 2. Introducción 3. Cuestiones 1. Generalidades El desarrollo de las prácticas consistirá en una breve introducción del tema por
Más detallesMIPS: Modelo de programación. (I Parte)
MIPS: Modelo de programación (I Parte) MIPS: Microprocessor without Interlocked Pipeline Stages Trabajaremos como MIPS Son similares a las desarrolladas en los años 80 Cerca de 100 millones de procesadores
Más detallesEspacio de direcciones de un proceso
Espacio de direcciones de un proceso Yolanda Becerra Fontal Juan José Costa Prats Facultat d'informàtica de Barcelona (FIB) Universitat Politècnica de Catalunya (UPC) BarcelonaTech 2014-2015 QP Indice
Más detallesESTRUCTURA DE MICROPROCESADORES
ESTRUCTURA DE MICROPROCESADORES La arquitectura IA32 Profesor Ing. Johan Carvajal Godínez AGENDA DE LA CLASE 1. Conceptos básicos 2. La arquitectura IA32 3. Evolución de los microprocesadores Intel 4.
Más detallesArquitectura de Computadores II Clase #3
Clase #3 Facultad de Ingeniería Universidad de la República Instituto de Computación Curso 2010 Veremos Registros Repertorio de instrucciones Modos de direccionamiento El stack Formatos de datos Control
Más detallesApellidos Nombre DNI
A continuación se muestra el listado de un programa cuyo objetivo es encontrar una palabra dentro de una cadena de caracteres de la sección de datos y copiar dicha palabra en otra zona de la sección de
Más detallesFundamentos de Arquitectura y Código Máquina
Fundamentos de Arquitectura y Código Máquina Lección 3 Ing. Jorge Castro-Godínez MT7003 Microprocesadores y Microcontroladores Área de Ingeniería Mecatrónica Instituto Tecnológico de Costa Rica I Semestre
Más detallesTaller de Sistemas Operativos. Direccionamiento de Memoria 2012
Taller de Sistemas Operativos Direccionamiento de Memoria 2012 TSO Direccionamiento de Memoria - 2010 Agenda Arquitectura de memoria en x86 (IA-32). Direccionamiento en Linux. Arquitectura de memoria en
Más detalles6-REGISTROS DEL 8086 Y DEL 80286
ESTRUCTURA DE COMPUTADORES I (Capítulo 6: Los registros del microprocesador 8086) 1/7 6-REGISTROS DEL 8086 Y DEL 80286 6.1 INTRODUCCIÓN: Dentro del procesador existen unos contenedores especiales de 16
Más detallesEntorno de Ejecución del Procesador Intel Pentium
Arquitectura de Ordenadores Arquitectura del Procesador Intel Pentium Abelardo Pardo abel@it.uc3m.es Universidad Carlos III de Madrid Departamento de Ingeniería Telemática Entorno de Ejecución del Procesador
Más detallesConstruyendo Programas más Complejos
Arquitectura de Ordenadores Construcciones de Alto Nivel en Ensamblador Abelardo Pardo abel@it.uc3m.es Universidad Carlos III de Madrid Departamento de Ingeniería Telemática Construyendo Programas más
Más detallesESCUELA TÉCNICA SUPERIOR DE INGENIERÍA
Tema 4: Familia x86 Carlos Garre 1 Familia x86 Contenidos Concepto de familia: la familia x86. Generaciones de la familia x86. Primera generación: 8086. Segunda generación: 80286. Tercera generación: 80386.
Más detallesAprendiendo Sistemas Operativos: Programación de Procesadores de Arquitectura IA-32
Aprendiendo Sistemas Operativos: Programación de Procesadores de Arquitectura IA-32 Este documento forma parte de la serie Aprendiendo Sistemas Operativos y sirve como una introducción a los aspectos básicos
Más detallesFig. 1: Tipos de datos que puede manejar el procesador
1. Introducción 2. Registros internos 3. Almacenamiento de datos 4. Modos de direccionamiento 5. Juego de Instrucciones 6. Etiquetas, cometarios y directivas 7. Problemas 1. Introducción El lenguaje ensamblador
Más detallesPráctica 4. Organización del Computador 1 12 de septiembre de Algunas consideraciones preliminares:
Práctica 4 Organización del Computador 1 12 de septiembre de 2005 Algunas consideraciones preliminares: Donde aparece xxxxxxxx quiere decir que el valor correcto ya está en esa dirección de memoria Todos
Más detallesEl Diseño de un Lenguaje Máquina
Arquitectura de Ordenadores Juego de Instrucciones del Procesador Intel Pentium Abelardo Pardo abel@it.uc3m.es Universidad Carlos III de Madrid Departamento de Ingeniería Telemática El Diseño de un Lenguaje
Más detallesArquitectura intel 8086. Preámbulo de OSO para alumnos formados en el procesador MIPS. Asignatura Sistemas Operativos Murcia abril de 2005
Arquitectura intel 8086 Preámbulo de OSO para alumnos formados en el procesador MIPS Asignatura Sistemas Operativos Murcia abril de 2005 página 1. Introducción 2 2.- Direccionamiento y Registros de Segmento
Más detallesINTERRUPCIONES SOFTWARE y EXCEPCIONES
INTERRUPCIONES SOFTWARE y EXCEPCIONES S.CANDELA Universidad de Las Palmas de Gran Canaria (c) ULPGC 1 Interrupciones Una interrupción n se genera cuando se quiere que la CPU deje de ejecutar el proceso
Más detallesPráctica 3: El teclado del PC
Práctica 3: El teclado del PC Gustavo Romero López Arquitectura y Tecnología de Computadores 7 de junio de 2016 Gustavo Romero López Práctica 3: El teclado del PC 1 / 11 Objetivos Objetivos: Fuentes: Recordar
Más detallesReal Time Systems. Part 2: Cyclic schedulers. Real Time Systems. Francisco Martín Rico. URJC. 2011
Real Time Systems Part 2: Cyclic schedulers Scheduling To organise the use resources to guarantee the temporal requirements A scheduling method is composed by: An scheduling algorithm that calculates the
Más detallesArquitectura de computadoras
Arquitectura de computadoras Técnicas Digitales III Ing. Gustavo Nudelman 2013 Que entendemos por arquitectura Un sistema con una CPU, memoria y dispositivos de entrada y salida puede considerarse un sistema
Más detallesApunte sobre Bochs. Programación de Sistemas Operativos. 1. Introducción. 1.1. bochs - VM con Debugger... 2
Apunte sobre Bochs Programación de Sistemas Operativos 1 er Cuatrimestre 2011 Índice 1. Introducción 1 1.1. bochs - VM con Debugger.................................. 2 2. Bochs 2 2.1. Instalación..........................................
Más detallesLa arquitectura del 8086/8088
Repasamos aquí la arquitectura de un PC. Para más información sobre lo aquí expuesto se puede consultar [PA01] y los capítulos iniciales de [Tej01], [Rod00] y [Nor01]. Anatomía del PC A grandes rasgos,
Más detallesDepartamento de Sistemas e Informática
Departamento de Sistemas e Informática Programación en Assembler - Clase 1 Digital II Presentación de Docentes y Material Docentes: Ing. Andrés Capalbo Ing. Diego Alegrechi Ing. Esteban Almirón Material
Más detallesLa tabla de páginas en Windows
SESIÓN 4 Objetivos Esta sesión práctica tiene como objetivo fundamental la comprensión por parte del alumno del funcionamiento de la paginación sobre una arquitectura real y su uso por un sistema operativo
Más detallesIntroducción a la Computación. Capítulo 10 Repertorio de instrucciones: Características y Funciones
Introducción a la Computación Capítulo 10 Repertorio de instrucciones: Características y Funciones Que es un set de instrucciones? La colección completa de instrucciones que interpreta una CPU Código máquina
Más detallesCisco CSS 11500 Series Content Services Switches
Cisco CSS 11500 Series Content Services Switches Cómo crear un pedido de firma de certificado en el CSS11500 Traducción por computadora Contenidos Introducción Antes de comenzar Convenciones Requisitos
Más detallesConceptos de Arquitectura de Computadoras Curso 2015
PRACTICA 1 Assembly, Instrucciones, Programas, Subrutinas y Simulador MSX88 Objetivos: que el alumno Domine las instrucciones básicas del lenguaje assembly del MSX88. Utilice los diferentes modos de direccionamiento.
Más detallesADAPTACIÓN DE REAL TIME WORKSHOP AL SISTEMA OPERATIVO LINUX
ADAPTACIÓN DE REAL TIME WORKSHOP AL SISTEMA OPERATIVO LINUX Autor: Tomás Murillo, Fernando. Director: Muñoz Frías, José Daniel. Coordinador: Contreras Bárcena, David Entidad Colaboradora: ICAI Universidad
Más detallesProcesadores IA-32 e Intel R 64 Gestión de Interrupciones
Procesadores IA-32 e Intel R 64 Gestión de Interrupciones Alejandro Furfaro Abril 2012 Alejandro Furfaro () Procesadores IA-32 e Intel R 64 Gestión de Interrupciones Abril 2012 1 / 1 Agenda Alejandro Furfaro
Más detallesSISTEMAS OPERATIVOS Arquitectura de computadores
SISTEMAS OPERATIVOS Arquitectura de computadores Erwin Meza Vega emezav@unicauca.edu.co Esta presentación tiene por objetivo mostrar los conceptos generales de la arquitectura de los computadores, necesarios
Más detallesTEMA 4. ARQUITECTURA IA-64
TEMA 4. ARQUITECTURA IA-64 Stalling, W.Computer Organization and Architecture cap. 15 Intel IA-64 Architecture Software Developer s Manual Generalidades IA-64 Desarrollo conjunto Intel-HP Nueva arquitectura
Más detallesContenido TEMA 2 ENTRADA / SALIDA. Interfaz HW: buses del sistema. Interfaz HW de E/S
Contenido TEMA ENTRADA / SALIDA Sergio Romero Montiel Depto Arquitectura de Computadores El concepto de interfaz de E/S Direccionamiento de interfaces de E/S Mapa de memoria Organización Mapeada y no mapeada
Más detallesMicroprocesadores. Procesador IA-32 - Gestión de Memoria en 64 bits. Alejandro Furfaro
Microprocesadores Procesador IA-32 - Gestión de Memoria en 64 bits Alejandro Furfaro Mayo de 2012 Temario 1 Segmentación Generalidades Sub Modos IA-32e 2 Paginación Alejandro Furfaro () Procesador IA-32
Más detallesInstituto Tecnológico de Costa Rica
Instituto Tecnológico de Costa Rica Escuela de Ingeniería en Electrónica Optimización del tiempo de ejecución de las pruebas aplicadas a los microprocesadores IA-32 e IA-64 Informe de Proyecto de Graduación
Más detallesProcesadores IA-32 e Intel R 64 Gestión de Interrupciones
Procesadores IA-32 e Intel R 64 Gestión de Interrupciones Alejandro Furfaro Abril 2012 Alejandro Furfaro () Procesadores IA-32 e Intel R 64 Gestión de Interrupciones Abril 2012 1 / 106 Agenda 1 Inroducción
Más detallesAdaptación de la arquitectura linux lib de MaRTE OS a multiprocesadores
Adaptación de la arquitectura linux lib de MaRTE OS a multiprocesadores Daniel Medina Ortega, Mario Aldea Rivas, Michael González Harbour {medinad,aldeam,mgh}@unican.es Grupo de Computadores y Tiempo Real.
Más detallesCondiciones y Reglas de la presentación de Declaración Sumaria de Salida (EXS)
C/ Santa María Magdalena 16, 28016 Madrid ECS Sistema de Control de Exportaciones Condiciones y Reglas de la presentación de Declaración Sumaria de Salida (EXS) Autor: S.G.A.A Fecha: 06/06/2011 Versión:
Más detallesCreating your Single Sign-On Account for the PowerSchool Parent Portal
Creating your Single Sign-On Account for the PowerSchool Parent Portal Welcome to the Parent Single Sign-On. What does that mean? Parent Single Sign-On offers a number of benefits, including access to
Más detallesRequerimientos Principales de un Sistema Operativo. Descripción y Control de Procesos. Proceso
Requerimientos Principales de un Sistema Operativo Descripción y Control de Procesos Capítulo 3 Entrelazar la ejecución de varios procesos para maximizar el uso del procesador a la vez que se mantiene
Más detallesARQUITECTURA DEL MICROPROCESADOR 8086
Segundo Cuatrimestre ASIGNATURA: ESTRUCTURA DE COMPUTADORES I.TELECOMUNICACION PROFESORA: JUANA Mª LOPEZ DEPARTAMENTO DE AUTOMATICA CAPITULO PRIMERO ARQUITECTURA DEL MICROPROCESADOR 8086 Estructura de
Más detallesEnsamblador. Introducción. Dpto. Física y Arquitectura de Computadores. Universidad Miguel Hernandez
Dpto. Física y Arquitectura de Computadores Universidad Miguel Hernandez Es el lenguaje de más bajo nivel que admite una máquina. El ensamblador hace que el código binario(máquina sea transparente al usuario)
Más detallesSistemas Operativos. Tema 1. Arquitectura Básica de los Computadores
Sistemas Operativos. Tema 1 Arquitectura Básica de los Computadores http://www.ditec.um.es/so Departamento de Ingeniería y Tecnología de Computadores Universidad de Murcia Sistemas Operativos. Tema 1 Arquitectura
Más detallesContenido. Procesos. Programas/Procesos. Programas/Procesos. Por qué hacer uso de los Procesos? Proceso
Contenido Procesos Qué es un Proceso? Qué información requiere el Sistema de Operación para manejar los procesos? Programas/Procesos Programas/Procesos Un proceso es diferente a un programa Programa: Código
Más detallesMANUAL EASYCHAIR. A) Ingresar su nombre de usuario y password, si ya tiene una cuenta registrada Ó
MANUAL EASYCHAIR La URL para enviar su propuesta a la convocatoria es: https://easychair.org/conferences/?conf=genconciencia2015 Donde aparece la siguiente pantalla: Se encuentran dos opciones: A) Ingresar
Más detallesSISTEMAS BASADOS EN MICROPROCESADORES
SISTEMAS BASADOS EN MICROPROCESADORES Grado en Ingeniería Informática Escuela Politécnica Superior UAM COLECCIÓN DE PROBLEMAS DE LOS TEMAS 5.5 A 7.2 P1. Escribir una rutina de ensamblador que se quede
Más detalles3 - Arquitectura interna de un up
cei@upm.es 3 - Arquitectura interna un up Componentes básicos Lenguaje ensamblador y código máquina Ciclo básico ejecución una instrucción Algunos ejemplos Universidad Politécnica Madrid Componentes básicos
Más detallesSUBSISTEMA DE ENTRADA-SALIDA. Arquitectura de Computadores I 4º tema
SUBSISTEMA DE ENTRADA-SALIDA Arquitectura de Computadores I 4º tema 1 Descripción de la interfaz de E/S Objetivo - Cómo se comunica la CPU con el exterior (periféricos de E/S) - Cómo se controla esta comunicación.
Más detallesMicroprocesadores, Tema 2:
Microprocesadores, Tema 2: Introducción al Microcontrolador PIC18 Guillermo Carpintero, guiller@ing.uc3m.es Universidad Carlos III de Madrid Diagrama de bloques PIC microcontrollers: An introduction to
Más detallesExamen de Arquitectura de Computadores 2 22 de febrero del 2011
Examen de Arquitectura de Computadores 2 22 de febrero del 2011 Indique su nombre completo y número de cédula en cada hoja. Numere todas las hojas e indique el total de hojas en la primera. Escriba las
Más detallesSistemas Operativos. Curso 2014 Estructura de los sistemas operativos
Sistemas Operativos Curso 2014 Estructura de los sistemas operativos Agenda Componentes de un sistema operativo. Servicios del sistema operativo (system services). Llamados a sistema (system calls). Estructura
Más detallesNueva confirmación de pedido de compra con cambios: proveedor ES
Ayuda de trabajo Nueva confirmación de pedido de compra con cambios: proveedor ES Step 1. This Supplier portal activity lists the steps necessary for confirming a new purchase order with changes on price,
Más detallesTema 4. Lenguaje máquina y lenguaje ensamblador
Tema 4. Lenguaje máquina y lenguaje ensamblador Estructura de Computadores I. T. Informática de Gestión / Sistemas Curso 2008-2009 Transparencia: 2 / 47 Índice Introducción Juego de instrucciones Estructura
Más detallesINTRODUCCIÓN. Interrupciones.
Interrupciones. INTRODUCCIÓN Una interrupción es la ocurrencia de un evento o condición la cuál causa una suspensión temporal del programa mientras la condición es atendida por otro subprograma. Una interrupción
Más detallesUNIDAD 3 ARQUITECTURA DEL Z80. Microprocesadores Otoño 2011
1 UNIDAD 3 ARQUITECTURA DEL Z80 Microprocesadores Otoño 2011 Contenido 2 Arquitectura interna del Z-80 Interface Ciclos de máquina y temporización del bus de comunicación. Conjunto de Instrucciones Arquitectura
Más detallesIntel 8086. Arquitectura. Programación en Ensamblador Ing. Marcelo Tosini - 2001
Intel 8086 Arquitectura Características generales Procesador de 16 bits Bus de direcciones de 20 bits : 1 Mbyte Bus de datos interno de 16 bits Bus de datos externo de 16 bits en el 8086 8 bits en el 8088
Más detallesDeep Security 9 SP1 p3 Supported Linux Kernels
Deep Security 9 SP1 p3 Supported Linux Kernels Trend Micro Incorporated reserves the right to make changes to this document and to the products described herein without notice. Before installing and using
Más detallesEntrada/Salida. Polling e Interrupciones. Verano de 2011. Mariano Moscato. Organización del Computador 1
Entrada/Salida Polling e Interrupciones Mariano Moscato Organización del Computador 1 Verano de 2011 El GuidoBot Robot docente Basado en tecnología ORGA1 tiene un procesador y una memoria ORGA1 Sus dispositivos
Más detalles1.2.- EL MICROPROCESADOR.
1.2.- EL MICROPROCESADOR. El microprocesador es un circuito integrado que contiene algunos o todos los elementos necesarios para conformar una (o más) unidad central de procesamiento UCP, también conocido
Más detallesINTERRUPCIONES. Existen 256 interrupciones En el modo real cada una tiene un vector asociado Vectores de 4 bytes: segmento + offset 32 F0 50 8A
Tres tipos de interrupciones: Internas (TRAPS) Externas (HARDWARE) Software Existen 256 interrupciones En el modo real cada una tiene un vector asociado Vectores de 4 bytes: segmento + offset... 0000:0008
Más detallesManipulación de procesos
Manipulación de procesos Las primeras computadoras solo podían manipular un programa a la vez. El programa tenía control absoluto sobre todo el sistema. Con el desarrollo vertiginoso del hardware ese panorama
Más detallesESTRUCTURA FÍSICA DEL µp 8086
Características generales: Procesador de 16 bits Bus de direcciones de 20 bits : 1 Mbyte Bus de datos interno de 16 bits Bus de datos externo de 16 bits en el 8086 8 bits en el 8088 89 instrucciones Alimentación
Más detallesSist s em e a m s s O per e ativos o. s Unidad V Entrada Sali l d i a.
Sistemas Operativos. Unidad V Entrada Salida. Programación de Entrada y Salida Introducción. Comunicación de los procesos con el mundo externo : Mecanismo de E/S de información. Aspectos que diferencian
Más detallesOrganización de Aviación Civil Internacional GRUPO DE EXPERTOS SOBRE MERCANCÍAS PELIGROSAS (DGP) VIGESIMOQUINTA REUNIÓN
Organización de Aviación Civil Internacional NOTA DE ESTUDIO DGP/25-WP/33 1/9/15 GRUPO DE EXPERTOS SOBRE MERCANCÍAS PELIGROSAS (DGP) VIGESIMOQUINTA REUNIÓN Montreal, 19 30 de octubre de 2015 Cuestión 5
Más detallesMANEJO DEL MOUSE EN LENGUAJE C++
MANEJO DEL MOUSE EN LENGUAJE C++ Bruno López Takeyas Instituto Tecnológico de Nuevo Laredo Reforma Sur 2007, C.P. 88250, Nuevo Laredo, Tamps. México http://www.itnuevolaredo.edu.mx/takeyas E-mail: takeyas@itnuevolaredo.edu.mx
Más detallesEscalada de privilegios mediante infección ELF
FIST Conference /Barcelona 2006 @ Sponsored by: Escalada de privilegios mediante infección ELF Jesús Olmos González I/O vs Memory Comprobaciones iniciales Cabecera Elf Tabla de segmentos Cálculo de entry
Más detallesklib librería del núcleo
klib librería del núcleo Índice índice 1.- Introducción... 2 2.- La arquitectura del microprocesador Intel 80386... 3 2.1.- Registros de propósito general... 3 2.2.- Registros de segmento... 3 2.3.- Flags
Más detallesSISTEMA DE CONTROL LÓGICO PROGRAMABLE (PLC) SOBRE HARDWARE EMBEBIDO Y BAJO SISTEMA OPERATIVO LINUX
SISTEMA DE CONTROL LÓGICO PROGRAMABLE (PLC) SOBRE HARDWARE EMBEBIDO Y BAJO SISTEMA OPERATIVO LINUX Autor : Gonzalo Julián Santander Palacio Director : Javier Martín Ruiz RESUMEN DEL PROYECTO El proyecto
Más detallesArquitectura de Computadores II 8086 Parte II
8086 Parte II Facultad de Ingeniería Universidad de la República Instituto de Computación Contenido Funciones recursivas Manejadores de dispositivos Rutinas recursivas(1/10) Introducción Salvar contexto.
Más detallesMicroprocesadores. Procesador IA-32 - Gestión de Memoria. Alejandro Furfaro
Microprocesadores Procesador IA-32 - Gestión de Memoria Alejandro Furfaro Abril de 2013 Temario 1 Como se organiza la memoria Modelo de memoria en Modo Protegido Modelo de memoria en Modo 64 bits 2 Direcciones
Más detallesInstructivo para Solicitud de Certificado de Servidor 080-ISS-I017
Instructivo para Solicitud de Certificado de Servidor 080-ISS-I017 Parte 1, generación del archivo Para llevar a cabo esta tarea se debe trabajar con el usuario ROOT (en el servidor) y se debe tener instalado
Más detallesEl nivel ISA (II)! Conjunto de Instrucciones
El nivel ISA (II) Conjunto de Instrucciones EC-2721 Arquitectura del Computador I Que es un Conjunto de Instrucciones? Colección completa de instrucciones comprendida por un procesador Lenguaje de máquina
Más detallesArquitectura de Computadores II Introducción al 8086
Introducción al 8086 Facultad de Ingeniería Universidad de la República Instituto de Computación Contenido Generalidades 80x86 Modos de direccionamiento Set de instrucciones Assembler Compilando algunos
Más detallesSistemas Operativos. Curso 2013 Virtualización
Sistemas Operativos Curso 2013 Virtualización Agenda Introducción Requerimientos para la virtualización Virtualización de CPU Vritualización de la memoria Virtualización de la E/S Sistemas Operativos Modernos,
Más detallesMONITOREO DE EVENTOS PARA PENTIUM CON MMX
MONITOREO DE EVENTOS PARA PENTIUM CON MMX ORGANIZACIÓN DE COMPUTADORES II Alumnos: Andrea Katz y Andrés Stoliar Monitoreo de Eventos para Pentium con MMX Organización de Computadores II Andrea Katz y Andrés
Más detallesSistema de Control Domótico
UNIVERSIDAD PONTIFICIA COMILLAS ESCUELA TÉCNICA SUPERIOR DE INGENIERÍA (ICAI) INGENIERO EN ELECTRÓNICA Y AUTOMATICA PROYECTO FIN DE CARRERA Sistema de Control Domótico a través del bus USB Directores:
Más detallesENSAMBLADOR DE ARCHIVO TASM MASM NASM GAS. Características de un Ensamblador de Archivo
ENSAMBLADOR DE ARCHIVO TASM MASM NASM GAS Características de un Ensamblador de Archivo Traduce de Leng Ensamblador a Lenguaje máquina Permite definición de etiquetas Reserva memoria para variables octales
Más detallesIntroducción a la arquitectura de computadores
Introducción a la arquitectura de computadores Departamento de Arquitectura de Computadores Arquitectura de computadores Se refiere a los atributos visibles por el programador que trabaja en lenguaje máquina
Más detallesInstalación X-Lite. Autor: Airsat 05-Abr-2010 Versión: 1.0
I N S T R U C T I V O Instalación X-Lite Autor: Airsat 05-Abr-2010 Versión: 1.0 1. OBJETIVO Detallar los pasos para la instalación del producto X-Lite (softphone) Describe X-Lite (softphone) installation
Más detalles101 Sombras del Malware. Israel Aráoz Severiche C EH,C HFI,
101 Sombras del Malware Israel Aráoz Severiche C EH,C HFI, LA27001 @iara0z Agenda Situación Actual Objetivo del Análisis de Malware Tipos de Análisis Estático Dinámico Preguntas Nslookup Israel.araoz Ing.
Más detallesNETWORK SPECIFICATIONS IN OPTIMAX SYSTEM
NETWORK SPECIFICATIONS IN OPTIMAX SYSTEM The Optimax PA system supports audio and control data communication through Ethernet and IP networks. Since it works on levels 3 and 4 of the OSI scale, the Optimax
Más detallesTema: Study for the Analysis and the Conceptual Development of a European Port Access System. Ponente: Mario J. Moya Denia
Tema: Study for the Analysis and the Conceptual Development of a European Port Access System Introduction EPAIC I (European Port Access Identification Card) study, completed in 2008, concluded that there
Más detallesLABORATORIO DE CONTROL POR COMPUTADOR 4º - INGENIERIA DE TELECOMUNICACION
PRACTICA 1. LABVIEW. TARJETA OBJETIVOS Que el alumno se familiarice con el entorno de trabajo: Por un lado con las conexiones posibles entre el sistema y computador, y por otro lado, con el entorno del
Más detallesSelección de caminos en 802.11s con HWMP (Hybrid Wireless Mesh Protocol)
MUITIC Servicios Avanzados de Apoyo a Aplicaciones Telemáticas Curso 2009/2010 Selección de caminos en 802.11s con HWMP (Hybrid Wireless Mesh Protocol) Juan I. Asensio Pérez Contenido Contexto HWMP Descripción
Más detallesTendencias actuales en el diseño de computadoras
Tendencias actuales en el diseño de computadoras IV Congreso Internacional en Innovación Tecnológica Informática CIITI 2006, Rosario Universidad Abierta Interamericana Santiago Roatta, santiago@eie.fceia.unr.edu.ar
Más detalles