EJEMPLO DE REGLAS DE LAYOUT Y DATOS TECNOLÓGICOS. Tecnología CMOS Estandard. N-well, doble metal, un polisilicio. L min =1.0µm
|
|
- Víctor Godoy Sosa
- hace 6 años
- Vistas:
Transcripción
1 EJEMPLO DE REGLAS DE LAYOUT Y DATOS TECNOLÓGICOS Tecnología CMOS Estandard N-well, doble metal, un polisilicio L min =1.0µm p. 1 de 18
2 DEFINICIONES: ANCHURA de A: Distancia interior mínima entre los bordes de una figura en la capa A A SEPARACIÓN entre A y B: Distancia mínima entre los bordes de dos figuras en las capas A y B. (A y B pueden ser la misma capa) A A A B COINCIDENCIA entre A y B: Mínima distancia común a dos figuras en las capas A y B (A y B diferentes) B A SOLAPAMIENTO de A a B: A Distancia mínima que debe extenderse la figura en la capa A hacia fuera de la figura en la capa B (A y B diferentes) A B B MARGEN de B a A: Distancia mínima que debe guardar la figura en la capa B dentro de la figura en la capa A (A y B diferentes) B A B A p. 2 de 18
3 DEFINICIONES: DIFUSIÓN CALIENTE: Difusión N+ fuera de pozo N a una tensión diferente de la del sustrato. Difusión P+ dentro de pozo N a una tensión diferente a la del pozo N. DIFUSIÓN FRÍA: POZO CALIENTE: POZO FRÍO: Difusión fuera de pozo N a la misma tensión que el sustrato. Difusión dentro de pozo N a la misma tensión que el pozo. Pozo N no conectado a la tensión más positiva (VDD) Pozo N conectado a la tensión más positiva (VDD) AREA ACTIVA N: Zona activa cubierta por implantación N+ AREA ACTIVA P: Zona activa cubierta por implantación P+ REPRESENTACIONES DE CAPAS IMPLANTACIÓN DE POZO N ZONA ACTIVA ZONA ACTIVA N+ ZONA ACTIVA P+ POLISILICIO IMPLANTACIÓN N+ IMPLANTACIÓN P+ CONTACTO METAL1 VIA METAL2 PASIVACIÓN p. 3 de 18
4 REGLAS CAPA Nº 1 0 IMPLANTACIÓN POZO N 101 Anchura de pozo Separación entre pozos fríos Separación entre pozos (al menos uno caliente) El uso de regiones de pozo N como resistencias no está permitido salvo por acuerdo expreso con el fabricante. 102, p. 4 de 18
5 CAPA Nº 2 0 ÁREA ACTIVA 201 Anchura (propósito de interconexión) Anchura (anchura de canal NMOS o PMOS) Separación entre dos difusiones cualesquiera Separación entre esquinas después de crecer 0.375µm por borde Margen de difusión P a pozo n Margen de difusión N (contacto a pozo) a pozo n Separación entre difusión N y pozo N (frío) Separación entre difusión N y pozo N (caliente) Separación entre difusión P (contacto a sustrato) y pozo n p. 5 de 18
6 CAPA Nº 5 0 POLISILICIO 501 Anchura (propósito de interconexión) Anchura (longitud de canal NMOS) Anchura (longitud de canal PMOS) Separación Margen de polisilicio a área activa Solapamiento de polisilicio sobre área activa Separación entre polisilicio y área activa p. 6 de 18
7 CAPA Nº 6 0 IMPLANTACIÓN N+ 601 Anchura Separación Solapamiento de área activa N+ en el sustrato Solapamiento de área activa N+ en pozo n Separación a área activa P+ en pozo n Separación a área activa P+ en el sustrato Separación a canal P (sobre área activa P+) Solapamiento de canal N (sobre área activa N+) Coincidencia de implantación N+ y área activa cuando 1.25 la implantación N+ no solapa al área activa 608 Margen entre implantación N+ y zona activa para contacto 1.25 a pozo n p. 7 de 18
8 CAPA Nº 6 5 IMPLANTACIÓN P+ 651 Anchura Separación Solapamiento de área activa P+ en pozo n Solapamiento de área activa P+ en el sustrato Separación a área activa N+ en el sustrato Separación a área activa N+ en pozo n Separación a canal N (sobre área activa N+) Solapamiento de canal P (sobre área activa P+) Coincidencia de implantación P+ y área activa cuando 1.25 la implantación P+ no solapa al área activa 658 Margen entre implantación P+ y zona activa para contacto 1.25 a sustrato 659 El área activa debe estar implantada por P+ ó N+ 660 No debe haber coincidencia entre implantaciones P+ y N+ 661 Las zonas activas P+ y N+ adyacentes deben estar al mismo potencial p. 8 de 18
9 CAPA Nº 7 0 CONTACTO 701 Anchura máxima y mínima Separación Margen de contacto a difusión a área activa Margen de contacto a polisilicio a polisilicio Separación entre contacto a polisilicio y área activa Separación entre contacto a difusión y canal Margen de contacto a difusión a implantación N+ 0.5 (solo en difusiones frías) 710 Margen de contacto a difusión a implantación P+ 0.5 (solo en difusiones frías) 711 Separación entre contacto a difusión y implantación P+ 0.5 (solo en difusiones frías) 712 Separación entre contacto a difusión y implantación N+ 0.5 (solo en difusiones frías) 713 No está permitido el contacto a polisilicio sobre área activa 714 No existen contactos directos entre polisilicio y área activa 715 Los contactos deben estar sobre polisilicio o área activa 716 La corriente máxima a través de un contacto es de 3.3mA a 70 C y de 1.4mA a 100 C p. 9 de 18
10 CAPA Nº 8 0 METAL Anchura Separación Separación entre esquinas después de crecer 0.125µm por borde Solapamiento de contacto Todos los contactos deben estar cubiertos por metal La máxima corriente permitida para una línea de anchura W (en µm) es I máx = α*(w - 0.2µm), donde α vale 2.5mA/µm a 70 C y 1.1mA/µm a 100 C, y donde I máx es la máxima corriente en DC, la raiz cuadrada de la corriente cuadrática media para frecuencias inferiores a 10Hz, y la corriente media para frecuencias superiores a 10Hz. El máximo valor de pico de la corriente es 3*I máx. 807 El uso de metal 1 para condensadores no está permitido, ya que las capas dielectricas asociadas están sujetas a cambios para la optimización del proceso p. 10 de 18
11 CAPA Nº 7 5 VÍAS 751 La apertura de una vía está permitida únicamente entre metal 1 y metal No se permite el apilamiento de vías encima de contactos 753 Anchura máxima y mínima (excepto en pads) Separación Separación con polisilicio Margen de polisilicio Separación con contacto Margen de metal La corriente máxima a través de una vía es de 3.3mA a 70 C y de 1.4mA a 100 C p. 11 de 18
12 CAPA Nº 8 5 METAL Anchura Separación Separación entre esquinas después de crecer 0.125µm por borde Solapamiento de vía La máxima corriente permitida para una línea de anchura W (en µm) es I máx = α*(w - 0.2µm), donde α vale 3.1mA/µm a 70 C y 1.3mA/µm a 100 C, y donde I máx es la máxima corriente en DC, la raiz cuadrada de la corriente cuadrática media para frecuencias inferiores a 10Hz, y la corriente media para frecuencias superiores a 10Hz. El máximo valor de pico de la corriente es 3*I máx. 855 El uso de metal 2 para condensadores no está permitido, ya que las capas dielectricas asociadas están sujetas a cambios para la optimización del proceso p. 12 de 18
13 CAPA Nº 9 0 VENTANAS DE PASIVACIÓN 901 Anchura de la ventana Separación 55.0 Se admiten valores menores para algunos tipos de cápsulas Veanse las reglas de encapsulado p. 13 de 18
14 CAPA Nº - - PADS 951 Los pads deben consistir de metal2, vía y metal1 952 Margen de la ventana de pasivación a metal Margen de la ventana de pasivación a la via del pad 0.0 Valor máximo y mínimo 954 Margen de la ventana de pasivación a metal Separación de metal 2 de pad a metal 2, metal 1, polisilicio 25.0 o área activa (metales no relacionados con el pad) 821 Separación de metal 1 de pad a metal 2, metal 1, polisilicio 25.0 o área activa (metales no relacionados con el pad) Nota: la regla 753 no se aplica a los pads p. 14 de 18
15 MODELOS DE TRANSISTORES DE NIVEL 2 PARA HSPICE Extraídos para transistores con: 1.0µm L 1.3µm, W 3.0µm y punto de operación con: V D 5.5V, V G 1.5V, V B 5.0V NOTA: para usar con PSPICE 1) Cambiar los nombres de XL y XW por sus sinónimos DL y DW respectivamente. 2) Borrar WIC=1. Estos cambios podrían hacerse de hecho en HSPICE sin ningún efecto. En Pspice, prestar atención al número de cuadrados equivalentes por defecto para las resistencias extrínsecas de drenador y fuente (NRD, NRS). Nótese que los modelos han sido extraídos para un rango de geometrías y de polarización apropiados para aplicaciones digitales. Por tanto, cuando se usen en aplicaciones analógicas es de esperar algunos errores, sobre todo en transistores de longitud media y alta. Para análisis y diseño a mano será conveniente extraer valores aproximados de los parámetros de nivel 1 a partir de resultados de simulación utilizando estos modelos de nivel 2. También será conveniente obtener el valor de MDW (mínima anchura de una región de difusión de transistor para ser contactada) a partir de las reglas de layout. Las unidades en las que se expresan los parámetros de SPICE suelen ser las del SI, pero no siempre es así. Consultar un manual de SPICE si es necesario..options TNOM=27.0 **** TÍPICOS **********.MODEL NMOS NMOS +LEVEL = 2.0 TOX = 2.0E-08 VTO = XL = 0.0 LD = 0.125U XW = 0.0 +NSUB = 2.5E+16 GAMMA = UO = UEXP = 0.35 UCRIT = 35.0K +VMAX = 70.8K DELTA = 0.0 RSH = NEFF = 30.0 LAMBDA = 0.0 NFS = 3.1E+11 +NSS = 0.0 XJ = 0.25U WIC = 1.0 +CJ = 350.0U MJ = CJSW = 450.0P MJSW = CGDO = 310.0P PB = CGSO = 310.0P JS = 2.0U.MODEL PMOS PMOS +LEVEL = 2.0 TOX = 2.0E-08 VTO = XL = 0.0 LD = 0.047U XW = 0.0 +NSUB = 2.5E+16 GAMMA = UO = UEXP = 0.35 UCRIT = 71.0K +VMAX = 320.0K DELTA = 0.10 RSH = NEFF = 0.88 LAMBDA = 3.8E-02 NFS = 1.0E+10 +NSS = 0.0 XJ = 0.45U WIC = 1.0 +CJ = 540.0U MJ = CJSW = 760.0P MJSW = CGDO = 300.0P PB = 0.7 +CGSO = 300.0P JS = 10.0U p. 15 de 18
16 **** LENTOS **********.MODEL NMOS NMOS +LEVEL = 2.0 TOX = 2.15E-08 VTO = XL = 0.15U LD = 0.125U XW = -0.18U +NSUB = 2.5E+16 GAMMA = UO = UEXP = 0.35 UCRIT = 35.0K +VMAX = 70.8K DELTA = 0.0 RSH = NEFF = 30.0 LAMBDA = 0.0 NFS = 3.1E+11 +NSS = 0.0 XJ = 0.25U WIC = 1.0 +CJ = 385.0U MJ = CJSW = 495.0P MJSW = CGDO = 240.0P PB = CGSO = 240.0P JS = 2.0U.MODEL PMOS PMOS +LEVEL = 2.0 TOX = 2.15E-08 VTO = XL = 0.15U LD = 0.047U XW = -0.18U +NSUB = 2.5E+16 GAMMA = UO = UEXP = 0.32 UCRIT = 71.0K +VMAX = 320.0K DELTA = 0.10 RSH = NEFF = 0.88 LAMBDA = 3.8E-02 NFS = 1.0E+10 +NSS = 0.0 XJ = 0.45U WIC = 1.0 +CJ = 595.0U MJ = CJSW = 830.0P MJSW = CGDO = 240.0P PB = 0.7 +CGSO = 240.0P JS = 10.0U **** RAPIDOS **********.MODEL NMOS NMOS +LEVEL = 2.0 TOX = 1.85E-08 VTO = XL = -0.15U LD = 0.125U XW = 0.18U +NSUB = 2.5E+16 GAMMA = UO = UEXP = 0.35 UCRIT = 35.0K +VMAX = 70.8K DELTA = 0.0 RSH = NEFF = 30.0 LAMBDA = 0.0 NFS = 3.1E+11 +NSS = 0.0 XJ = 0.25U WIC = 1.0 +CJ = 315.0U MJ = CJSW = 405.0P MJSW = CGDO = 380.0P PB = CGSO = 380.0P JS = 2.0U.MODEL PMOS PMOS +LEVEL = 2.0 TOX = 1.85E-08 VTO = XL = -0.15U LD = 0.047U XW = 0.18U +NSUB = 2.5E+16 GAMMA = UO = UEXP = 0.35 UCRIT = 71.0K +VMAX = 320.0K DELTA = 0.10 RSH = NEFF = 0.88 LAMBDA = 3.8E-02 NFS = 1.0E+10 +NSS = 0.0 XJ = 0.45U WIC = 1.0 +CJ = 485.0U MJ = CJSW = 680.0P MJSW = CGDO = 360.0P PB = 0.7 +CGSO = 360.0P JS = 10.0U p. 16 de 18
17 ELEMENTOS PARÁSITOS Unidad Lento Típico Rápido RESISTENCIAS Resistencia Laminar de pozo N KΩ/o Resistencia Laminar de difusión N+ Ω/o Resistencia Laminar de difusión P+ Ω/o Resistencia Laminar de polisilicio Ω/o Resistencia Laminar de metal 1 mω/o n.d. Resistencia Laminar de metal 2 mω/o n.d. Resistencia de un contacto a difusión N+ Ω 40 Resistencia de un contacto a difusión P+ Ω 80 Resistencia de un contacto a polisilicio Ω 25 Resistencia de una vía Ω 3 CAPACIDADES (por AREA) Puerta a sustrato ff/µm Polisilicio a sustrato (oxido de campo) af/µm Metal 1 a sustrato af/µm Metal 1 a difusión N+ o P+ af/µm Metal 1 a polisilicio af/µm Metal 2 a sustrato af/µm metal 2 a difusión N+ o P+ af/µm Metal 2 a polisilicio af/µm Metal 2 a metal 1 af/µm CAPACIDADES (por BORDES *) Polisilicio a sustrato (oxido de campo) af/µm Metal 1 a sustrato af/µm Metal 1 a difusión N+ o P+ af/µm Metal 1 a polisilicio af/µm Metal 2 a sustrato af/µm metal 2 a difusión N+ o P+ af/µm Metal 2 a polisilicio af/µm Metal 2 a metal 1 af/µm * valores válidos para grandes separaciones p. 17 de 18
18 RELACIÓN CON CAPAS USADAS EN EDITOR DE LAYOUTS MAGIC 6.5 MAGIC CAPA(S) FÍSICAS. nw: pozo N pozo N nd: difusión N+ sobre sustrato: zona activa, implantación N+ pd: difusión P+ sobre pozo N: zona activa, implantación P+ nwd: difusión N+ sobre pozo N: zona activa, implantación N+ psd: difusión P+ sobre sustrato: zona activa, implantación P+ p: polisilicio: polisilicio m1: metal 1: metal 1 m2: metal 2: metal 2 pc: contacto a polisilicio: polisilicio, metal 1, contacto ndc: contacto a difusión N+ sobre sustrato: zona activa, implantación N+, metal 1, contacto pdc: contacto a difusión P+ sobre pozo N: zona activa, implantación P+, metal 1, contacto nwc: contacto a pozo N: zona activa, implantación N+, metal 1, contacto psc: contacto a sustrato: zona activa, implantación P+, metal 1, contacto via: vía: metal 1, metal 2, vía pad: pad: metal1, metal2, vía, pasivación nfet: zona de canal de NMOS: zona activa, implantación N+, polisilicio pfet: zona de canal de PMOS: zona activa, implantación P+, polisilicio p. 18 de 18
Universidad Complutense de Madrid. Para uso de alumnos de la. http://www.ucm.es. El Transistor MOSFET según SPICE
El Transistor MOSFET según SPICE Germán González Díaz e Ignacio Mártil de la Plaza Adaptado, ampliado y formateado por Francisco J. Franco El modelado realista de los transistores MOS no ha sido nada fácil
Más detallesCLASE 14 TALLER: ENTORNO DE DESARROLLO L EDIT
CLASE 14 TALLER: ENTORNO DE DESARROLLO L EDIT CDg 14 1 TRANSISTORES MOSFET: Un transistor MOSFET de enriquecimiento consta de 2 terminales (dreno y fuente) de un tipo de dopado, inmersas en un sustrato
Más detallesTEMA 2. Dispositivos y modelos MOS.
Ingeniería Técnica de Telecomunicación SS. EE. Curso 3º Microelectrónica I 20110/11 Resumen TEMA 2. Dispositivos y modelos MOS. 2.1 MOSFETs para VLSI: diseño físico-geométrico. Estructura del transistor
Más detalles2.2. Capas tecnológicas y reglas de diseño.
Ingeniería Técnica de Telecomunicación SS. EE. Curso 3º Microelectrónica I 2010/11 Resumen TEMA 2. Dispositivos y modelos MOS. 2.2. Capas tecnológicas y reglas de diseño. Inversor Resumen_Tema 2.2_10_11
Más detallesSISTEMAS ELECTRÓNICOS DE COMUNICACIÓN
SISTEMAS EECTRÓNICOS DE COMUNICACIÓN PRACTICAS con SPICE Curso 2004-05 Eugenio García Moreno Toni Mateos Sastre RESPUESTA FRECUENCIA DE OS AMPIFICADORES 1. Para los siguientes circuitos, utilizando el
Más detallesTema 4. Modelado del MOSFET en SPICE
I. Introducción Tema 4. Modelado del MOSFET en SPICE La simulación eléctrica es el medio más fiable para verificar el funcionamiento de los circuitos antes de su fabricación y es, por tanto, esencial en
Más detallesMáscaras necesarias para la fabricación de un circuito integrado CMOS.
ANÁLISIS Y DISEÑO DE CIRCUITOS INTEGRADOS DIGITALES A NIVEL FÍSICO Autores: Almudena Lindoso Marta Portela Enrique San Millán Mario García Luis Entrena Celia López índice Máscaras necesarias para la fabricación
Más detallesEl layout contienen una descripción geométrica (tamaño y orientación) de todos los componentes y sus interconexiones.
TECNOLOGÍA DE COMPUTADORES Tema 5 Representación y diseño de circuitos integrados Agustín Álvarez Marquina Diseño de circuitos integrados (I) El diseño de un circuito integrado termina con la realización
Más detallesnormalmente abiertos N M O S V TN > 0 P M O S V TP < 0
Transistores de Efecto de Campo de Compuerta Aislada IGFET o MOSFET enriquecimiento normalmente abiertos P M O S V TP < 0 N M O S V TN > 0 enriquecimiento NMOS V T > 0 PMOS V T < 0 zona resistiva i D =
Más detallesTema 9: Estructuras MIS, transistores MOSFET (introducción, zonas de funcionamiento). Fabricación.
Tema 9: Estructuras MIS, transistores MOSFET (introducción, zonas de funcionamiento). Fabricación. Lecturas recomendadas: Circuitos Microelectrónicos, 4ª ed. Cap.5, Sedra/Smith. Ed. Oxford Circuitos Microelectrónicos,
Más detallesTecnología de Componentes Electrónicos y Fotónicos
Tecnología de Componentes Electrónicos y Fotónicos Laboratorio Práctica 3 Dr. C. Reig 04/05 Qué toca hoy? La Práctica 3 trata las capas metálicas incluidas en el proceso CN20 Existen dos capas metálicas
Más detallesDiseño de un Amplificador Operacional totalmente integrado CMOS que funcione como driver para cargas capacitivas elevadas
Diseño de un Amplificador Operacional totalmente integrado CMOS que funcione como driver para cargas capacitivas elevadas Titulación: Sistemas Electrónicos Tutores: Francisco Javier del Pino Suárez Sunil
Más detalles2.3. Modelado de los transistores MOS.
Ingeniería Técnica de Telecomunicación SS. EE. Curso 3º Microelectrónica I 2010/11 Resumen TEMA 2. Dispositivos y modelos MOS. 2.3. Modelado de los transistores MOS. Modelos SPICE del transistor MOS. No
Más detallesProceso de Fabricación. Proceso de fabricación. Fabricación de un lingote de silicio. Cámara limpia. Cámara limpia. Microelectrónica Febrero de 2008
Proceso de Fabricación 1. Metodología 2. Patterning 3. Proceso CMOS 4. Reglas de diseño 5. Latchup Microelectrónica Febrero de 2008 Marisa López Vallejo Proceso de fabricación Fabricación de un lingote
Más detallesEl Transistor MOS: Estructura Física y Modelos de Circuito
El Transistor MOS: Estructura Física y Modelos de ircuito B.1-1 Estructura del Transistor NMOS Transistor NMOS de enriquecimiento: B.1-1 aracterísticas físicas Transistor NMOS ox Leff L LD, ox t ox B.1-3
Más detallesINDICE Capítulo 1. Principios del Modelado y Procesamiento de Señal Capítulo 2. Amplificadores Operacionales
INDICE Prólogo XI Prólogo a la Edición en Español XIV Capítulo 1. Principios del Modelado y Procesamiento de Señal 1 1.1. Sinergia hombre computador 3 1.2. Características tensión corriente y transferencia
Más detallesLa cosa empezó por acá Lee deforest inventa el audión, primer dispositivo activo para amplificar (primera válvula).
La cosa empezó por acá 1906 Lee deforest inventa el audión, primer dispositivo activo para amplificar (primera válvula). La válvula 1 Génesis del transistor Transistor 2 Tipos de encapsulados de transistores
Más detallesTRANSISTOR MOSFET. Tipos: Canal n y canal p. Uno y otro son complementarios: simétricos y opuestos en cuanto a la polaridad de las tensiones
TRANSISTOR MOSFET MOSFET: Metal-Oxide-Semiconductor Field-Effect Transistor Tipos: Canal n y canal p. Uno y otro son complementarios: simétricos y opuestos en cuanto a la polaridad de las tensiones Estructura
Más detallesTecnología de Computadores
Tecnología de Computadores TEMA 4: Caracterización y modelado de dispositivos MOS Curso 2004-05 Grupo de Tecnología a de Computadores. DATSI-FI FI-UPM, Consuelo Gonzalo Martín n (GRUPO 22M) Índice 4.1
Más detallesTRANSITORES DE EFECTO DE CAMPO (Field effect transistor, FET) INTRODUCCIÓN: Son dispositivos de estado sólido Tienen tres o cuatro terminales Es el
TRANSITORES DE EFECTO DE CAMPO (Field effect transistor, FET) INTRODUCCIÓN: Son dispositivos de estado sólido Tienen tres o cuatro terminales Es el campo eléctrico el que controla el flujo de cargas El
Más detallesFundamentos del transitor MOSFET
Fundamentos del transitor MOSFET Lección 04.1 Ing. Jorge Castro-Godínez EL2207 Elementos Activos Escuela de Ingeniería Electrónica Instituto Tecnológico de Costa Rica I Semestre 2014 Jorge Castro-Godínez
Más detallesElectrónica 2. Práctico 3 Alta Frecuencia
Electrónica 2 Práctico 3 Alta Frecuencia Los ejercicios marcados con son opcionales. Además cada ejercicio puede tener un número, que indica el número de ejercicio del libro del curso (Microelectronic
Más detallesDiseño y Simulación de Circuito Integrado Convertidor Digital Analógico
Diseño y Simulación de Circuito Integrado Convertidor Digital Analógico Design and simulation of an analogical digital convertor integrated circuit Recibido: : Noviembre 2015, aceptado: enero 2016 Miguel
Más detallesGuía de Ejercicios N o 4: Transistor MOS
Guía de Ejercicios N o 4: Transistor MOS Datos generales: ε 0 = 8,85 10 12 F/m, ε r (Si) = 11,7, ε r (SiO 2 ) = 3,9, n i = 10 10 /cm 3, φ(n, p = n i ) = 0 V. 1. En un transistor n-mosfet, a) La corriente
Más detallesTEMA 6: Amplificadores con Transistores
TEMA 6: Amplificadores con Transistores Contenidos del tema: El transistor como amplificador. Característica de gran señal Polarización. Parámetros de pequeña señal Configuraciones de amplificadores con
Más detallesTEMA 3.1 MOSFET TEMA 3 TRANSISTOR MOS FUNDAMENTOS DE ELECTRÓNICA
TEMA 3.1 MOSFET TEMA 3 TRANSISTOR MOS FUNDAMENTOS DE ELECTRÓNICA 18 de abril de 2015 TEMA 3.1 MOSFET Introducción Regiones de operación Efecto Early Efecto Body 2 TEMA 3.1 MOSFET Introducción Regiones
Más detallesUniversidad de Carabobo Facultad de Ingeniería Departamento de Electrónica y Comunicaciones Electrónica I Prof. César Martínez Reinoso
Guía de Ejercicios Parte II. Unión PN y Diodos 1. Una unión P-N tiene un dopado de átomos aceptantes de 10 17 cm -3 en el material tipo P y un dopado de impurezas donantes de 5*10 15 cm -3 en el lado N.
Más detallesCompuertas Lógicas. Contenido. Tema IV. Definiciones de parámetros de corriente y voltaje (2) Definiciones de parámetros de corriente y voltaje
Tema IV Circuitos Digitales I Compuertas ógicas Ctenido! Definicies de parámetros de corriente y voltaje.! Compuertas lógicas CMOS Circuitos básicos, Características eléctricas, retardos de propagación.!
Más detallesSe suele emplear la extensión.cir para este tipo de ficheros. A lo largo de esta práctica se recordarán los elementos anteriormente descritos.
Departamento de Ingeniería Electrónica http:/www.gte.us.es/asign/dcse_1ie/ Pag 1 PRACTICA 1: Etapa amplificadora MOS simple 1 Introducción 2 Montaje 1: Fuente Común con resistencia 2.1 Modelo DC y AC 2.2
Más detallesParcial_1_Curso.2012_2013. Nota:
Parcial_1_Curso.2012_2013. 1. El valor medio de una señal ondulada (suma de una señal senoidal con amplitud A y una señal de componente continua de amplitud B) es: a. Siempre cero. b. A/ 2. c. A/2. d.
Más detallesUniversidad de Oriente Núcleo de Anzoátegui Escuela de Ingeniería y Ciencias Aplicadas Departamento de Tecnología Área de Electrónica
Universidad de Oriente Núcleo de Anzoátegui Escuela de Ingeniería y Ciencias Aplicadas Departamento de Tecnología Área de Electrónica Prof. Tony Castillo Símbolos Electrónicos Símbolo de un FET de canal
Más detalles1.- Estudiar los diferentes modos de operaci on del BJT de la figura en función de v I (V BE ~ 0.7 V). IB VC VB IE
Ejercicios relativos al transistor bipolar Problemas de transistores BJT en estática 1.- Estudiar los diferentes modos de operaci on del BJT de la figura en función de v I (V BE ~ 0.7 V). IC IB VC VB
Más detallesTema IV. Compuertas Lógicas. Contenido. Circuitos básicos, Características eléctricas, retardos de propagación.
Circuitos Digitales I Tema IV Compuertas ógicas uis Taraza, UNEXPO arquisimeto E-3213 Circuitos Digitales I - 2004 100 Ctenido! Definicies de parámetros de corriente y voltaje.! Compuertas lógicas CMOS
Más detallesExperimento 6: Transistores MOSFET como conmutadores y compuertas CMOS
Instituto Tecnológico de Costa Rica Escuela de Ingeniería Electrónica Profesores: Ing. Sergio Morales, Ing. Pablo Alvarado, Ing. Eduardo Interiano Laboratorio de Elementos Activos II Semestre 2006 I Experimento
Más detallesNo pase esta hoja hasta que se le indique
FUNDMENTOS FÍSIOS Y TENOLÓGIOS DE L INFORMÁTI EXMEN DE PRÁTIS DE LORTORIO JULIO 2016 RITERIO DE LIFIIÓN Pregunta con respuesta correcta: Pregunta con respuesta incorrecta: Pregunta con más de una respuesta:
Más detallesAMPLIFICADOR OPERACIONAL CASCODO PLEGADO EN TECNOLOGÍA CNM25
AMPLIFICADOR OPERACIONAL CASCODO PLEGADO EN TECNOLOGÍA CNM25 Romero, Eduardo (1); Peretti, Gabriela (1); Marqués, Carlos (2) (1) Grupo de Investigación y Servicios en Electrónica y Control - Facultad Regional
Más detallesGenerador de Tensión de polarización
16 al 1 de Septiembre de 007 Córdoba, Argentina Generador de Tensión de polarización 1.1 Descripción La tensión de polarización se extrae de una referencia de corriente comúnmente atribuida a Widlar [1,].
Más detallesCAPITULO IV FAMILIAS LÓGICAS
FAMILIAS LÓGICAS CAPITULO IV FAMILIAS LÓGICAS FAMILIAS LÓGICAS Una familia lógica es un grupo de dispositivos digitales que comparten una tecnología común de fabricación y tienen estandarizadas sus características
Más detallesPotencia. Diseño de bajo consumo. 1. Introducción y motivación. Leakage Current: Moore s Law Meets Static Power. Indice
Leakage Current: Moore s Law Meets Static Power Leakage Current: Moore s Law Meets Static Power. IEEE Computer, vol. 36, no. 1, Dec. 003, pp. 65-77. Potencia. Diseño de bajo consumo. María Luisa López
Más detallesCAPÍTULO 4 LAYOUT Consideraciones generales del layout.
CAPÍTULO 4 LAYOUT 4.1.- Introducción 4.1.1. Consideraciones generales del layout. El layout de un circuito integrado define las geometrías que aparecen en la mascaras de fabricación. Las geometrías incluyen
Más detallesMódulo I Tecnología CMOS
Tema 3: Diseño físico de circuitos CMOS Diseño de Circuitos Integrados I José Manuel Mendías Cuadros Hortensia Mecha López Dpto. Arquitectura de Computadores y Automática Universidad Complutense de Madrid
Más detallesT9 EL CIRCUITO INTEGRADO COMPLETO: CUESTIONES DIVERSAS
T9 EL CIRCUITO INTEGRADO COMPLETO: CUESTIONES DIVERSAS T9.1. Terminales del circuito integrado: entradas y salidas T9.. Densidad de integración T9.. Consideraciones respecto al diseño físico: reglas de
Más detallesA.3. El transistor unipolar
A.3. El transistor unipolar A.3.1. ntroducción transistor de efecto de campo o FET dos tipos básicos: -JFET => controlado por tensión - MOSFET A.3.2. Caracterización de los transistores unipolares A.3.2.1.
Más detallesDiseño de un inversor CMOS de área mínima y respuesta simétrica
Diseño de un inversor CMOS de área mínima y respuesta simétrica Javier Valcarce y Enrique Alonso 28 de marzo de 2006 Índice 1. Inversor CMOS 3 1.1. Diseño...................................................
Más detallesTecnología y Proceso de Fabricación CMOS
Bibliografía básica: Tecnología y Proceso de Fabricación CMOS 3.1 Tecnología del silicio: Preparación de la oblea. Oxidación térmica. Configuración de capas físicas. Dopado selectivo. Metalización. 3.2
Más detallesFigura 1. Escritorio remoto desde máquina Windows XP
1. Trabajo realizado La librería ha sido desarrollada para la aplicación Cadence Design Environment, una herramienta para el desarrollo de circuitos y aplicaciones hardware que funciona sobre el sistema
Más detalles2 Electrónica Analógica TEMA II. Electrónica Analógica
TEMA II Electrónica Analógica Electrónica II 2007 1 2 Electrónica Analógica 2.1 Amplificadores Operacionales. 2.2 Aplicaciones de los Amplificadores Operacionales. 2.3 Filtros. 2.4 Transistores. 2 1 2.4
Más detallesNUEVO CONVERSOR A/D DE 3 BITS TIPO FLASH, USANDO TÉCNICAS PSEUDO-ANALÓGICAS Y SIN CADENA DE RESISTENCIAS
NUEVO CONVERSOR A/D DE 3 BITS TIPO FLASH, USANDO TÉCNICAS PSEUDO-ANALÓGICAS Y SIN CADENA DE RESISTENCIAS JOSÉ LUIS CEBALLOS, ANTONIO ADRIAN QUIJANO (DIRECTOR) bicho@ing.unlp.edu.ar CeTAD (Centro de Técnicas
Más detallesConvertidores CD-CD. Pablo Salas Castro, I. Campos-Cantón, José Jimmy Jaime Rodríguez Abel Vázquez Ramos, 1 Facultad de Ciencias,
83 Encuentro de Investigación en Ingeniería Eléctrica Zacatecas, Zac, Marzo 17 18, 2005 Convertidores CD-CD Pablo Salas Castro, I. Campos-Cantón, José Jimmy Jaime Rodríguez Abel Vázquez Ramos, 1 Facultad
Más detallesNo pase esta hoja hasta que se le indique
FUNDMENTOS FÍSIOS Y TENOLÓGIOS DE L INFORMÁTI EXMEN DE PRÁTIS DE LORTORIO ENERO 2016 RITERIO DE LIFIIÓN Pregunta con respuesta correcta: Pregunta con respuesta incorrecta: Pregunta con más de una respuesta:
Más detallesAMPLIFICADOR DRAIN COMÚN
AMPLIFICADOR DRAIN COMÚN * Circuito equivalente con el modelo π incluyendo ro * Ganancia de voltaje Se define Rp = RC//RL//r Es menor que 1 La salida está en fase con la entrada Resistencia de entrada
Más detallesCALIBRACIÓN DE MULTÍMETROS DIGITALES
CALIBRACIÓN DE MULTÍMETROS DIGITALES HENRY POSTIGO LINARES Sub Jefe del Servicio Nacional de Metrología 18 de mayo de 2012 CONTENIDO 1.- Metrología eléctrica 2.- Multímetros: características 3.- Métodos
Más detallesUIT-T G.611 SECTOR DE NORMALIZACIÓN DE LAS TELECOMUNICACIONES DE LA UIT
UNIÓN INTERNACIONAL DE TELECOMUNICACIONES UIT-T G.611 SECTOR DE NORMALIZACIÓN DE LAS TELECOMUNICACIONES DE LA UIT CARACTERÍSTICAS DE LOS MEDIOS DE TRANSMISIÓN CARACTERÍSTICAS DE LOS CABLES DE PARES SIMÉTRICOS
Más detallesDISEÑO Y CONSTRUCCION DE UN AMPLIFICADOR OPERACIONAL CMOS DE DOS ETAPAS:
DISEÑO Y CONSTRUCCION DE UN AMPLIFICADOR OPERACIONAL DE DOS ETAPAS: TABLA 5.1. Valores típicos de los parámetros del componente 0,8 μm 0,5 μm 0,25 μm 0,18 μm Parámetro NMOS PMOS NMOS PMOS NMOS PMOS NMOS
Más detallesEL TRANSISTOR MOSFET. * Las siglas MOSFET corresponden a la descripción de su estructura:
EL TRANSISTOR MOSFET * Las siglas MOSFET corresponden a la descripción de su estructura: METAL OXIDE SEMICONDUCTOR FIELD EFFECT TRANSISTOR TRANSISTOR DE EFECTO DE CAMPO METAL OXIDO SEMICONDUCTOR. * En
Más detallesEL TRANSISTOR MOSFET. * Las siglas MOSFET corresponden a la descripción de su estructura:
EL TRANSISTOR MOSFET * Las siglas MOSFET corresponden a la descripción de su estructura: METAL OXIDE SEMICONDUCTOR FIELD EFFECT TRANSISTOR TRANSISTOR DE EFECTO DE CAMPO METAL OXIDO SEMICONDUCTOR. * En
Más detalles2 Electrónica Analógica TEMA II. Electrónica Analógica
TEMA II Electrónica Analógica Electrónica II 2009 1 2 Electrónica Analógica 2.1 Amplificadores Operacionales. 2.2 Aplicaciones de los Amplificadores Operacionales. 2.3 Filtros. 2.4 Transistores. 2 1 2.4
Más detallesCaracterísticas mecánicas
Bronce Composición química Designación Composición química en % (mm) Clasificación simbólica Clasificación numérica Norma Europea (EN) Cu mín. Fe máx. Ni máx. P mín. P máx. Pb máx. Sn mín. Sn máx. Zn mín.
Más detallesFigura Nº 4.1 (a) Circuito MOS de canal n con Carga de Deplexion (b) Disposición como Circuito Integrado CI
Tecnología Microelectrónica Pagina 1 4- FABRICACIÓN DEL FET Describiendo el proceso secuencia de la elaboración del NMOS de acumulación y de dispositivos de deplexion, queda explicada la fabricación de
Más detalles9. SIMULACIONES CON PSPICE
En este capítulo, con la ayuda del programa de simulación PSPICE, se realizará la simulación de los dos tipos de convertidores cc-cc básicos: el convertidor elevador y el convertidor reductor. Debido a
Más detallesElectrónica 2. Práctico 4 Amplificadores de Potencia
Electrónica 2 Práctico 4 Amplificadores de Potencia Los ejercicios marcados con son opcionales. Además cada ejercicio puede tener un número, que indica el número de ejercicio del libro del curso (Microelectronic
Más detallesEL MOSFET DE POTENCIA
Ideas generales sobre el transistor de Efecto de Campo de MetalÓxido Semiconductor El nombre hace mención a la estructura interna: Metal Oxide Semiconductor Field Effect Transistor (MOSFET) Es un dispositivo
Más detallesFleje de bronce. Composición química. Equivalencias. C/Bizkargi, 6 Pol. Ind. Sarrikola E LARRABETZU Bizkaia - SPAIN
Fleje de bronce Composición química Designación Composición química en % (mm) Clasificación simbólica Clasificación numérica Norma Europea (EN) Cu mín. Fe máx. Ni máx. P mín. P máx. Pb máx. Sn mín. Sn
Más detallesMemoria RAM Estática Asincrónica de 1Kbit
1 Memoria RAM Estática Asincrónica de 1Kbit S. M. Armano, G. H. Stuarts, P. Julián y P. S. Mandolesi* CONICET - Dto. Ing. Eléctrica y Computadoras, Universidad Nacional del Sur - *CIC Resumen En este trabajo
Más detallesComposición química en % (mm) EN Simbólica Numérica Cu mín. Cu máx. Al máx. Fe máx. Ni máx. Pb mín. Pb máx. Sn máx. Zn mín.
Latón Composición química Designación Composición química en % (mm) EN Simbólica Numérica Cu mín. Cu máx. Al máx. Fe máx. Ni máx. Pb mín. Pb máx. Sn máx. Zn mín. Otros total máx. CuZn10 CW501L EN 1652
Más detallesElectrónica 1. Práctico 2 Amplificadores operacionales 2
Electrónica 1 Práctico 2 Amplificadores operacionales 2 Los ejercicios marcados con son opcionales. Además cada ejercicio puede tener un número, que indica el número de ejercicio del libro del curso (Microelectronic
Más detallestema 3: diseño físico de circuitos CMOS
1 tema 3: diseño físico de circuitos CMOS iseño de Circuitos Integrados I José Manuel Mendías Cuadros pto. Arquitectura de Computadores y Automática Universidad Complutense de Madrid diseño físico y fabricación
Más detallesCIRCUITOS ELECTRÓNICOS DIGITALES BOLETÍN DE PROBLEMAS 2
GADO EN INGENIEÍA INFOMÁTICA TECNOLOGÍAS INFOMÁTICAS CICUITOS ELECTÓNICOS DIGITALES BOLETÍN DE POBLEMAS 2 P1.Sobre unos mismos ejes de coordenadas, dibuje una señal triangular con cada uno de los siguientes
Más detallesTermostato electrónico ETS 3000
Termostato electrónico ETS 3000 Descripción: El ETS 3000 es un termostato electrónico con visualizador digital electrónico, compacto. Para una adecuación óptima a la respectiva aplicación hay tres ejecuciones
Más detallesEL TRANSISTOR MOSFET CURVAS CARACTERÍSTICAS DE UN MOSFET CANAL N DE ENRIQUECIMIENTO
EL TRANSISTOR MOSFET CURVAS CARACTERÍSTICAS DE UN MOSFET CANAL N DE ENRIQUECIMIENTO FORMA DE PRESENTACIÓN DE LAS ECUACIONES DEL MOSFET DE ENRIQUECIMIENTO De la ecuación que define el umbral VDS = VGS -Vth
Más detallesPráctica 2, Circuito de Airbag
ELETÓNIA DEL AUTOMÓVIL Práctica, ircuito de Airbag Práctica ircuito de Airbag Objetivos Estudio de las características de los reguladores de baja caída de tensión Aplicaciones de los acelerómetros de estado
Más detallesPr.A Boletín de problemas de la Unidad Temática A.I: Características principales y utilización
Pr.A Boletín de problemas de la Unidad Temática A.I: Características principales y utilización Pr.A.1. El diodo 1. Obtener de forma gráfica la corriente que circula por el diodo del siguiente circuito
Más detallesTecnología CMOS 1. Introducción Definición del circuito integrado (IC) Breve historia de la
1. Introducción Tecnología µε CMOS Definición del circuito integrado (IC) Circuito electrónico cuyos componentes y conexiones han sido construidos sobre diferentes áreas de un pedazo (chip) de un material
Más detallesDispositivos Semiconductores Última actualización: 2 do Cuatrimestre de 2013 V GS = 3.0 V V GS = 2.5 V V GS = 2.
Guía de Ejercicios N o 8: Aplicacion de transistores en circuitos analogicos Parte I: Amplificadores con MOSFET 1. Dada la curva de I D vs. V DS de la figura 1a y el circuito de la figura 1b, con V dd
Más detallesElectrónica II TRABAJO PRÁCTICO N 3. Configuraciones Amplificadoras del Transistor BJT CUESTIONARIO
TRABAJO PRÁCTICO N 3. Configuraciones Amplificadoras del Transistor BJT CUESTIONARIO 1. Por qué se usa el acoplamiento capacitivo para conectar la fuente de señal al amplificador? 2. Cuál de las tres configuraciones
Más detallesV out I bias V b 2 M2 7
Pag 1 PRACTICA 3: Amplificador Operacional (1) 1 Introducción 2 Cuestionario 3 Cuestionario opcional 1 Introducción 4 Mbp M5 5 M6 V a 1 3 V out I bias V b 2 M2 7 8 M1 9 C L M3 M4 M7 ** Practica 3.include
Más detallesUNIVERSIDAD AUTÓNOMA METROPOLITANA
UNIVERSIDAD AUTÓNOMA METROPOLITANA UNIDAD: IZTAPALAPA División de Ciencias Básicas e Ingeniería DESARROLLO DE ESTRUCTURAS ANALÓGICAS Y DIGITALES PARA CIRCUITOS INTE GRADOS MOSFET REPORTE DE PROYECTO TERMINAL
Más detallesNormas Básicas y Recomendaciones en el Diseño de PCBs. Manuel J. Bellido Díaz. Octubre de 2015
Normas Básicas y Recomendaciones en el Diseño de PCBs Manuel J. Bellido Díaz Octubre de 2015 1 Guión del Tema Terminología propia del diseño y fabricación de PCBs Normas y recomendaciones en el Esquemático
Más detallesConvertidores de Medida
Convertidores de Medida CONCENTRADOR CONC 10 El concentrador CONC 10 es un equipo diseñado para controlar una red de convertidores CNV 9, ya que la gestión de la red es una tarea engorrosa para un autómata,
Más detallesDATOS DE IDENTIFICACIÓN DEL CURSO
DEPARTAMENTO: ACADEMIA A LA QUE PERTENECE: NOMBRE DE LA MATERIA: CLAVE DE LA MATERIA: CARÁCTER DEL CURSO: TIPO DE CURSO: No. DE CRÉDITOS: DATOS DE IDENTIFICACIÓN DEL CURSO Electrónica Tópicos Selectos
Más detallesDIE UPM. Se dispone de una etapa amplificadora conectada a una resistencia de carga R L de valor 1KΩ en paralelo con un condensador C L.
UNIVERSIDAD POLITÉCNICA DE MADRID ESCUELA TÉCNICA SUPERIOR DE INGENIEROS INDUSTRIALES UPM DIE DEPARTAMENTO DE AUTOMÁTICA, INGENIERÍA ELECTRÓNICA E INFORMÁTICA INDUSTRIAL DIVISIÓN DE INGENIERÍA ELECTRÓNICA
Más detallesAnexo. Información Adicional Sobre el ASIC Diseñado
Anexo Información Adicional Sobre el ASIC Diseñado Anexo: Información Adicional Sobre el ASIC Diseñado. 316 Diseño CMOS de un Filtro de Tiempo Continuo con Sistema de Sintonía Automática. SUMARIO DEL ANEXO.
Más detallesVGD = 0 < Vt = 2 Están en saturación Ecuaciones en el circuito MOSFET de la izquierda Iref = ID:
ESPEJO DE CORRIENTE CON MOSFET Hallar los valores de los voltajes y corrientes en el circuito. VGD = 0 < Vt = 2 Están en saturación Ecuaciones en el circuito MOSFET de la izquierda Iref = ID: Ecuación
Más detallesTEMA 5.2 FUNCIONES LÓGICAS TEMA 5 SISTEMAS DIGITALES FUNDAMENTOS DE ELECTRÓNICA
TEMA 5.2 FUNCIONES LÓGICAS TEMA 5 SISTEMAS DIGITALES FUNDAMENTOS DE ELECTRÓNICA 17 de febrero de 2015 TEMA 5.2 FUNCIONES LÓGICAS Puertas lógicas Simplificación de funciones lógicas 2 TEMA 5.2 FUNCIONES
Más detallesPz max : El fabricante especifica la potencia máxima que determina la corriente máxima que puede circular por el dispositivo.
EL DIODO ZENER PARAMETROS DEL DIODO ZENER V Z0 : Fuente de voltaje en el modelo del zener. V ZK - I ZK : El fabricante especifica un valor de voltaje del zener identificado como el voltaje de rodilla para
Más detallesPRÁCTICA Nº 2: MANEJO DE INSTRUMENTOS PARA DC
PRÁCTICA Nº 2: MANEJO DE INSTRUMENTOS PARA DC Se inician las prácticas de laboratorio con dos sesiones dedicadas al análisis de algunos circuitos DC con un doble propósito: comprobar algunos de los circuitos
Más detallesCaracterísticas de esta familia
Familia lógica RTL RTL son las iniciales de las palabras inglesas Resistor, Transistor, Logic. Es decir es una familia cuyas puertas se construyen con resistencias y transistores. Fue la primera familia
Más detallesINDICE. Prologo I: Prologo a la electrónica Avance Breve historia Dispositivos pasivos y activos Circuitos electrónicos
Prologo I: Prologo a la electrónica Avance Breve historia Dispositivos pasivos y activos Circuitos electrónicos INDICE Circuitos discretos e integrados Señales analógicas y digitales Notación 3 Resumen
Más detallesUniversidad Complutense de Madrid. Para uso de alumnos de la. Los Transistores JFET y MESFET según SPICE
Los Transistores JFET y MESFET según SPICE G. González Díaz e I. Mártil de la Plaza JFET), Equipo de NGSPICE MESFET) Traducido, adaptado y formateado por Francisco J. Franco El modelo usado por SPICE para
Más detallesDept. Sist. Digitales y Telecomunicaciones
Practica No. 1 Parámetros de Voltaje y Corriente de Circuitos Integrados Datos de la práctica Carrera INGENIERIA ELECTRONICA Semestre Grupo Tipo Practica Laboratorio Simulación Fecha Asignatura Electrónica
Más detallesParámetros de diseño con una fuente externa: Tensión de entrada: 6V a 12V Corriente máxima: 300mA Potencia máxima disipada: 2,1W
Introducción Durante el diseño de cualquier circuito, uno de los puntos más importantes es decidir cual será la tensión de alimentación del mismo. En muchos casos, el circuito se alimentará desde una fuente
Más detallesDiseño de Circuitos Integrados de Alta Escala Curso Académico 2009/2010
Diseño de Circuitos Integrados de Alta Escala Curso Académico 2009/2010 Programa de la Asignatura: 1. Introducción al Diseño de Circuitos Integrados en Alta Escala. 1.1. Complejidad 1.2. Modularidad 1.3.
Más detallesDispositivos Semiconductores 1 er Cuatrimestre de TP N o 3
TP N o 3 Diseño y construcción de un mini-amplificador de audio 1. Condiciones del trabajo Grupos de dos o tres estudiantes. La fecha de entrega y re-entrega es la que se indica en la página web de la
Más detallesCircuitos. Métodos de Análisis Marzo Plantear el método de las nudos en el circuito de la Figura y determinar todas las magnitudes del circuito.
Circuitos. Métodos de Análisis Marzo 003 POBLEMA 3.1 Plantear el método de las mallas en el circuito de la Figura y determinar todas las magnitudes del circuito ( tensiones en nudos y corrientes en ramas
Más detallesEquipos de medida. - Multímetro Digital (DMM) - Medidor vectorial de impedancias
- Multímetro Digital (DMM) - Medidor vectorial de impedancias Equipo para medida digital de magnitudes típicas de: Tensión continua: 1 mv a 1000V Tensión alterna: 10mV a 1000V (10 Hz a 1 Mhz) Intensidad
Más detallesINSTITUTO POLITÉCNICO NACIONAL
INSTITUTO POLITÉCNICO NACIONAL CENTRO DE INVESTIGACIÓN E INNOVACIÓN TECNOLÓGICA Diseño de un circuito micro electrónico para amplificar, modular y transmitir vía RF la señal de un sensor de presión Bio-MEMS
Más detallesTutorial 2: Layout de circuitos analógicos
Instituto Tecnológico de Costa Rica I Semestre 2007 Escuela de Ingeniería Electrónica Preparado por: Dr.-Ing. Paola Vega Castillo 1. Introducción Tutorial 2: Layout de circuitos analógicos El layout puede
Más detallesPRÁCTICA 4. Polarización de transistores en emisor/colector común
PRÁCTICA 4. Polarización de transistores en emisor/colector común 1. Objetivo El objetivo de la práctica es comprobar experimentalmente la polarización de un transistor y la influencia de distintos parámetros
Más detallesIntroducción a los Sistemas Digitales. Tema 1
Introducción a los Sistemas Digitales Tema 1 Qué sabrás al final del tema? Diferencia entre analógico y digital Cómo se usan niveles de tensión para representar magnitudes digitales Parámetros de una señal
Más detallesPRÁCTICA 1. AMPLIFICADORES MONOETAPA CON BJT
PRÁCTICA 1. AMPLIFICADORES MONOETAPA CON BJT 1. Objetivo El objetivo de la práctica es comprobar experimentalmente la amplificación de dos monoetapas con un transistor BJT (emisor común y colector común)
Más detalles