Implementación del algoritmo Threefish-256 en hardware reconfigurable
|
|
- Aurora Díaz Poblete
- hace 8 años
- Vistas:
Transcripción
1 Implementación del algoritmo Threefish-256 en hardware reconfigurable Threefish-256 algorithm implementation on reconfigurable hardware Nathaly Nieto-Ramírez Ing. Electrónica, Investigador Grupo de Arquitecturas Digitales y Microelectrónica Universidad del Valle Cali, Colombia nathaly.nieto@correounivalle.edu.co Rubén Darío Nieto-Londoño Ph.D. Investigador Grupo Arquitecturas Digitales y Microelectrónica Universidad del Valle Cali, Colombia ruben.nieto@correounivalle.edu.co Resumen En este artículo se presenta la descripción y los resultados de la implementación en hardware del algoritmo criptográfico Threefish en su proceso de cifrado. La implementación se realizó usando la arquitectura de ronda iterativa sobre la Field Programmable Gate Array (FPGA) Virtex-5 presente en el sistema de desarrollo XUPV5-LX110T. Los resultados posteriores al place and route muestran que el diseño Threefish-256 de ronda iterativa tiene un throughput de 551Mbps. Palabras claves Criptografía, diseño síncrono, FPGA, Threefish, VHDL. Abstract This article presents both the description and results of the Threefish cryptographic algorithm hardware implementation for encryption process. The implementation of the algorithm was performed by using the iterative round architecture on the FPGA (Field Programmable Gate Array) Virtex-5 present in the development system XUPV5-LX110T. Place and route results show that the design Threefish-256 iterative round has a throughput of 551Mbps. Keywords Cryptographic, FPGA, synchronous design, Threefish, VHDL. 1. INTRODUCCIÓN Las funciones hash son primitivas criptográficas que toman un mensaje y producen una representación sintetizada o mensaje resumido [1], [2]. Estas funciones fueron creadas inicialmente para generar firmas digitales de manera eficiente y segura, sin embargo, actualmente son utilizadas en muchas aplicaciones que, por ejemplo, buscan proteger la información al inicio de sesión con contraseña o para asegurar la conexión a páginas web y para administración de claves de cifrado, entre otras. En años recientes, la seguridad de las funciones hash más utilizadas, SHA-0, SHA-1, SHA- 256 y SHA-512, han presentado deficiencias. Los ataques conocidos contra SHA-1 aún no son prácticos, pero se ha demostrado que se puede romper la seguridad en al menos 269 operaciones, mientras que un ataque de fuerza bruta requiere unas 280 operaciones [3]. Para enfrentar una situación indeseable, el National Institute of Standard an Statistics (NIST) de Estados Unidos convocó un concurso de diseño en el año 2008 para la siguiente generación de funciones hash, SHA-3 [4],[5] cuyos resultados fueron entregados en octubre del año 2012, presentando a Keccak como el ganador. Skein fue seleccionado como uno de los cinco finalistas de la competencia del NIST, su diseño se basa en un cifrador de bloque conocido como Threefish, el cual está definido para tres diferentes tamaños de bloque, 256, 512 o 1024 bits, y permite modos de operación tanto secuencial como paralelo. Este trabajo se centra en el diseño y análisis del desempeño de la implementación iterativa de una sola ronda de Threefish. En la sección dos se realiza una breve descripción del mismo cifrador de bloque. Posterior a esto, se describe la implementación de Threefish en la FPGA Virtex-5 XUPV5-LX110TFF136 de Xilinx [6], [7] para finalmente, presentar el análisis de los resultados en la sección cuatro. Recibido: 18/03/2014/ Aceptado: 12/05/2014/ ITECKNE Vol. 11 Número 2 ISSN ISSN Digital Diciembre
2 150 ITECKNE Vol. 11 Número 2 ISSN ISSN Digital Diciembre CIFRADOR DE BLOQUE THREEFISH Fig. 1. RESUMEN DE DOS RONDAS DEL ALGORITMO THREEFISH Especificación del algoritmo Threefish es un cifrador de bloque ajustable [8] que actúa como núcleo de la función hash Skein. La función hash Skein [9] opera solamente con palabras sin signo de 64 bits y está definido para ser implementado en tres diferentes tamaños de bloque: 256 bits, 512 bits o 1024 bits. El algoritmo toma como argumentos la clave de cifrado, K, el Tweak, T, y el texto plano, P. La clave, es del mismo tamaño que el texto plano, y el tamaño de la entrada adicional (conocida como tweak) es de 128 bits para todos los tamaños de bloque. La función de la entrada tweak es proporcionar variabilidad y permitir nuevos modos de funcionamiento [8]. El valor de tweak tiene algunas restricciones dependiendo del tipo de bloque que se esté procesando, ver Figura 9 y tabla 5 de [2]. Todas las entradas se convierten a palabras de 64 bits. El número de palabras,n w, y el número de rondas, N r, están definidas en función del tamaño de bloque tal como se relaciona en la Tabla I. TABLA I NÚMERO DE RONDAS EN FUNCIÓN DE LOS TAMAÑOS DE BLOQUES Tamaño de Bloque/ Clave 256 bits 512 bits 1024 bits No. de Palabras N w No. de Rondas N r Fuente: the skein hash function family [2]. El núcleo de Threefish consta de una función simple de mezcla no-lineal llamada MIX, que opera con dos palabras de 64 bits. Cada función MIX está compuesta por una suma ( ), una operación or exclusiva ( ) y una rotación ( ) que contiene como parámetro una constante (R r,i ) especificada en la Tabla II. La Fig. 1 ilustra la manera en que las funciones MIX permuten, y la suma de subclaves se utilizan para construir Threefish-256, el cual se ejecuta en 72 rondas como se especifica en la Tabla I. Cada ronda consta de dos funciones MIX seguidas de una permutación de cuatro palabras de 64 bits. Fuente: adaptado de [10]. Threefish maneja una lista de subclaves que son adicionadas cada 4 rondas, como se especifica en [2]. Para crear esta lista se requieren dos palabras adicionales de 64 bits, las cuales garantizan que ninguna de las subclaves tenga todos sus bits en cero [2]. La palabra de clave adicional se obtiene después aplicar la operación XOR entre todas las palabras de clave, con la constante C 240 y la palabra de tweak adicional se calcula mediante la operación XOR entre las dos palabras de tweak, T=(t 0,t 1 ) (Fig. 2, proceso 2). Cada subclave está formada por una combinación de una de las palabras de clave extendida,, dos de las tres palabras de tweak extendidas, T ext =(t 0,t 1,t 2 ) y el número de subclave (Fig. 2, proceso 3, 4 y 5) según las relaciones definidas en [2].
3 Implementación del algoritmo Threefish-256 en hardware reconfigurable Nieto, Nieto 151 TABLA II CONSTANTES DE ROTACIÓN R d,j POR CADA N w d N w j Fuente: the skein hash function family [2]. Fig. 2. DIAGRAMA DE FLUJO KEYSCHEDULE 2.2. Proceso de cifrado En la Figura 3 se muestra el diagrama de flujo del proceso de cifrado de un mensaje con el algoritmo Threefish. La primera fase consiste en aplicar la función BytesToWords a cada una de las entradas para convertir los bytes en palabras de 64 bits, después se realizan una serie de rondas, N r, en las que se calcula la función de mezcla no lineal simple MIX d;j (Fig. 3, proceso 6) y la permutación de palabras (Tabla III y Fig. 3, proceso 7). Una subclave se agrega cada cuatro rondas (Fig. 3, proceso 5) y finalmente, se adiciona la última subclave (Fig. 3, proceso 8) para producir las palabras de 64 bits del texto cifrado para luego, mediante la aplicación de la función WordsToBytes, obtener los bytes del mismo texto. 3. DESCRIPCIÓN DEL MÓDULO HARDWARE Fuente: autores del proyecto. La arquitectura implementada en este trabajo del cifrador de bloque Threefish se basa en la arquitectura de ronda iterativa que se muestra en la Fig. 4. En este diseño existe una relación directa entre el circuito de ronda en hardware y las operaciones de ronda. La entrada se modifica mediante la función BytesToWords que a su vez alimenta el multiplexor que selecciona la entrada del bloque que implementa las operaciones de una ronda del Threefish. El bloque de ronda almacena el resultado en un registro. El registro realimenta el circuito a través del multiplexor, o una vez finalizadas
4 152 ITECKNE Vol. 11 Número 2 ISSN ISSN Digital Diciembre TABLA III VALORES PARA LAS PERMUTACIONES DE PALABRA π(i) i N w Fuente: the skein hash function family [2]. Fig. 3. PROCESO DE CIFRADO DE THREEFISH sistematización del texto cifrado para evitar claves precalculadas [11]. Con el fin de verificar que los modelos creados eran funcionalmente correctos y de acuerdo con la especificación del algoritmo Threefish, la unidad de control se configura para que los datos de entrada, texto plano, clave y tweak, sean los valores de los vectores de prueba proporcionados en la presentación de Skein ante el NIST en el archivo skein_golden_kat_internals.txt [2]. Fig. 4. ARQUITECTURA DE RONDA ITERATIVA Fuente: adaptado de [11]. BytesToWords (Fig. 4) es la primera función que recibe los datos y efectúa la conversión de la cadena de 32 bytes de entrada en una cadena de cuatro palabras de 64 bits. Esta función, al igual que WordsToBytes, tiene a cargo la adecuación de los datos para ser manipulados a lo largo de proceso de cifrado. Fuente: autores del proyecto. las 72 rondas, este resultado ingresa a la función WordsToBytes para así obtener el texto cifrado. Esta estructura utiliza un circuito de programación de subclaves que calcula las mismas durante la 3.1. Bloque de generación de subclaves Las entradas de este bloque son: el número de ronda, d, las palabras de 64 bits de la clave y el tweak. La salida del bloque la constituye la sub-
5 Implementación del algoritmo Threefish-256 en hardware reconfigurable Nieto, Nieto 153 clave que se genera cada cuatro rondas y luego se suma con la permutación anterior. En la Fig. 5 se muestra la arquitectura de la función KeySchedule. Inicialmente se realiza la operación lógica XOR con cada una de las palabras de la clave y con la variable inicializada C 240, formando la clave extendida. De la misma manera, para formar el tweak extendido, se realiza la operación lógica XOR con cada una de las palabras del tweak. Seguido a esto, se seleccionan cuatro palabras de la clave extendida y se suman con dos palabras del tweak extendido y con la variable s, que depende del número de ronda (s=d mod 4). Las palabras de subclave se van almacenando en los registros nombrados k s,0, k s,1, k s,2, k s,3. El diseño propuesto tiene un tamaño de bloque de 256 bits, el bloque de cifrado está conformado por cuatro sumadores de 64 bits, dos funciones de trasformación MIX, una permutación y un contador de ronda, d. El bloque MIX toma como entradas dos palabras extraídas de la función suma, e d,2j y e d,2j+1, las cuales dependen del número entero, j, que varía entre 0 y 1. Este número entero, junto con el contador de ronda, se encargan de seleccionar el valor de la constante de rotación utilizada por la función ROL para operar la entrada e d,2j+1. Las salidas f d,2j y f d,2j+1 se detallan en el proceso de cifrado de la Fig. 3. La Fig. 6 muestra la arquitectura implementada de la función MIX. Fig. 6. ARQUITECTURA FUNCIÓN MIX Fig. 5. DIAGRAMA DEL BLOQUE DE GENERACIÓN DE SUBCLAVES Fuente: adaptado de A Skein-512 Hardware Implementation [13]. Fuente: adaptado a partir del Hardware Implementation of the Compression Function for Selected SHA-3 Candidates [12] Bloque de cifrado La función de permutación es la misma para cada ronda y cambia la posición de las palabras en todo el vector. Es necesario adicionar un MUX que tenga como entradas el texto plano y la permutación de la ronda anterior, y la salida se conecta al sumador, como se muestra en la Fig. 7, esto se debe a que en la primera ronda no se realiza la operación Permute sino que se suma la primera subclave generada con el texto plano extendido. Fig. 7. DIAGRAMA DE BLOQUES DE THREEFISH Fuente: autores del proyecto.
6 154 ITECKNE Vol. 11 Número 2 ISSN ISSN Digital Diciembre Bloque de salida Está compuesto por un registro encargado de guardar el texto cifrado y por la función WordsToBytes que se encarga de la visualización del resultado final. El tamaño del registro de salida puede variar dependiendo del tamaño del bloque. En la Fig. 7 se muestran los tres bloques principales de Threefish: el bloque de generación de subclaves, el bloque de cifrado y el bloque de salida Unidad de control La unidad de control diseñada se encarga de activar las señales que habilitan los registros de entrada y también las que habilitan las señales para el contador. Adicionalmente, se encarga de asignar los valores de los vectores de prueba propuestos a las entradas del sistema completo para garantizar así el correcto funcionamiento de todo el sistema. 4. RESULTADOS Y ANÁLISIS 4.1. Plataforma de pruebas Las funciones descritas en la sección 3.2 fueron implementadas en la tarjeta de desarrollo Xilinx XUPV5-LX110T Development System, la cual cuenta con un FPGA de familia Virtex 5 (LX110T FF1136) y varios módulos de hardware interconectados a la misma FPGA. La herramienta usada para la síntesis, el mapeo y la implementación en la FPGA fue XST de Xilinx ISE Design Suite. Para la verificación del correcto funcionamiento de la implementación se compararon los resultados con los vectores de prueba oficiales dados en [9] y, adicional a esto, se utilizó la herramienta ChipScopePro de Xilinx que permite verificar en tiempo real los resultados de las implementaciones en la FPGA, esto se logra insertando núcleos para depurar software en el diseño. La Tabla IV muestra resultados de retardos de las funciones de transformación de Threefish obtenidos con la herramienta de diseño Xilinx ISE. Keyschedule es la función de transformación que presenta el mayor valor latencia, esto debido a la cantidad de lógica que utiliza para calcular cada subclave. En la Tabla V se reportan los resultados de la implementación del algoritmo Threefish completamente autónomo, usando la arquitectura de ronda iterativa y se comparan con los resultados de otros autores que usan la FPGA Virtex-5. El producto de otras implementaciones que usan dispositivos diferentes no se incluyeron. TABLA IV RESULTADO DE LA SÍNTESIS FUNCIONES DE TRANSFORMACIÓN Función Retardo máximo [ns] Retardo de lógica [ns] Retardo de rutas [ns] KeySchedule ,985 3,876 MIX 6,136 5,025 1,111 Permute 3,827 2,924 0,903 Diseño TABLA V RESULTADOS DE IMPLEMENTACIÓN DE RONDA ITERATIVA PARA THREEFISH-256 Dispositivo Área [Slices] Frecuencia Máxima [MHz] Rendimiento [Mbps] TPA [Mbps/Slice] [11] XC5VLX , ,7 0,408 [14] XC5VLX ,73 0,574 [16] Virtex Este trabajo XC5VLX110T , ,08 0,676
7 Implementación del algoritmo Threefish-256 en hardware reconfigurable Nieto, Nieto 155 El rendimiento de los diseños realizados se puede calcular por: Los valores obtenidos en este trabajo permiten concluir que para procesar un mensaje de 256 bits con Threefish-256 se obtiene una latencia de 6,452ns x 72(rondas) = 464,544ns. Por lo tanto, el rendimiento calculado con (1) para Threefish-256 es (256/464,544) x 10 9 = 0,551Gbps. Tanto los resultados de [14] y los de este trabajo incluyen el hardware de control para un funcionamiento totalmente autónomo, mientras que el trabajo de [11] presenta sólo el núcleo de la función. Los resultados muestran que el diseño presentado en este trabajo tiene un área menor y presenta la mejor relación entre el área y la velocidad (TPA). Esto se puede atribuir principalmente al diseño del generador de subclaves, KeySchedule, que usa un enfoque basado en contadores para determinar el número de la subclave a calcular. Sin embargo, si este diseño desea escalarse para ser usado en una arquitectura 8-unrolled round, el área aumenta considerablemente. Una solución a esta situación es implementar el generador de subclaves usando registros de desplazamiento como en el propuesto en [15] en el que no deben agregarse más flip-flops, solo se necesitan dos circuitos sumadores más. 5. CONCLUSIONES Este trabajo reporta resultados de la implementación del algoritmo Threefish-256 sobre la tarjeta de desarrollo Xilinx XUPV5-LX110T. Los resultados se obtuvieron mediante la síntesis de la descripción del circuito en lenguaje VHDL y fueron verificados mediante ChipScopePro. El objetivo de este trabajo era explicar el enfoque de ronda iterativa para la construcción del núcleo de Skein. En este caso, el algoritmo implementa una sola ronda que se itera 72 veces para obtener finalmente el texto cifrado. Lo anterior permite optimizar el uso de los recursos de la FPGA pues no es necesario implementar las 72 rondas por separado. El enfoque de ronda iterativa es un método común para implementar una función criptográfica basada rondas, su propósito es equilibrar el área consumida con el rendimiento del circuito. Se obtuvo un rendimiento de 551,08 Mbps y una relación rendimiento con respecto al área de 0,676 Mbps/Slice, superando a las implementaciones de [11] y [14] en un 65.69% y 17.77% respectivamente. AGRADECIMIENTOS El presente trabajo de investigación fue realizado gracias a COLCIENCIAS y a la Universidad del Valle con la financiación del proyecto Diseño síncrono y especificación asíncrona de la función Skein-256 para firmas digitales. Código: P , cuyo desarrollo ha posibilitado la apropiación del conocimiento en el tema afín al área de la criptografía y la implementación a nivel de hardware reconfigurable de algoritmos criptográficos. REFERENCIAS [1] D. Stinson, Cryptography: Theory and Practice, Third Edit. CRC Press, Inc, [2] B. Schneier, N. Ferguson, and S. Lucks, The skein hash function family, Submission to NIST (Round 3), [Online]. Available: sites/default/files/skein1.3.pdf. [3] NIST, Cryptographic hash algorithm competition, National Institute of Standards and Technology, [Online]. Available: hash/sha-3/index.html. [4] NIST, Tentative Timeline of the Development of New Hash Functions, National Institute of Standards and Technology, 12-Jul [Online]. Available: csrc.nist.gov/ groups/st/hash/timeline.html. [5] NIST, Announcing request for candidate algorithm nominations for a new cryptographic hash algorithm (SHA-3) Family, Federal Register, 29-Oct [Online]. Available: [6] Xilinx, Virtex-5 FPGA Data Sheet, Xilinx Inc., [Online]. Available: [7] Xilinx, Xilinx UG190 Virtex-5 FPGA User Guide, Xilinx Inc., 16-Mar [Online]. Available: xilinx.com/support/documentation/user_guides/ ug190.pdf. [8] M. Liskov, R. L. Rivest, and D. Wagner, Tweakable block ciphers, J. Cryptol., vol. 24, no. 3, pp , Sep [9] N. Ferguson, S. Lucks, B. Schneier, D. Whiting, M. Bellare, T. Kohno, J. Callas, and J. Walker, The Skein
8 156 ITECKNE Vol. 11 Número 2 ISSN ISSN Digital Diciembre Hash Function Family, Schneier on Security, 01-Nov [Online]. Available: skein.html. [10] N. At, J. L. Beuchat, and I. San, Compact implementation of threefish and Skein on FPGA, in th International Conference on New Technologies, Mobility and Security - Proceedings of NTMS 2012 Conference and Workshops, 2012, pp [11] M. Long, Implementing skein hash function on xilinx virtex-5 fpga platform, 02-Feb [Online]. Available: skein_fpga.pdf. [12] A. H. Namin and M. A. Hasan, Hardware Implementation of the Compression Function for Selected SHA-3 Candidates, CACR , [Online]. Available: cacr pdf. [13] J. Walker, F. Sheikh, S. Mathew, and R. Krishnamurthy, A Skein-512 Hardware Implementation, Aug [Online]. Available: hash/sha-3/round2/aug2010/documents/papers/ WALKER_skein-intel-hwd.pdf. [14] A. Schorr, Performance analysis of a scalable hardware fpga skein implementation, Kate Gleason College of Engineering, Rochester Institute of Technology, Rochester, NY, [15] S. Tillich, Hardware Implementation of the SHA-3 Candidate Skein., IACR Cryptology eprint Archive, Apr [Online]. Available: org/2009/159.pdf?origin=publication_detail. [16] B. Jungk and J. Apfelbeck, Area-Efficient FPGA Implementations of the SHA-3 Finalists, in 2011 International Conference on Reconfigurable Computing and FPGAs, 2011, pp
DISEÑO ASÍNCRONO DE LAS FUNCIONES DE TRANSFORMACIÓN DEL ALGORITMO THREEFISH-256.
DISEÑO ASÍNCRONO DE LAS FUNCIONES DE TRANSFORMACIÓN DEL ALGORITMO THREEFISH-256. ASYNCHRONOUS DESIGN OF TRANSFORMATION FUNCTIONS OF THREEFISH-256 ALGORITHM Nathaly Nieto Ramírez 1 Rubén Darío Nieto Londoño
Palabras Clave: Vídeo en FPGA, Procesamiento en Tiempo Real RESUMEN
Procesamiento de Vídeo en Tiempo Real Utilizando FPGA J. G. Velásquez-Aguilar, A. Zamudio-Lara Centro de Investigación en Ingeniería y Ciencias Aplicadas, Universidad Autónoma del Estado de Morelos, Cuernavaca,
Dispositivos Lógicos Programables (FPGAs) Guillermo Güichal Emtech www.emtech.com.ar
Dispositivos Lógicos Programables (FPGAs) Guillermo Güichal Emtech www.emtech.com.ar Temario Introducción Circuitos Digitales FPGAs Flujo y Herramientas de Diseño Diseño para Síntesis Simulación Ejemplos
PROCESAMIENTO DIGITAL DE IMÁGENES MEDIANTE EL USO DE UN FPGA Y LENGUAJE VHDL
PROCESAMIENTO DIGITAL DE IMÁGENES MEDIANTE EL USO DE UN FPGA Y LENGUAJE VHDL N. E. Chávez Rodríguez*, A. M. Vázquez Vargas** *Departamento de Computación **Departamento de Procesamiento Digital de Señales
PRUEBAS DE SOFTWARE TECNICAS DE PRUEBA DE SOFTWARE
PRUEBAS DE SOFTWARE La prueba del software es un elemento crítico para la garantía de la calidad del software. El objetivo de la etapa de pruebas es garantizar la calidad del producto desarrollado. Además,
Semana 13: Encriptación. Cifrado simétrico
Semana 13: Encriptación Cifrado simétrico Aprendizajes esperados Contenidos: Características y principios del cifrado simétrico Algoritmos de cifrado simétrico Encriptación Simétrica En la encriptación
Sistemas Electrónicos Digitales. Práctica 1 Multiplicador de 8 bits secuencial con desplazamiento hacia la derecha
Sistemas Electrónicos igitales Práctica de 8 bits secuencial con desplazamiento hacia la derecha Javier Toledo Moreo pto. Electrónica, Tecnología de Computadoras y Proyectos Universidad Politécnica de
Método simétrico con cifrado por bloques desarrollado por Counterpane Labs y presentado al concurso del NIST que buscaba un sustituto para DES (el
Método simétrico con cifrado por bloques desarrollado por Counterpane Labs y presentado al concurso del NIST que buscaba un sustituto para DES (el concurso AES). Twofish llegó a la ronda final del concurso
El tamaño, estructura, número de bloques y la cantidad y conectividad de las conexiones varian en las distintas arquitecturas.
Que es una FPGA? Las FPGA s (Field Programmable Gate Array) Son dispositivos lógicos de propósito general programable por los usuarios, compuesto de bloques lógicos comunicados por conexiones programables.
La Unidad Procesadora.
La Unidad Procesadora. En un sistema digital complejo, la capa de hardware de la máquina es el nivel más bajo del modelo de capas de un sistema microcomputarizado. La unidad procesadora es una parte del
UNIDADES DE ALMACENAMIENTO DE DATOS
1.2 MATÉMATICAS DE REDES 1.2.1 REPRESENTACIÓN BINARIA DE DATOS Los computadores manipulan y almacenan los datos usando interruptores electrónicos que están ENCENDIDOS o APAGADOS. Los computadores sólo
Arquitectura de sistema de alta disponibilidad
Mysql Introducción MySQL Cluster esta diseñado para tener una arquitectura distribuida de nodos sin punto único de fallo. MySQL Cluster consiste en 3 tipos de nodos: 1. Nodos de almacenamiento, son los
DESCRIPCION DEL SITEMA MASTER.
DESCRIPCION DEL SITEMA MASTER. ESTRUCTURA. El sistema MASTER (Sistema Modular para Control Adaptativo en Tiempo Real) se ha implementado en base a un computador compatible PC-AT, dotado de una tarjeta
18. Camino de datos y unidad de control
Oliverio J. Santana Jaria Sistemas Digitales Ingeniería Técnica en Informática de Sistemas Curso 2006 2007 18. Camino de datos y unidad de control Un La versatilidad una característica deseable los Los
Proyecto de Diseño 2
Altera University Program 1 Proyecto de Diseño 2 Números y Visualizadores El objetivo de esta práctica es diseñar circuitos combinacionales que realicen conversiones numéricas de binario a decimal y adición
Metodologías de diseño de hardware
Capítulo 2 Metodologías de diseño de hardware Las metodologías de diseño de hardware denominadas Top-Down, basadas en la utilización de lenguajes de descripción de hardware, han posibilitado la reducción
Laboratorio 4: Uso de una FPGA
Laboratorio 4: Uso de una FPGA Objetivos: Conocer y comprender la estructura interna de una FPGA y su tarjeta de desarrollo que será usada en el laboratorio, y los cuidados y recomendaciones para evitar
En el presente capítulo se describe la programación del instrumento virtual y cómo
Capítulo 6. Instrumentación virtual En el presente capítulo se describe la programación del instrumento virtual y cómo éste controla el circuito de captura de señales, la llamada telefónica y escribe los
Tema 16 ELECTRÓNICA DIGITAL LENGUAJES DE DESCRIPCIÓN DE LOS SISTEMAS DIGITALES (PARTE 1)
ELECTRÓNICA DIGITAL Tema 16 LENGUAJES DE DESCRIPCIÓN DE LOS SISTEMAS DIGITALES (PARTE 1) IMPORTANCIA DE LOS ESQUEMAS Los circuitos y sistemas electrónicos digitales cuya complejidad es limitada, se pueden
UNIVERSIDAD NACIONAL FEDERICO VILLARREAL FACULTAD DE INGENIERÍA ELECTRÓNICA E INFORMÁTICA SÍLABO
SÍLABO ASIGNATURA: MICROELECTRÓNICA CÓDIGO: 8F0108 1. DATOS GENERALES 1.1. DEPARTAMENTO ACADÉMICO : Ing. Electrónica e Informática 1.2. ESCUELA PROFESIONAL : Ingeniería de Mecatrónica 1.3. CICLO DE ESTUDIOS
Introducción a la Firma Electrónica en MIDAS
Introducción a la Firma Electrónica en MIDAS Firma Digital Introducción. El Módulo para la Integración de Documentos y Acceso a los Sistemas(MIDAS) emplea la firma digital como método de aseguramiento
CONVERTIDORES DIGITAL ANALÓGICO Y ANALÓGICO - DIGITAL
CONVERTIDORES DIGITAL ANALÓGICO Y ANALÓGICO - DIGITAL CONVERTIDORES DIGITAL ANALÓGICO Las dos operaciones E/S relativas al proceso de mayor importancia son la conversión de digital a analógico D/A y la
Rondas Parcialmente Desenrolladas para Implementaciones a 1 Gbps en FPGA de los Algoritmos SHA-1 y MD5
Rondas Parcialmente Desenrolladas para Implementaciones a 1 Gbps en FPGA de los Algoritmos SHA-1 y MD5 Ignacio Algredo-Badillo, René Cumplido-Parra, Claudia Feregrino-Uribe Instituto Nacional de Astrofísica,
Interoperabilidad de Fieldbus
2002 Emerson Process Management. Todos los derechos reservados. Vea este y otros cursos en línea en www.plantwebuniversity.com. Fieldbus 201 Interoperabilidad de Fieldbus Generalidades Qué es interoperabilidad?
CONCLUSIONES 155 A través de cada uno de los capítulos del presente documento se han enumerado una serie herramientas de seguridad que forman parte del sistema de defensa de una red y que, controlan su
Capítulo 5 Programación del algoritmo en LabVIEW
Programación del algoritmo en LabVIEW En este capítulo se describen las funciones que se emplearon para implementar el control PID wavenet en LabVIEW. El algoritmo wavenet fue implementado en LabVIEW para
Presentación del Curso Virtual PROGRAMACIÓN WEB PHP CON MYSQL BÁSICO
Presentación del Curso Virtual PROGRAMACIÓN WEB PHP CON MYSQL BÁSICO INNOVATIVA CENTRO DE TRANSFERENCIA Y DESARROLLO TECNOLÓGICO ESPE CECAI Capacitación Virtual La mejor opción para su crecimiento profesional
Circuitos Electrónicos. Primer parcial curso 2006-07
Circuitos Electrónicos. Primer parcial curso 2006-07 Ante el creciente interés por las apuestas deportivas, el Departamento Técnico de las Loterías y Apuestas del Estado os ha encargado la actualización
TEMA 4. Unidades Funcionales del Computador
TEMA 4 Unidades Funcionales del Computador Álvarez, S., Bravo, S., Departamento de Informática y automática Universidad de Salamanca Introducción El elemento físico, electrónico o hardware de un sistema
3. Algoritmo DES (Data Encription Standard)
3. Algoritmo DES (Data Encription Standard) 3.1. Fundamentos Cifrado por bloques (block cipher) Opera sobre un bloque de texto plano de n bits para producir un texto cifrado de n bits. Tipicamente, la
Figura 1. Símbolo que representa una ALU. El sentido y la funcionalidad de las señales de la ALU de la Figura 1 es el siguiente:
Departamento de Ingeniería de Sistemas Facultad de Ingeniería Universidad de Antioquia Arquitectura de Computadores y Laboratorio ISI355 (2011 2) Práctica No. 1 Diseño e implementación de una unidad aritmético
Un filtro general de respuesta al impulso finita con n etapas, cada una con un retardo independiente d i y ganancia a i.
Filtros Digitales Un filtro general de respuesta al impulso finita con n etapas, cada una con un retardo independiente d i y ganancia a i. En electrónica, ciencias computacionales y matemáticas, un filtro
Arquitectura de red distribuida: escalabilidad y equilibrio de cargas en un entorno de seguridad
Arquitectura de red distribuida: escalabilidad y equilibrio de cargas en un entorno de seguridad por Warren Brown Las compañías multinacionales y los hospitales, universidades o entidades gubernamentales
Informe final Proyecto de Innovación Docente ID11/129. Uso de FPGAs y medios audiovisuales en la docencia de la Electrónica Digital
Informe final Proyecto de Innovación Docente ID11/129 Uso de FPGAs y medios audiovisuales en la docencia de la Electrónica Digital Participantes: Beatriz García Vasallo Raúl Rengel Estévez Miguel Ángel
Diseño de un sistema de adquisición de datos de un micrófono utilizando una FPGA
Diseño de un sistema de adquisición de datos de un micrófono utilizando una FPGA Experimental III: Introducción a la Microfabricación y FPGA - Instituto Balseiro Mauricio Tosi Diciembre de 2013 Resumen
Laboratorio de Diseño de Sistemas Digitales
Proceso de Diseño Laboratorio de Diseño de Sistemas Digitales I Semestre 2008 Ing. Gabriela Ortiz L. Diseño Implementación Depuración Diseño: Concepto inicial. Cuál es la función que lleva a cabo el objeto?
Circuitos Electrónicos. Septiembre 2005/2006. Problema 1º parcial
Circuitos Electrónicos. Septiembre 2005/2006. Problema 1º parcial Se pretende realizar el circuito lógico interno de una máquina tragaperras de tres ruletas. El sistema completo tiene un esquema como el
Microsoft Dynamics. Migración de FRx 6.7 a Management Reporter for Microsoft Dynamics ERP
Microsoft Dynamics Migración de FRx 6.7 a Management Reporter for Microsoft Dynamics ERP Fecha: mayo de 2010 Tabla de contenido Introducción... 3 Información general sobre el proceso de migración de Management
Gestión de Permisos. Bizagi Suite. Copyright 2014 Bizagi
Gestión de Permisos Bizagi Suite Gestión de Permisos 1 Tabla de Contenido Gestión de Permisos... 3 Definiciones... 3 Rol... 3 Perfil... 3 Permiso... 3 Módulo... 3 Privilegio... 3 Elementos del Proceso...
REGISTROS DE DESPLAZAMIENTO
REGISTROS DE DESPLAZAMIENTO Es un circuito digital que acepta datos binarios de una fuente de entrada y luego los desplaza, un bit a la vez, a través de una cadena de flip-flops. Este sistema secuencial
Semana 14: Encriptación. Cifrado asimétrico
Semana 14: Encriptación Cifrado asimétrico Aprendizajes esperados Contenidos: Características y principios del cifrado asimétrico Algoritmos de cifrado asimétrico Funciones de hash Encriptación Asimétrica
Redes neuronales de picos en FPGAs: Diseño de una neurona con recursos mínimos
Redes neuronales de picos en FPGAs: Diseño de una neurona con recursos mínimos Dr. Julio César Martínez Romo Instituto Tecnológico de Aguascalientes Ingeniería Eléctrica y Electrónica E-mail: jucemaro@yahoo.com
Matemática de redes Representación binaria de datos Bits y bytes
Matemática de redes Representación binaria de datos Los computadores manipulan y almacenan los datos usando interruptores electrónicos que están ENCENDIDOS o APAGADOS. Los computadores sólo pueden entender
CRIPTOGRAFÍA SIMÉTRICA Y ASIMÉTRICA
CRIPTOGRAFÍA SIMÉTRICA Y ASIMÉTRICA Para generar una transmisión segura de datos, debemos contar con un canal que sea seguro, esto es debemos emplear técnicas de forma que los datos que se envían de una
Dra. Elsa Estévez Departamento de Ciencias e Ingeniería de la Computación Universidad Nacional del Sur
Controles de Entorno Dra. Elsa Estévez Departamento de Ciencias e Ingeniería de la Computación Universidad Nacional del Sur 2do. Cuatrimestre 2010 Contenido Controles Criptográficos Definiciones Técnicas
Encuesta sobre utilización de la microelectrónica en la Argentina
Encuesta sobre utilización de la microelectrónica en la Argentina Los dispositivos microelectrónicos forman el corazón de todo sistema electrónico de nuestros días. En ellos los circuitos alcanzan las
CURSO DISEÑO DE SISTEMAS DIGITALES MEDIANTE VHDL PARA SU IMPLEMENTACIÓN CON FPGAS. 40 horas (15 horas teoría + 25 horas práctica)
CURSO DISEÑO DE SISTEMAS DIGITALES MEDIANTE VHDL PARA SU IMPLEMENTACIÓN CON FPGAS 40 horas (15 horas teoría + 25 horas práctica) OBJETIVOS Aprendizaje del lenguaje VHDL para el diseño de sistemas digitales
Práctica 5. Curso 2014-2015
Prácticas de Seguridad Informática Práctica 5 Grado Ingeniería Informática Curso 2014-2015 Universidad de Zaragoza Escuela de Ingeniería y Arquitectura Departamento de Informática e Ingeniería de Sistemas
Seminario Electrónico de Soluciones Tecnológicas sobre Acceso Remoto. 1 de 12
Seminario Electrónico de Soluciones Tecnológicas sobre Acceso Remoto 1 de 12 Seminario Electrónico de Soluciones Tecnológicas sobre Acceso Remoto 3 Bienvenida. 4 Objetivos. 5 Aplicaciones para las empresas
Análisis de un sistema Dual-Tone Multi-Frequency (DTMF)
Análisis de un sistema Dual-Tone Multi-Frequency (DTMF) Ignacio Acero, Andrés Arévalo, Santiago López Ingeniería Electrónica, Universidad Sergio Arboleda ignacio.acero@usa.edu.co andres.arevalo@correo.usa.edu.co
SINTESIS Y DESCRIPCIÓN DE CIRCUITOS DIGITALES UTILIZANDO VHDL ANTECEDENTES
ANTECEDENTES En los últimos diez años la industria electrónica ha tenido una gran evolución en el desarrollo de sistemas digitales; desde computadoras personales, sistemas de audio y vídeo hasta dispositivos
Descripción del algoritmo DES (Data Encryption Standard)
Descripción del algoritmo DES (Data Encryption Standard) Jorge Sánchez Arriazu diciembre de 1999 DES Introducción DES (Data Encryption Standard, estándar de cifrado de datos) es un algoritmo desarrollado
UNIDAD 2 Configuración y operación de un sistema de cómputo Representación de datos Conceptos El concepto de bit (abreviatura de binary digit) es fundamental para el almacenamiento de datos Puede representarse
REGISTRO DE PEDIDOS DE CLIENTES MÓDULO DE TOMA DE PEDIDOS E INTEGRACIÓN CON ERP
REGISTRO DE PEDIDOS DE CLIENTES MÓDULO DE TOMA DE PEDIDOS E INTEGRACIÓN CON ERP Visual Sale posee módulos especializados para el método de ventas transaccional, donde el pedido de parte de un nuevo cliente
GATEWAYS COMO FIREWALLS
GATEWAYS COMO FIREWALLS Ricardo Sánchez Q. Estudiante Ingeniería Telemática Aunque las empresas que han experimentado un ataque a su red por mano de usuarios no deseados, son recientes a hablar sobre sus
Introducción a FPGAs. Contenido
Introducción a FPGAs Dra. Claudia Feregrino cferegrino@inaoep.mx Contenido 1. FPGA 2. Arquitectura genérica 3. Celda lógica 4. Field Programmable 5. Cómo se programa un FPGA 6. Herramientas de diseño 7.
3.1 INGENIERIA DE SOFTWARE ORIENTADO A OBJETOS OOSE (IVAR JACOBSON)
3.1 INGENIERIA DE SOFTWARE ORIENTADO A OBJETOS OOSE (IVAR JACOBSON) 3.1.1 Introducción Este método proporciona un soporte para el diseño creativo de productos de software, inclusive a escala industrial.
ARTÍCULO: Validación de un método ágil para el análisis de riesgos de la información digital. AUTOR: Ing. Elvin Suarez Sekimoto
ARTÍCULO: Validación de un método ágil para el análisis de riesgos de la información digital AUTOR: Ing. Elvin Suarez Sekimoto Email: peluka_chino@hotmail.com U.A.P.-I.T.P.R. CARRERA CONTABILIDAD PUERTO
Universidad Autónoma de Baja California Facultad de Ingeniería Mexicali
Sumadores En este documento se describe el funcionamiento del circuito integrado 7483, el cual implementa un sumador binario de 4 bits. Adicionalmente, se muestra la manera de conectarlo con otros dispositivos
Información sobre seguridad
Información sobre seguridad SMART kapp incluye características de protección de datos diseñadas para mantener el contenido controlador de forma predecible. En esta página se explican las características
Plan de estudios ISTQB: Nivel Fundamentos
Plan de estudios ISTQB: Nivel Fundamentos Temario 1. INTRODUCCIÓN 2. FUNDAMENTOS DE PRUEBAS 3. PRUEBAS A TRAVÉS DEL CICLO DE VIDA DEL 4. TÉCNICAS ESTÁTICAS 5. TÉCNICAS DE DISEÑO DE PRUEBAS 6. GESTIÓN DE
Autenticación Centralizada
Autenticación Centralizada Ing. Carlos Rojas Castro Herramientas de Gestión de Redes Introducción En el mundo actual, pero en especial las organizaciones actuales, los usuarios deben dar pruebas de quiénes
Una ACL es una lista secuencial de sentencias de permiso o denegación que se aplican a direcciones IP o protocolos de capa superior.
Listas de control de acceso o ACL. Listas de control de acceso o ACL. Una ACL es una lista secuencial de sentencias de permiso o denegación que se aplican a direcciones IP o protocolos de capa superior.
Introducción. Algoritmos
Introducción La firma digital es una herramienta que permite garantizar la autoría e integridad de los documentos digitales, posibilitando que éstos gocen de una característica que únicamente era propia
Técnicas de Programación Hardware: CAD para FPGAs y CPLDs
Técnicas de Programación Hardware: CAD para FPGAs y CPLDs Clase 4: FPGAs Por: Nelson Acosta & Daniel Simonelli UNICEN - Tandil - 1999 1 Implementación de Sistemas Procesador convencional. Economico, conjunto
Tema 4. Gestión de entrada/salida
Tema 4. Gestión de entrada/salida 1. Principios de la gestión de E/S. 1.Problemática de los dispositivos de E/S. 2.Objetivos generales del software de E/S. 3.Principios hardware de E/S. 1. E/S controlada
TEMA 11. CIRCUITOS ARITMÉTICOS TICOS DIGITALES
TEM. CIRCUITOS RITMÉTICOS TICOS DIGITLES http://www.tech-faq.com/wp-content/uploads/images/integrated-circuit-layout.jpg IEEE 25 niversary: http://www.flickr.com/photos/ieee25/with/2809342254/ TEM. CIRCUITOS
Manual para evaluadores http://www.revistainvi.uchile.cl
Manual para evaluadores http://www.revistainvi.uchile.cl Instituto de la Vivienda Facultad de Arquitectura y Urbanismo Universidad de Chile Elaboración Sandra Rivera M. Santiago, noviembre 2011 MANUAL
Capa de TRANSPORTE. Ing. José Martín Calixto Cely Original: Galo Valencia P.
Capa de TRANSPORTE Ing. José Martín Calixto Cely Original: Galo Valencia P. Capa de Transporte La Capa 1 crea y transporta las corrientes de bits; La Capa 2 encapsula los paquetes de datos en tramas, y
GUÍA DE ADMINISTRACIÓN SALA DE SISTEMAS
2013 GUÍA DE ADMINISTRACIÓN SALA DE SISTEMAS Universidad del Valle Sede Yumbo GA 02 REGYU V 02-2013 Elaborado por: Tecnología Sistemas Sede Yumbo Revisado por: José Luis López Marín Jesús Alberto González
CAPACITACIÓN A DOCENTES EN EL USO Y APROPIACIÓN DE LA PLATAFORMA VIRTUAL PARA APOYAR PROCESOS ACADÉMICOS DE LOS PROGRAMAS ADSCRITOS EN LA MODALIDAD
CAPACITACIÓN A DOCENTES EN EL USO Y APROPIACIÓN DE LA PLATAFORMA VIRTUAL PARA APOYAR PROCESOS ACADÉMICOS DE LOS PROGRAMAS ADSCRITOS EN LA MODALIDAD DE EDUCACIÓN A DISTANCIA DE LA UNIVERSIDAD DE CÓRDOBA
Módulo Nº 7. Aspectos de Seguridad en Redes de Área Extendida
Módulo Nº 7 Aspectos de Seguridad en Redes de Área Extendida Bibliografía W. Stalling, Fundamentos de seguridad en redes, 2º edición, Prentice Hall. A. V. Herta, Seguridad en Unix y Redes, Versión 1.2
Capitulo 3. Desarrollo del Software
Capitulo 3 Desarrollo del Software 3.1 Análisis del sistema 3.1.1 Organización de la autopista virtual Para el presente proyecto se requiere de simular una autopista para que sirva de prueba. Dicha autopista
Proceso Unificado de Rational PROCESO UNIFICADO DE RATIONAL (RUP) El proceso de desarrollo de software tiene cuatro roles importantes:
PROCESO UNIFICADO DE RATIONAL (RUP) El proceso de desarrollo de software tiene cuatro roles importantes: 1. Proporcionar una guía de actividades para el trabajo en equipo. (Guía detallada para el desarrollo
Sistema Tecnológico de Apoyo a la Regulación
MANUAL USUARIO EMPRESA Páginas: 29 CONTENIDO 1 INTRODUCCION... 3 2 INGRESO AL SISTEMA... 4 2.1 PÁGINA DE INGRESO....4 3 INICIO... 6 4 MENU DE FUNCIONALIDADES... 7 5 GESTIÓN DE PROCESOS... 8 5.1 LISTADO
1 1 0 1 x 1 0 1 1 1 1 0 1 + 1 1 0 1 0 0 0 0 1 1 0 1 1 0 0 0 1 1 1 1
5.1.3 Multiplicación de números enteros. El algoritmo de la multiplicación tal y como se realizaría manualmente con operandos positivos de cuatro bits es el siguiente: 1 1 0 1 x 1 0 1 1 1 1 0 1 + 1 1 0
CAPITULO 5. DISPOSITIVOS DE LOGICA RECONFIGURABLE
CAPITULO 5. DISPOSITIVOS DE LOGICA RECONFIGURABLE Los FPGA fueron introducidos por Xilinx en la mitad de 1980. Ellos difieren de los CPLDs en la arquitectura, por su tecnología de almacenamiento, número
k 11 N. de publicación: ES 2 047 221 k 51 Int. Cl. 5 : G01R 21/133
k 19 OFICINA ESPAÑOLA DE PATENTES Y MARCAS ESPAÑA k 11 N. de publicación: ES 2 047 221 k 1 Int. Cl. : G01R 21/133 G11C 7/00 12 k TRADUCCION DE PATENTE EUROPEA T3 86 knúmero de solicitud europea: 90116348.
Gestión de Permisos. Documento de Construcción. Copyright 2014 Bizagi
Gestión de Permisos Documento de Construcción Gestión de Permisos 1 Tabla De Contenido Descripción del Proceso... 3 Factores Importantes En La Construcción Del Proceso... 4 Modelo de Datos... 4 Principales
UNIDADES FUNCIONALES DEL ORDENADOR TEMA 3
UNIDADES FUNCIONALES DEL ORDENADOR TEMA 3 INTRODUCCIÓN El elemento hardware de un sistema básico de proceso de datos se puede estructurar en tres partes claramente diferenciadas en cuanto a sus funciones:
4. Programación Paralela
4. Programación Paralela La necesidad que surge para resolver problemas que requieren tiempo elevado de cómputo origina lo que hoy se conoce como computación paralela. Mediante el uso concurrente de varios
Figura 1.4. Elementos que integran a la Tecnología de Información.
1.5. Organización, estructura y arquitectura de computadoras La Gráfica siguiente muestra la descomposición de la tecnología de información en los elementos que la conforman: Figura 1.4. Elementos que
Consola Web. Inicio de sesión consola web Plataforma Kronos. Latinoamérica. Acceso en línea a la información de todos sus sistemas en Kronos.
Latinoamérica Consola Web Acceso en línea a la información de todos sus sistemas en Kronos. Con el auge del internet la conectividad, información en línea, aplicaciones móviles y la movilidad, ya se hace
Gran número de usuarios accediendo a un único servicio y con un único protocolo. Servidores y clientes con distintos protocolos.
1RWD7pFQLFD,(OSURWRFRORGHFRQH[LyQ1HW La función principal del protocolo Net 8 es establecer sesiones de red y transferir datos entre una máquina cliente y un servidor o entre dos servidores. Net8 debe
Manual de Usuario Comprador Presupuesto
Manual de Usuario Comprador Presupuesto Servicio de Atención Telefónica: 5300569/ 5300570 Descripción General El módulo Presupuesto tiene la finalidad de ayudar a las empresas a tener un control de gestión
DESARROLLO DE SOFTWARE DEFINICIÓN GENERAL DEL PROCESO GABY LORENA GUERRERO LEYDI ROCIO ERAZO PABLO FELIPE MIRANDA WALTER ALEXIS ANTE
DESARROLLO DE SOFTWARE DEFINICIÓN GENERAL DEL PROCESO GABY LORENA GUERRERO LEYDI ROCIO ERAZO PABLO FELIPE MIRANDA WALTER ALEXIS ANTE UNIVERSIDAD DEL CAUCA FACULTAD DE INGENIERÍA ELECTRÓNICA Y TELECOMUNICACIONES
Manual Operativo Sistema de Postulación Online
Manual Operativo Sistema de Postulación Online Este Manual está diseñado en forma genérica para apoyar el proceso de postulación en línea, las Bases de cada Concurso definen los requerimientos oficiales
6.4 ESTRATEGIAS DE PRUEBA
Prueba del sistema Prueba de validación Prueba de integración Prueba de Unidad Código Diseño Requisitos Ingeniería del Sistema Las pruebas del software aplican similar estrategia moviéndonos de adentro
SCT3000 95. Software para la calibración de transductores de fuerza. Versión 3.5. Microtest S.A. microtes@arrakis.es
SCT3000 95 Versión 3.5 Software para la calibración de transductores de fuerza. Microtest S.A. microtes@arrakis.es Introducción El programa SCT3000 95, es un sistema diseñado para la calibración automática
Copyright 2011 - bizagi. Gestión de Cambios Documento de Construcción Bizagi Process Modeler
Copyright 2011 - bizagi Gestión de Cambios Bizagi Process Modeler Tabla de Contenido Gestión de Cambios... 4 Descripción... 4 Principales factores en la Construcción del Proceso... 5 Modelo de Datos...
Estudio de caso. Redes WAN. Programa de las Academias de Networking de Cisco CCNA 4: Tecnologías WAN v3.1
Estudio de caso Redes WAN Programa de las Academias de Networking de Cisco CCNA 4: Tecnologías WAN v3.1 Descripción general y objetivos Este estudio de caso final permite que los estudiantes construyan
Activación de un Escritorio Remoto
Activación de un Escritorio Remoto La activación de un Escritorio Remoto se realiza en dos fases, en la primera se habilita a un Usuario de un ordenador para que pueda admitir una conexión remota, la segunda
Entidad Certificadora y Políticas Pertinentes
Entidad Certificadora y Políticas Pertinentes Seguridad de Sistemas Departamento de Informática Universidad Técnica Federico Santa María Nicolás Troncoso Carrère ntroncos@alumnos.inf.utfsm.cl Valparaíso,
LECCIÓN 8: CIRCUITOS Y ALGORITMOS DE MULTIPLICACIÓN DE ENTEROS
ESTRUCTURA DE COMPUTADORES Pag. 8.1 LECCIÓN 8: CIRCUITOS Y ALGORITMOS DE MULTIPLICACIÓN DE ENTEROS 1. Circuitos de multiplicación La operación de multiplicar es mas compleja que la suma y por tanto se
CRONO SISTEMA DE CONTROL DE PRESENCIA. Software abierto. Distintas opciones para realizar las picadas. Web personal para cada usuario
Software abierto Distintas opciones para realizar las picadas Web personal para cada usuario Gestión de incidencias Informes individuales y colectivos CRONO SISTEMA DE CONTROL DE PRESENCIA Qué es Crono?
DISEÑO E IMPLEMENTACIÓN DE UNA TARJETA DE ADQUISICIÓN DE DATOS PARA EL LABORATORIO DE TELECOMUNICACIONES DE LA FIEC.
TESIS DISEÑO E IMPLEMENTACIÓN DE UNA TARJETA DE ADQUISICIÓN DE DATOS PARA EL LABORATORIO DE TELECOMUNICACIONES DE LA FIEC. DIRECTOR DE TESIS.- Ing. Francisco Novillo AUTOR Walter Mestanza Vera. Egresado
Tema IV. Unidad aritmético lógica
Tema IV Unidad aritmético lógica 4.1 Sumadores binarios 4.1.1 Semisumador binario (SSB) 4.1.2 Sumador binario completo (SBC) 4.1.3 Sumador binario serie 4.1.4 Sumador binario paralelo con propagación del
MANUAL DE USUARIO Libro de Clases Electrónico
MANUAL DE USUARIO Libro de Clases Electrónico Tabla de Contenidos 1.- Introducción... 3 1.1.- Definiciones y Acrónimos... 3 2.- Aplicaciones del sistema... 5 2.1.- Asistencia SENCE... 5 2.2.- Libro de
CONSTRUCCIÓN DEL PROCESO ADMINISTRADOR DE PROYECTOS SEIS SIGMA Bizagi Process Modeler
ADMINISTRADOR DE PROYECTOS SEIS Bizagi Process Modeler Copyright 2011 - bizagi Contenido CONSTRUCCIÓN DEL PROCESO... 1 1. DIAGRAMA DEL PROCESO... 3 Sub proceso Fase... 4 Sub proceso Crear Entregable...
Software Computacional y su clasificación
Software Computacional y su clasificación Capítulo 5 El software En modo sencillo el software permite que las personas puedan contarle a la computadora cierto tipo de problemas y que ésta a su vez le ofrezca