APUNTE: SISTEMAS DIGITALES

Transcripción

1 PUNTE: SISTEMS DIGITLES ÁRE DE EET Página de 44

2 Confeccionado por: Ricardo Muñoz Toledo Docente Inacap Derechos Reservados Titular del Derecho: INCP N de inscripción en el Registro de Propiedad Intelectual #. de fecha - -. INCP Página 2 de 44

3 ÍNDICE Sistemas Numéricos... 7 Sistema decimal... 7 Notación posicional... 7 Sistema binario... 7 Conjuntos de bits... 8 Dígitos más y menos significativos... 8 Sistema hexadecimal... 8 Conversión de bases... 8 Conversión de un entero decimal a binario... 8 Conversión de decimal a hexadecimal... 9 Conversión de binario a decimal... 9 Conversión de hexadecimal a decimal... 9 Conversión de hexadecimal a binario... 0 Conversión de binario a hexadecimal... 0 Álgebra de oole... Operación ND... Operación OR... Complemento... Propiedades del álgebra de oole... 2 Leyes y teoremas del álgebra de oole... 2 Compuertas lógicas... 4 Compuerta ES... 4 Compuerta NOT... 4 Compuerta ND... 5 Compuerta OR... 6 Compuertas lógicas derivadas... 7 Compuerta NND... 7 Compuerta NOR... 7 Compuerta XOR... 8 Compuerta XNOR... 8 Lógica combinacional... 9 OR dentro de ND... 9 ND dentro de OR... 9 NOT dentro de ND... 9 NOT dentro de OR Compuertas lógicas comerciales uad 2-input ND gate uad 2-input ND gate uad 2-input OR gate uad 2-input OR gate Hex inverter Hex inverter uad 2-input NND gate uad 2-input NND gate uad 2-input NOR gate uad 2-input NOR gate uad 2-input XOR gate uad 2-input XOR gate uad 2-input XOR gate Triple 3-input ND gate Página 3 de 44

4 740 Triple 3-input NND gate Dual 4-input NND gate uad 3-input ND gate input NOR gate input NND gate Equivalencias Mapas de Karnaugh Mapa de Karnaugh minterm de 3 variables Mapa de Karnaugh minterm de 4 variables Mapa de Karnaugh maxterm de 3 variables Mapa de Karnaugh maxterm de 4 variables Ejemplos de agrupaciones Códigos binarios Código CD Conversión decimal a CD Ejemplo Conversión de CD a decimal Ejemplo Código de Gray Codificadores Decimal to CD priority encoder Decodificadores Decodificador básico de 2 a 4 líneas Tabla de verdad CD to decimal decoder Tabla de verdad Decodificadores CD a 7 segmentos Display de 7 segmentos CD to 7 seg decoder/driver Tabla de verdad Pines de Control Decodificador para display cátodo común Cálculo de las resistencias DC to 7 seg decoder/driver Terminales de Control Multiplexores Multiplexor de 4 a líneas Tabla de funcionamiento Esquema equivalente al multiplexor Cronograma de una transmisión Demultiplexores Demultiplexor de a 4 líneas Tabla de funcionamiento LS38 Decodificador / Demultiplexor de 3 a 8 líneas Diagrama interno Tabla de funcionamiento Decodificador / Demultiplexor Tabla de funcionamiento Circuitos comparadores Comparador de magnitud de 4 bits... 3 Circuito comparador de 8 bits... 3 Circuitos sumadores... 3 Página 4 de 44

5 Semisumador (Half-adder)... 3 Circuito lógico de un semisumador... 3 Sumador completo (Full-adder)... 3 Circuito sumador completo Circuito sumador de 4 bits it Full-adder Circuito sumador de 8 bits Circuito subtractor de 4 bits Unidad aritmética / lógica (LU) (ritmetic Logic Unit) Flip-flops Lógica combinacional y lógica secuencial Flip-flop SR NOR Circuito lógico Símbolo lógico del flip-flop NOR Tabla de funcionamiento Cronograma para un flip-flop SR NOR Flip-flop SR NND Circuito lógico Símbolo lógico del flip-flop NND Tabla de funcionamiento Cronograma para un flip-flop SR NND Flip-flop SR síncrono Circuito lógico Símbolo lógico Tabla de funcionamiento Flip-flop SR síncrono con preset y clear Circuito lógico Símbolo lógico Tabla de funcionamiento Flip-flop tipo D Circuito lógico Símbolo lógico Tabla de funcionamiento Flip-flop J-K Símbolo lógico Tabla de funcionamiento Flip-flop J-K disparado por flanco Tabla de funcionamiento Dual edge triggered J-K flip-flop dual edge triggered J-K flip-flop Tabla de funcionamiento Contadores Condensador de desacoplo Contadores síncronos Circuitos integrados contadores Doble contador binario asíncrono Contador binario asíncrono Contador binario asíncrono Contadores de décadas Dual decade counter Decade counter Página 5 de 44

6 Contadores conectados en cascada Programación de contadores EJEMPLO: Contadores síncronos Sincronous Up/Down binary counter... 4 Conexión en cascada de 2 contadores reversibles ibliografía Página 6 de 44

7 Sistemas Numéricos Un sistema numérico consiste en un conjunto ordenado de símbolos ó guarismos empleados en la representación de números, con reglas definidas para operaciones matemáticas sobre esos símbolos, tales como la adición y la substracción. Sistema decimal Un sistema numérico recibe su nombre de acuerdo a la cantidad de símbolos que se utilizan para representar una cantidad. En el caso del sistema numérico que usamos a diario, se usan diez (0) símbolos por lo que recibe el nombre sistema decimal y se dice que tiene base o rádix igual a diez (0). Los símbolos usados son: 0,, 2, 3, 4, 5, 6, 7, 8 y 9. Éste sistema derivó del sistema numérico indoarábigo y posiblemente se adoptó porque contamos con diez dedos en las manos. Para diferenciar un número decimal de uno con otra base, se escribe con letras subíndices el valor de la base a la derecha del número, como ejemplo: Los números están compuestos por uno o más dígitos, que son cada uno de los símbolos usados para formar un número. Por ejemplo, el número 69 tiene dos (2) dígitos; el número 55 posee tres (3) dígitos. Notación posicional En un sistema de notación posicional, como lo es el sistema decimal, el valor representado por cada símbolo componente de un número es diferente conforme a su posición. La cantidad representada por cada símbolo depende fundamentalmente de su valor absoluto (cantidad de unidades representadas por el símbolo) y de su posición relativa a la coma que ocupa dentro de un número. Se considera posición cero como el primer dígito a la izquierda de la coma. Por ejemplo, en el sistema decimal, el símbolo 3 representa una cantidad diferente en el número 43 0 que en el número En el primer caso, el número 3 se encuentra en la posición cero y representa tres (3) unidades, en cambio en el segundo caso, el número 3 se encuentra en la posición uno, donde representa treinta (30) unidades. Cabe señalar que al no existir coma, se supone como posición cero el primer dígito de la derecha. En general, una determinada cantidad, se puede expresar de la siguiente forma: N r = a n a n 2 N...a r = j...a n Σ j= m a a j 0 r, a j a 2... a m Donde: r = base. r j = factor de multiplicación del símbolo. a j = símbolo perteneciente al conjunto de símbolos del sistema. n = número de dígitos de la parte entera. m = número de dígitos de la parte fraccionaria. a n- = dígito más significativo. a -m = dígito menos significativo. Ejemplo: 2 j 0 = Σ a j ,27 j 0 = a j 0 Σ 2 83, = ,27 Sistema binario El sistema binario es importante motivo de estudio debido a que todos los Sistemas Digitales operan únicamente con números binarios. El sistema binario tiene base igual a dos (2) y los símbolos empleados son 0 y. En el lenguaje de los Sistemas Digitales cada dígito recibe la denominación de bit, que es la contracción de las palabras, del idioma inglés, binary digit (dígito binario). Para denotar un número binario, se indica con el subíndice igual a 2, como se muestra en el siguiente ejemplo: Página 7 de 44

8 Conjuntos de bits Se utilizan con nombre propio a determinados conjuntos de dígitos en binario, los más usados son: Nibble: Conjunto de cuatro bits. Esto no representaría una estructura interesante si no fuera por dos razones: El código CD, que estudiaremos más adelante, y los números hexadecimales. Se requieren cuatro bits para representar un sólo dígito CD ó hexadecimal. yte: Conjunto de 8 bits y se simboliza con la letra. El byte es una importante unidad de medida de cantidad de información, usada en muchas áreas relacionadas con la electrónica y comunicaciones entre otras. El byte es la unidad básica de capacidad de los medios de almacenamiento de información digital, tales como memorias, CDROM, disquetes y discos duros entre otros. Cabe señalar que en el lenguaje de Sistemas Digitales y computación, a un conjunto de.024 bytes se le llama kilobyte (k), a un conjunto de.024 kilobytes es igual a un megabyte (M) y un gigabyte (G) es igual a un conjunto de.024 megabyte. Word: Un word (palabra) es un conjunto de 6 bits. Dword: Un Dword ó Doubleword (palabra doble) es un conjunto de 32 bits. word: Un word ó uadword (palabra cuádruple) es un conjunto de 64 bits. Dígitos más y menos significativos En un número entero, se llama dígito más significativo al que posee la posición con mayor valor, mientras que el dígito menos significativo es el que se encuentra en la posición cero. En los Sistemas Digitales, no siempre se presentan los números con el dígito más significativo a la izquierda, como estamos acostumbrados a hacerlo con los números decimales. Se usan únicamente con números binarios las siglas MS, (Most Significant it) para señalar el dígito más significativo y LS (Least Significant it) para señalar el bit menos significativo. Ejemplo: MS 00 2 = LS 00 2 Sistema hexadecimal El sistema hexadecimal tiene base igual a dieciséis (6) y sus símbolos son: 0,, 2, 3, 4, 5, 6, 7, 8, 9,,, C, D, E y F. Cada símbolo hexadecimal representa una cantidad equivalente en el sistema decimal de acuerdo como se muestra en la siguiente tabla: Símbolo hexadecimal Cantidad expresada en decimal C 2 D 3 E 4 F 5 Conversión de bases Evidentemente, en muchas oportunidades tendremos la necesidad de convertir un número en su equivalente con base diferente. continuación de detallarán las formas más usuales para convertir: Conversión de un entero decimal a binario El método más usado para realizar esta conversión es el denominado como divisiones sucesivas cuyo desarrollo consiste en:. Dividir por 2 la parte entera del número decimal a convertir. 2. Dividir por 2 sucesivamente la parte entera del cociente de la división anterior hasta obtener cociente igual a cero (0). 3. El cociente de cada división se multiplica por 2. El resultado de cada multiplicación corresponde a un dígito del número binario, siendo el bit menos significativo el resultado de la primera multiplicación y el más significativo el de la última. Página 8 de 44

9 En el siguiente ejemplo, se convierte el número decimal 27 en el binario 0(27 0 x 2 ): 27 : 2 = 3, 5 3 : 2 = 6, 5 6 : 2 = 3,0 3 : 2 =,5 : 2 = 0,5 0,5 2 = 0,5 2 = 0 2 = 0 0,5 2 = 0,5 2 = 0 2 MS LS Conversión de decimal a hexadecimal Esta conversión se puede realizar mediante divisiones sucesivas, al igual que la conversión de decimal a binario con la diferencia que en vez de dividir por 2 y luego multiplicar por 2, se divide por 6 y luego se multiplica por 6. Los resultados de las multiplicaciones que son mayores que 9 se reemplazan por el símbolo hexadecimal correspondiente. En el siguiente ejemplo se muestra cómo convertir a hexadecimal el número decimal 698 (698 0 x 6 ): 698 : 6 = 43, : 6 = 2, : 6 = 0,25 0,625 6 = 0 = 0, = = 0,25 6 = 2 Conversión de binario a decimal La conversión de un número binario a uno decimal se realiza usando el método del polinomio ponderado, esto es que el número decimal es igual a la suma de los productos entre el valor de cada dígito binario y la potencia de 2 correspondiente a su posición. En el siguiente ejemplo se convierte a decimal el número binario 0 (00 2 x 0 ): x 0 = x0 = x 0 = x 0 = x 0 = 2 Conversión de hexadecimal a decimal Esta conversión se realiza de un forma similar que la conversión de binario a decimal. El número decimal es igual a la suma de los productos entre el valor decimal de cada dígito hexadecimal y la potencia de 6 correspondiente a su posición. En el siguiente ejemplo se muestra como convertir el número hexadecimal 2F3 en el decimal 755 (2F3 6 x 0 ): x 0 = 2F x0 = x 0 = x 0 = x 0 = Página 9 de 44

10 Conversión de hexadecimal a binario Los números hexadecimales son usados en los Sistemas Digitales por la sencilla razón que basta un () dígito hexadecimal para representar la misma cantidad que con cuatro (4) dígitos binarios, como se muestra en la siguiente tabla: Número hexadecimal Número binario C 00 D 0 E 0 F Conversión de binario a hexadecimal Para convertir un número binario entero en hexadecimal, primero se deben formar grupos de 4 bits a partir de la derecha hacia la izquierda y luego cada grupo se debe reemplazar por el símbolo hexadecimal equivalente de acuerdo con la tabla anterior. Si el último grupo de la izquierda no contempla 4 bits, se debe completar 4 bits agregando ceros ( 0 ) a la izquierda hasta completarlos. En el siguiente ejemplo se convierte a hexadecimal el número binario ( x 6 ): C 6 Ésta característica hace que sea muy fácil convertir un número hexadecimal en binario y viceversa. Nótese que por razones prácticas, en la tabla anterior, se han representando los ceros ( 0 ) a la izquierda del número binario hasta completar 4 dígitos. Para convertir un número hexadecimal en binario, simplemente se debe reemplazar cada dígito hexadecimal por cuatro dígitos binarios equivalente a su símbolo de acuerdo a la tabla anterior. En el siguiente ejemplo se cómo convertir a binario el número hexadecimal C3 (C3 6 x 2 ): C Página 0 de 44

11 Álgebra de oole Los Sistemas Digitales están compuestos por circuitos lógicos digitales que son componentes electrónicos que manipulan información binaria. Una manera de describir el comportamiento de éstos circuitos es mediante el uso de un álgebra (notación matemática) que especifica la operación de éstos. El álgebra utilizada se llama álgebra boleana ó álgebra de oole y es una herramienta fundamental para el análisis y el diseño. El álgebra de oole es un sistema algebraico cerrado que contiene elementos que pueden asumir dos estados perfectamente diferenciados que son 0 y, y tres operaciones lógicas denominadas ND, OR y complemento. Operación ND La operación ND recibe su nombre de la conjunción. Su símbolo en el álgebra de oole es el de la multiplicación del álgebra convencional ( ). Podríamos definir una operación mediante una tabla que exprese el resultado de la operación frente a cada posible combinación que puedan asumir los operadores. Esta tabla se denomina tabla de verdad (truth table). La siguiente tabla de verdad expresa la operación ND entre los operadores x e y: x y x y Nótese en la tabla que la función x y es igual a solamente cuando la variable x es igual a y la variable y es igual a. Operación OR La operación OR recibe su nombre de la conjunción O. Su símbolo en el álgebra de oole es el de la suma del álgebra convencional ( + ) y su tabla de verdad se muestra a continuación: x y x + y Nótese en la tabla que la función x + y es igual a cuando la variable x es igual a o la variable y es igual a. En forma genérica, en una operación con n operadores la función OR será igual a cuando uno ó más de los operadores son igual a. Complemento El complemento de una variable que es igual a 0 es y el de una variables que es igual a, es 0. El símbolo del complemento de una variable x es x y se lee x negado. El complemento de una variable x se muestra en la siguiente tabla de verdad: x x 0 0 En forma genérica, en una operación con n operadores la función ND será igual a solo si todos los operadores son igual a, por éste motivo a la operación ND se le llama también todo o nada. Página de 44

12 Propiedades del álgebra de oole El álgebra de oole reúne diversas propiedades que nos permitirán manipular ecuaciones lógicas.. Conmutatividad a) x + y = y + x. b) x y = y x. 2. Distributividad a) x ( y + z) = x y + x z. b) x y z = ( x + y) ( x + z) 3. sociatividad +. a) x ( y + z) = ( x + y) + z b) x ( y z) = ( x y) z +.. Leyes y teoremas del álgebra de oole continuación se expresan las más importantes leyes y teoremas del álgebra de oole, con sus correspondientes demostraciones :. Teorema de idempotencia a) x + x = x. b) x x = x. x x + x = x = 0 + = x x x = x 0 x 0 = 0 x = 2. Teorema de los elementos dominantes 4. Identidad a) 0 + x = x. b) x = x. 5. Para cada elemento x del álgebra, existe un elemento denominado x (complemento), tal que: a) 0 =. b) = 0. a) x + =. b) x 0 = 0. x x = + = x x = 0 0 = 0 6. xiomas del complemento a) x + x =. b) x x = Ley involutiva x = x. x x x Página 2 de 44

13 4. Teorema de absorción a) x + x y = x x y x y x + x y b) x ( x + y) = x x y y x + x ( x + y) Teorema del consenso a) x + x y = x + y x y x + y x x y x + x y Leyes de De Morgan a) x + y = x y x y x + y x y x y x y En general: x + y + z +... = x y z... b) x y = x + y x y x y x y x + y x + y En general: x y z... = x + y + z +... b) x ( x + y) = x y x y x y x y x + x ( x + y) Página 3 de 44

14 Compuertas lógicas La importancia del álgebra de oole en los Sistemas Digitales es que ésta se puede asociar con los circuitos eléctricos y electrónicos que operan bajo régimen de conmutación. El elemento básico de los circuitos lógicos digitales se llama compuerta lógica (logic gate). Una compuerta lógica es un circuito electrónico que se usa para realizar una función boleana. Compuerta ES En el siguiente ejemplo, se muestra un circuito compuesto por una batería, un pulsador normalmente abierto () y una ampolleta (): 2. Cuando está conectada la ampolleta luce. Consideraremos como cuando la ampolleta se encuentre bajo esta condición. Estado de la ampolleta No luce 0 Luce partir de estas observaciones, podemos elaborar una tabla que nos exprese qué estado asumirá la ampolleta ante los posibles estados en que se pueda encontrar el interruptor: 0 0 Éste comportamiento podemos expresarlo en el álgebra de oole como: = El símbolo usado en los circuito electrónicos digitales para esta función se muestra en la siguiente figura y se denomina compuerta ES: Estableceremos que el interruptor puede asumir solamente dos estados:. Cuando el interruptor está sin pulsar, éste se encuentra abierto por lo que no conduce. Consideraremos como 0 cuando el interruptor no se encuentre sin presionar. 2. Cuando se pulsa el interruptor éste se cierra y se establece la conducción. Consideraremos como cuando el interruptor se encuentre presionado. Estas dos condiciones las podríamos expresar en la siguiente tabla: En la figura anterior, la letra denota la entrada de la compuerta y la letra denota la salida. Compuerta NOT continuación se presenta el circuito anterior pero usando un pulsador normalmente cerrado: Estado del interruptor Sin presionar 0 Presionado También la ampolleta puede asumir solamente dos estados:. Cuando no está conectada la ampolleta no luce. Consideraremos como 0 cuando la ampolleta se encuentre bajo esta condición. Página 4 de 44

15 Continuaremos considerando que el interruptor sin presionar equivale a que la variable sea igual a 0 (=0) y cuando esté presionado la variable sea igual a (=), pero el efecto que tiene sobre es distinto. En efecto, mientras no presionemos el interruptor, la ampolleta lucirá y cuando lo presionemos, la ampolleta no lucirá. Si lo expresamos en una tabla de verdad obtendríamos: 0 0 Éste comportamiento se expresa en el álgebra de oole como: = El símbolo esquemático electrónico para esta función se muestra en la siguiente figura y se denomina compuerta NOT: Si elaboramos una tabla de verdad ante todos los posibles combinaciones que puedan asumir los estados de las variables y, verificaremos que el comportamiento de este circuito es análogo a la operación ooleana ND: La expresión algebraica de ésta tabla es: = El símbolo esquemático electrónico se muestra en la siguiente figura y se denomina compuerta ND: Compuerta ND En el siguiente circuito se encuentran dos pulsadores normalmente abiertos conectados en serie. Determinaremos cómo el comportamiento de este circuito está asociado a una operación del álgebra de oole: La operación ND se puede realizar con 2 o más variables. Como ejemplo, se muestra el siguiente circuito, que contiene 3 contactos normalmente abiertos: C nalizando el circuito, verificaremos que la única posibilidad para lograr que luzca la ampolleta es que ambos pulsadores se encuentren presionados, es decir = cuando = y =. Página 5 de 44

16 La tabla de verdad que muestra el comportamiento del circuito es: C La siguiente figura muestra el símbolo de la compuerta lógica ND de 3 entradas: C lgebraicamente expresaremos: = + El símbolo electrónico se muestra en la siguiente figura y se denomina compuerta OR: l igual que la operación ND, la operación OR puede tener 2 o más variables de entrada. Como ejemplo se muestra un circuito con 3 contactos normalmente abiertos en paralelo: C Compuerta OR Un circuito con interruptores normalmente abierto conectados en paralelo es equivalente a la operación OR del álgebra de oole: En este circuito se cumple que la salida será igual a cuando cualquiera o ambos interruptores se encuentres presionados, por lo tanto su tabla de verdad coincide con la función OR del álgebra de oole: La tabla de verdad que muestra el comportamiento del circuito es: C La siguiente figura muestra el símbolo de la compuerta lógica OR de 3 entradas: C Página 6 de 44

17 Compuertas lógicas derivadas Mientras que las tres operaciones básicas ND, OR y NOT son suficientes para llevar a cabo todas las posibles operaciones y funciones lógicas, algunas combinaciones son muy usadas, a tal grado que han recibido su propio nombre y símbolo lógico. Éstas combinaciones de compuertas son NND, NOR, XOR y XNOR, y se detallan a continuación: El siguiente circuito lógico de contactos tiene el comportamiento de una compuerta NND: Compuerta NND El símbolo de la compuerta NND se muestra en la siguiente figura: Compuerta NOR El símbolo de la compuerta NOR se muestra en la siguiente figura: La compuerta NND tiene el comportamiento de una compuerta ND cuya salida ha sido complementada. Esto es lo que representa el círculo en el símbolo, por lo tanto una compuerta NND es equivalente a la combinación entre una compuerta ND y una compuerta NOT, como se muestra en la siguiente figura: En forma análoga a la compuerta NND, una compuerta NOR equivale a la conexión entre una compuerta OR y una compuerta NOT: + + El comportamiento de la función NND se expresa en la siguiente tabla de verdad: La expresión algebraica de la compuerta NND es: El comportamiento de la función NOR se expresa en la siguiente tabla de verdad: = Página 7 de 44

18 El siguiente circuito lógico de contactos tiene el comportamiento de una compuerta NOR: Compuerta XNOR Compuerta XOR El símbolo esquemático de la compuerta OR exclusiva ó simplemente XOR se muestra en la siguiente figura: El comportamiento de la función XOR se expresa en la siguiente tabla de verdad: XNOR equivale a la conexión entre una compuerta XOR y una compuerta NOT: El comportamiento de la función XOR se expresa en la siguiente tabla de verdad: La siguiente figura muestra un circuito de lógica de contactos que realiza la función XOR: La siguiente figura muestra un circuito de lógica de contactos que realiza la función XNOR: Página 8 de 44

19 Lógica combinacional En los circuitos de lógica combinacional, la respuesta a la salida de un circuito está en función de los estados lógicos presentes en las entrada y de la función lógica realizada. ND dentro de OR Circuito en lógica de contactos: C continuación se muestran circuitos lógicos básicos que valen la pena reconocer para un mejor estudio de los Sistemas Digitales: OR dentro de ND Circuito en lógica de contactos: Expresión boleana: = + C C Circuito lógico con compuertas: C + C Expresión boleana: = ( + ) C Circuito lógico con compuertas: Tabla de verdad: + C ( + ) C Tabla de verdad: C + C ( ) C C NOT dentro de ND Circuito en lógica de contactos: Página 9 de 44

20 Expresión boleana: Compuertas lógicas comerciales = 7408 uad 2-input ND gate Circuito lógico con compuertas: Tabla de verdad: VCC=4, GND=7 408 uad 2-input ND gate NOT dentro de OR Circuito en lógica de contactos: VCC=4, GND= uad 2-input OR gate Expresión boleana: = + Circuito lógico con compuertas: VCC=4, GND=7 407 uad 2-input OR gate + Tabla de verdad: VCC=4, GND= Página 20 de 44

21 7404 Hex inverter 7402 uad 2-input NOR gate VCC=4, GND=7 VCC=4, GND= Hex inverter 400 uad 2-input NOR gate VCC=4, GND=7 VCC=6, GND= uad 2-input XOR gate 7400 uad 2-input NND gate VCC=4, GND=7 VCC=4, GND= uad 2-input XOR gate 40 uad 2-input NND gate VCC=4, GND=7 VCC=4, GND=7 Página 2 de 44

22 4077 uad 2-input XOR gate input NOR gate VCC=4, GND=7 VCC=4, GND=7 74 Triple 3-input ND gate input NND gate VCC=4, GND=7 VCC=4, GND=7 740 Triple 3-input NND gate VCC=4, GND=7 Equivalencias Con el fin de reducir la cantidad de circuitos integrados que conforman un circuito lógico, es válido reemplazar algunas compuertas por otras que puedan cumplir la misma función. continuación se muestran algunas equivalencias que son válidas para considerar en el diseño de circuitos lógicos digitales:. ( ) C = C 742 Dual 4-input NND gate 2. ( + ) + C = + + C VCC=4, GND= uad 3-input ND gate 3. = VCC=4, GND=7 Página 22 de 44

23 = + VCC 2. + = 5. = VCC = + 7. = VCC 8. 0 = 9. = 0. + =. = Página 23 de 44

24 Mapas de Karnaugh Los mapas de Karnaugh es un método gráfico para simplificar ecuaciones de forma maxterm y minterm, a partir de una tabla de verdad. Mapa de Karnaugh minterm de 3 variables C C Mapa de Karnaugh maxterm de 4 variables C + D C + D Ejemplos de agrupaciones C + D C + D Mapa de Karnaugh minterm de 4 variables C D C D C D C D Mapa de Karnaugh maxterm de 3 variables C C Página 24 de 44

25 Códigos binarios Código CD Los números CD (inary Coded Decimal) ó decimal codificado en binario, son ampliamente usado en los Sistemas Digitales con el fin de simplificar la conversión e interpretación de números decimales convertidos en binario y viceversa. Conversión decimal a CD Para convertir un número decimal en CD, se reemplaza cada dígito decimal por 4 dígitos binarios equivalentes de acuerdo a la siguiente tabla, de forma análoga a la conversión de hexadecimal a binario. Decimal CD Nótese que en la tabla anterior, no existen los binarios 00, 0, 00, 0, 0 y. Ejemplo Conviértase el número 69 0 en su equivalente CD: CD Conversión de CD a decimal La conversión de un número CD a decimal se realiza en forma análoga a la conversión de un número binario en hexadecimal, es decir: Se forman grupos de 4 bits y luego se reemplaza cada grupo por un dígito decimal. Ejemplo Conviértase el siguiente número binario en su equivalente CD: CD Nótese en el ejemplo, que si el grupo más significativo no completa 4 dígitos, éste se debe completar con dígitos igual a cero. Código de Gray Existen algunas situaciones dentro de los Sistemas Digitales en donde es necesario que en una cuenta binaria cambie un solo bit de estado entre números consecutivos. Esto no sucede al usar los números binarios estudiados hasta ahora. Como ejemplo, los siguientes números binarios son consecutivos pero entre uno y otro existen 3 bits que cambian de estado: 00 2 a En el código de Gray entre números consecutivos cambia de estado solamente un bit a la vez, como se muestra en la siguiente tabla: inario Gray Un ejemplo de aplicación del código de Gray es en el Control de posicionamiento de máquinas ó motores, en Página 25 de 44

26 donde un sistema de detectores llamados encoders informan al Sistema de Control la posición de la máquina ó posición angular de un servomotor. Codificadores 7447 Decimal to CD priority encoder Tabla de verdad Inputs Outputs Out Out2 Out3 Out4 L L H L L L L H L H L L H L L L H L H H L L L H 7442 CD to decimal decoder Inputs Outputs D C H H H H H H H H H H H H H X X X X X X X X L L H H L X X X X X X X L H L H H H X X X X X X L H H H L L L X X X X X L H H H H L L H X X X X L H H H H H L H L X X X L H H H H H H L H H X X L H H H H H H H H L L X L H H H H H H H H H L H L H H H H H H H H H H H L Decodificadores Decodificador básico de 2 a 4 líneas Out Out2 Out3 Out4 Tabla de verdad CD inputs Decimal outputs L L L L L H H H H H H H H H L L L H H L H H H H H H H H L L H L H H L H H H H H H H L L H H H H H L H H H H H H L H L L H H H H L H H H H H L H L H H H H H H L H H H H L H H L H H H H H H L H H H L H H H H H H H H H H L H H H L L L H H H H H H H H L H H L L H H H H H H H H H H L H L H L H H H H H H H H H H H L H H H H H H H H H H H H H H L L H H H H H H H H H H H H L H H H H H H H H H H H H H H L H H H H H H H H H H H H H H H H H H H H H H H H Página 26 de 44

27 Decodificadores CD a 7 segmentos Display de 7 segmentos Tabla de verdad f a g b e d c DISPL CÁTODO COMÚN DISPL ÁNODO COMÚN a a b b c c d d e e f g COM f g COM Pines de Control I (lanking Input): Cuando esta entrada es activa todos las salidas pasan a un nivel inactivo. 45 CD to 7 seg decoder/driver LT (Lamp Test): Cuando esta entrada es activa, todos las salidas son activas. LE (Latch Enable): Cuando esta entrada es inactiva, en la salida permanecerá el número decodificado que estaba presente en la entrada en el instante en que LE pasara de estado activo a inactivo. Driver significa que las salidas son capaces de entregar en sus salidas suficiente corriente para encender los LEDs. Página 27 de 44

28 Decodificador para display cátodo común LT (Lamp Test) Cuando esta entrada se activa, todos los segmentos se encienden. RI (Ripple lanking Input): Entrada para conexión en cascada del lanking Input. La utilidad consiste en no encender los display que contienen ceros a la izquierda del número. Multiplexores Multiplexor de 4 a líneas Cálculo de las resistencias + V V R = I Si usamos valores prácticos como: entonces: V D =,5V. I D =0m. R = 00 ( + V,5 )Ω D D D D2 D3 D4 Tabla de funcionamiento Entradas Salidas Out 0 0 D 0 D2 0 D3 D4 Esquema equivalente al multiplexor Out 7447 DC to 7 seg decoder/driver (display ánodo común) D D2 D Out D4 Cronograma de una transmisión Terminales de Control I (lanking Input): Cuando esta entrada está activa, todos los segmentos se apagan. Página 28 de 44

29 D D2 D3 D4 Out D D2 D3 D4 Demultiplexores Demultiplexor de a 4 líneas D D D2 D3 D4 Tabla de funcionamiento Entradas Salidas D D2 D3 D4 0 0 D D D D 74LS38 Decodificador / Demultiplexor de 3 a 8 líneas 7438 Diagrama interno Página 29 de 44

30 7438 Tabla de funcionamiento 7454 Decodificador / Demultiplexor Tabla de funcionamiento Página 30 de 44

31 Circuitos comparadores 7485 Comparador de magnitud de 4 bits Circuitos sumadores Semisumador (Half-adder) Half adder Σ C out Circuito comparador de 8 bits Tabla de sumar 2 bits C out Σ Σ = C out = Circuito lógico de un semisumador Σ C out Sumador completo (Full-adder) Tabla de sumar 3 bits C in C out Σ Página 3 de 44

32 Circuito sumador completo Full adder Circuito sumador de 8 bits Half adder C in Half adder Σ C out Σ C out Σ C out Full adder C in Σ C out Circuito sumador de 4 bits C in C in C in C out FΣ C out FΣ C out FΣ C out HΣ Circuito subtractor de 4 bits Σ 4 Σ 3 Σ 2 Σ Σ it Full-adder Σ Σ2 Σ3 Σ4 C out C in minus = plus plus C in Σ= plus plus Página 32 de 44

33 Circuito sumador/subtractor de 4 bits Control Function 0 plus minus 748 Unidad aritmética / lógica (LU) (ritmetic Logic Unit) Página 33 de 44

34 Flip-flops Lógica combinacional y lógica secuencial En los circuitos de lógica combinacional, los estados que adquieren las salidas está en función de los estados de las entradas y de la operación realizada por el circuito. Dentro de los circuitos lógicos combinacionales se encuentran los circuitos comparadores, sumadores, codificadores, decodificadores, multiplexores y demultiplexores entre otros. En los circuitos lógicos combinacionales se cumple que para cierta combinación de estados de entrada el estado esperado en las salidas será siempre igual. Tabla de funcionamiento S R cción L L n n Memory L H L H Reset H L H L Set H H L L Indeterminada n y n son los estados de y respectivamente, antes de presentarse las condiciones indicadas. Cronograma para un flip-flop SR NOR S En los circuitos lógicos secuenciales los estados en las salidas no solo dependen de la combinación de los estados de las entradas y de la función realizada si no que además, depende de la secuencia en que estas cambian de estado. Entonces, para una misma combinación de los estados de entrada, pueden existir diferentes estados en las salidas. Todo depende de la secuencia de cambios de los estados de las entradas. Los flip-flops son los elementos fundamentales de la lógica secuencial y son unidad básica para formar los circuitos contadores, registros y memorias. Flip-flop SR NOR R Flip-flop SR NND Circuito lógico S R Circuito lógico Símbolo lógico del flip-flop NND Símbolo lógico del flip-flop NOR Tabla de funcionamiento S R cción L L n n Indeterminada L H L H Set H L H L Reset H H L L Memory Cronograma para un flip-flop SR NND Página 34 de 44

35 S R Circuito lógico S CLK PR R CLR Flip-flop SR síncrono Este flip-flop permite conmutar las salidas solamente con la presencia de una señal de sincronismo denominada reloj ó clock (CLK). Circuito lógico Símbolo lógico S PR CLK R CLR S CLK S Tabla de funcionamiento R Símbolo lógico S R CLK Tabla de funcionamiento CLK S R R H L L n n H L H L H H H L H L H H H L L L X X n n CLK S R PR CLR X L L L L n n H H L L L H L H L H L L L H L X X H L H L L X X L H L H H H H X X L L X X X H H L L Flip-flop tipo D En el flip-flop tipo D (Data), con el flanco de la señal de sincronismo, la salida adquirirá el estado de la entrada D. Circuito lógico Flip-flop SR síncrono con preset y clear Este es un flip-flop SR síncrono al que se la han incorporado dos nuevas entradas asíncronas, denominadas preset (PR) y clear (CLR). Con estas nuevas entradas se puede setear ó resetear las salidas en forma independiente de la señal de sincronismo. Símbolo lógico Página 35 de 44

36 Tabla de funcionamiento CLK D L X n n H L L H H H H L Flip-flop J-K Produciendo la realimentación desde las salidas hasta unas nuevas entradas en un flip-flop S-R síncrono, se puede lograr que cuando ambas entradas (set y reset) sean activas, no se produzca el estado no permitido ( y. Lo que sucede bajo estas condiciones de entrada, es que las salidas adquieren los estados contrarios a los que existían antes de presentarse estas condiciones. Este modo de operar se denomina toggle. Tabla de funcionamiento J K CLK cción L L n n Memoria L H L H Reset H L H L Set H H n n Toggle X X H n n X X L n n Memoria Memoria n y n son los estados de y respectivamente, antes del flanco ascendente de la entrada CLK Dual edge triggered J-K flip-flop En este flip-flop, la entrada set se denomina J y la entrada reset K. Símbolo lógico J K CLK 7476 dual edge triggered J-K flip-flop Tabla de funcionamiento J K CLK L L H n n L H H L H H L H H L H H H n n X X L n n Flip-flop J-K disparado por flanco El flip-flop J-K disparado por flanco (Edge triggered J- K flip-flop) se aprovechan los retardos producidos por la propagación de las compuertas con que está constituido para cambiar los estados de las salidas solo con un flanco de la entrada de reloj. Tabla de funcionamiento SD CD J K Operación L H X X H L Preset H L X X L H Clear L L X X H H Indeterminada H H h h n n Toggle H H l h L H Reset H H h l H L Set H H l l n n Memoria Las letras con minúscula (l, h) indican el estado de la entrada referenciada en el instante anterior a la transición de alto a bajo de la señal de reloj. Página 36 de 44

37 Contadores La operación en el modo toggle del flip-flop J-K es fundamental para el funcionamiento de los circuitos denominados contadores, puesto que con esta manera de conmutar se logra contar en binario los impulsos del reloj y/o dividir frecuencia. En el siguiente cronograma, se muestra la conmutación en la salida con los flancos del reloj, cuando un flipflop J-K está en el modo toggle (nótese que la entrada de reloj es bajo activa por lo que la salida cambiará con los flancos descendentes de CLK). CLK ciclo de CLK ciclo de 2 ciclos de CLK Del cronograma anterior se puede desprender que:. Las conmutaciones de sólo se producen con el flanco descendentes de CLK. 2. El período de la señal de salida tiene el doble de tiempo que la señal de entrada CLK, por lo que la salida tiene la mitad de la frecuencia que CLK. 3. Por cada dos ciclos de CLK solo se obtiene un ciclo en la salida. En el siguiente circuito se han conectado dos flip-flops J-K en modo toggle y en cascada, es decir, la salida del primero se conecta a la entrada CLK del segundo. H H H H J K J K En la salida 0, encontraremos que por cada flanco descendente de la señal CLK, de entrada, se producirá solo un cambio de estado. La salida 0 es la entrada CLK del siguiente flip-flop por lo que en la salida 0 tendremos que por cada flanco descendente de 0, existirá solo un cambio de estado. CLK Se puede completar una tabla con los estados de las salidas en los diferentes períodos de la señal CLK: Período 0 Entre instantes 0 y L L Entre instantes y 2 L H Entre instantes 2 y 3 H L Entre instantes 3 y 4 H H Entre instantes 4 y 5 L L Entre instantes 5 y 6 L H Entre instantes 6 y 7 H L Entre instantes 7 y 8 H H Entre instantes 8 y 9 L L Nótese que en cada período se presentan 0 y como un número binario de dos bits que al siguiente período se incrementa en. La cuenta se incrementa hasta alcanzar el máximo con solo dos bits y luego se reinicia desde cero, indefinidamente. Esta forma de contar, donde la cuenta máxima corresponde a todas las salidas en estado alto y luego la cuenta es cero, se denomina cuenta natural. En 0 podemos encontrar la frecuencia del reloj dividida en 2 y en está dividida por 4. Conectando varios flip-flops J-K, en modo toggle en cascada se logran los circuitos contadores, cuya cuenta máxima depende de la cantidad de flip-flops que contenga. Este tipo de contadores se denominan contadores asíncronos (ripple counters). Los contadores asíncronos, tienen limitaciones en la velocidad de operación y se caracterizan porque la salida de un flip-flop J-K sirve como señal de reloj para el siguiente. Esto produce latencias debidas a los tiempos de propagación de cada flip-flop que van en aumento en la medida que aumenta la cantidad de flipflop utilizados, haciendo que aparezcan, en algunos instantes, pulsos imprevistos (glitch) que no corresponden a la cuenta correcta. Página 37 de 44

38 lgunos ejemplos de éstos son los TTL 7490, 7493, 7493 y los CMOS 4020, 4040 y 458 entre otros. Se pueden conectar circuitos integrados contadores en cascada con el fin de obtener cuentas superiores a la que puede llegar un circuito por si solo. Circuito interno equivalente de cada contador CLK EN R H J H K H J 0 CLR La cuenta máxima en decimal que puede alcanzar un contador se puede determinar mediante la siguiente ecuación: H H K J CLR 2 C 0 = 2 n H K CLR Donde: C 0 : es la cuenta máxima decimal. n: es la cantidad de flip-flops que contiene el contador. H H J K CLR 3 Condensador de desacoplo Cabe señalar que los circuitos integrados de lógica secuencial como los flip-flops, contadores, registros de desplazamientos y memorias entre otros, siempre deben llevar en paralelo a sus terminales de alimentación, un capacitor de 00nF, para desacoplar los ruidos que se puedan transmitir por los conductores de la alimentación. Contadores síncronos En los contadores síncronos, la señal de reloj se aplica simultáneamente a cada flip-flop, siendo el tiempo de propagación igual en cada salida, permitiendo frecuencias de reloj superiores a las que permiten los contadores asíncronos Contador binario asíncrono 7493 Contador binario asíncrono Circuitos integrados contadores 4520 Doble contador binario asíncrono Página 38 de 44

39 Circuito interno equivalente H J CLK0 H H K J CLR CLK H K CLR Decade counter Este circuito integrado contiene un flip-flop J-K que solamente divide por 2 y otros 3 flip-flops J-K que están programados para dividir por 5. Normalmente se juntan estos con el fin de obtener un contador decimal. H J 2 MR MR2 H H K J CLR 3 GND=0; VCC=5. H K CLR Contadores de décadas Los contadores de décadas (decade counters) están programados para contar, con 4 bits, una década decimal (0~9) o, que es lo mismo, una cuenta CD. Contadores conectados en cascada ásicamente, para ampliar la capacidad de un circuito contador, basta con conectar dos o más contadores como se muestran en las siguientes figuras: 458 Dual decade counter Diagrama de tiempo CLK EN Página 39 de 44

40 Los terminales reset se unen para formar una señal de control reset en común. La cascada se realiza conectando el bit más significativo del primer contador, a la entrada de reloj del segundo contador. Se pueden conectar tantos contadores como se necesite, tomando en consideración que al estar conectados en cascada (ripple) se producirán mayores retardos de propagación que limitarán su funcionamiento con altas frecuencias de reloj. Para evitar los problemas mencionados anteriormente, se deben usar contadores síncronos. En la siguiente figura se muestran dos contadores CD conectados para contar hasta el número Nótese como el bit más significativo del dígito menos significativo (LSD) es usado como entrada de reloj para el siguiente contador. EJEMPLO: El siguiente contador (4040) está programado para contar hasta MS0 2 (5 0 ). La programación se realiza decodificando el numero MS0 2 (6 0 ) mediante la utilización de una compuerta ND. Solo cuando 2 y 3 sean nivel alto, la salida de la compuerta será nivel alto y realizará un reset a IC, por lo que la cuenta siguiente será cero, entonces la salida de la compuerta será nivel bajo. Esto nos dice que la salida de compuerta será nivel alto solo durante un pequeño intervalo de tiempo y que su duración depende de los tiempos de propagación de ambos circuitos integrados. En 3 encontraremos un ciclo completo por cada 6 ciclos completos de la señal entrante de reloj. Recuerde que el CI 458 tiene una entrada alto-activa de reloj y una entrada de habilitación que es utilizada como entrada de reloj bajo-activa. Programación de contadores La programación de contadores es necesaria para el funcionamiento de circuitos como relojes, temporizadores y otros en donde es necesario dividir frecuencia. Diagrama de tiempo CLK 2 3 Cuenta La idea es que la máxima cuenta del contador se diferente (siempre menor) a la cuanta máxima de acuerdo con la cantidad de flip-flops que contenga. La programación de contadores se realiza mediante la decodificación de un número con los bits de salida. Este número debe ser una unidad mayor que el de la cuenta a la que se requiere alcanzar. Página 40 de 44

41 Contadores síncronos 7493 Sincronous Up/Down binary counter GND=0; VCC=5. Circuito lógico Página 4 de 44

42 Este es un contador binario ascendente y descendente síncrono. La cuenta ascendente se produce cuando la señal de reloj (clock) es aplicada en el terminal señalado como CP U (Count Pulse Up). La cuenta es descendente cuando la señal de reloj se aplica en la entrada CP D (Count Pulse Down). mbas entradas de sincronismo trabajan con la transición de bajo a alto de la señal de sincronismo, por lo que si es necesario mantenerlas inactivas se deben dejar en nivel bajo. La entrada MR (Master Reset) es una entrada asíncrona que limpia el contador, es decir que todas las salidas pasan a nivel bajo. La entrada PL (Parallel Load) es asíncrona y realiza la "carga paralela" es decir que el número presente en las entradas D0 a D3 es traspasado a las salidas 0 a 3 respectivamente. Esto se hace con el fin de poder contar a partir de un número preestablecido en las entradas D0 a D3. Las salidas TC U (Terminal Count Up) - que equivale a un carry- y TC D (Terminal Count Down)- que equivale a un borrow- se usan para la conexión en cascada. Tabla de funcionamiento Diagrama de tiempo Página 42 de 44

43 Conexión en cascada de 2 contadores reversibles Con la conexión que se muestra a continuación, se puede contar reversiblemente entre 0 0 y Si se desea contar en CD se pueden reemplazar los circuitos integrados por el 7492 (Sincronous Reversible Decimal Counter), entonces la cuenta puede estar comprendida entre 00 0 y Página 43 de 44

44 ibliografía Página 44 de 44