INDICE CYNTHIA P.GUERRERO SAUCEDO PALOMA G. MENDOZA VILLEGAS 1

Transcripción

1

2 INDICE UNIDAD 1: SISTEMAS NUMERICOS 1 SISTEMA BINARIO CONVERSION DE DECIMAL A BINARIO CONVERSION DE BINARIO A DECIMAL ARITMETICA BINARIA SISTEMA HEXADECIMAL CONVERSION DE DECIMAL A HEXADECIMAL CONVERSION DE HEXADECIMAL A DECIMAL CONVERSION DE HEXADECIMAL A BINARIO CONVERSION DE BINARIO A HEXADECIMAL...9 UNIDAD 2: CIRCUITOS LOGICOS 3 COMPUERTAS LOGICAS CIRCUITOS LOGICOS COMBINACIONALES DESCRIPCIÓN DE CIRCUITOS LÓGICOS DE FORMA ALGEBRAICA (EXPRESIÓN BOOLEANA) IMPLEMENTACIÓN DE CIRCUITOS LOGICOS A PARTIR DE EXPRESIONES BOOLEANAS OBTENCION DE LA TABLA DE VERDAD DE UNA EXPRESION BOOLEANA OBTENCION DE UNA EXPRESION BOOLEANA A PARTIR DE SU TABLA DE VERDAD REDUCCION DE FUNCIONES LOGICAS 5.1 TEOREMAS BOOLEANOS TEOREMAS DE DEMORGAN MAPAS DE KARNAUGH..30 UNIDAD 3: CIRCUITOSLOGICOS SECUENCIALES 6 FLIP-FLOPS CIRCUITOS CONTADORES REGISTROS DE DESPLAZAMIENTO CODIFICADORES Y DECODIFICADORES EL MULTIPLEXOR Y DEMULTIPLEXOR CONVERTIDORES ANALOGICO-DIGITAL Y DIGITAL-ANALOGICO.62 CYNTHIA P.GUERRERO SAUCEDO PALOMA G. MENDOZA VILLEGAS 1

3 S ISTEMAS NUMERICOS Los sistemas de numeración son conjuntos de dígitos usados para representar cantidades, así se tienen los sistemas de numeración decimal, binario, octal, hexadecimal, etc. estos sistemas de numeración se caracterizan por tener una base (número de dígitos diferentes: diez, dos, ocho, dieciséis respectivamente). o Sistema binario o Sistema hexadecimal CYNTHIA P.GUERRERO SAUCEDO PALOMA G. MENDOZA VILLEGAS 2

4 1 SISTEMA BINARIO Definición El sistema binario es aquel que numera empleando sólo ceros (0) y unos (1). Esto quiere decir que, cualquier cifra puede expresarse a partir de estos números. Un dígito binario por sí solo (como "0" o "1") se llama un "bit". Por ejemplo tiene cinco bits de longitud. La palabra bit viene de las palabras inglesas "binary digit". El sistema binario es de valor posicional, en donde cada digito binario tiene su propio peso expresado como potencia de dos. Parte entera Parte fraccionaria Posición n n Punto Peso binario n= número de bits Para mostrar que un número es binario, ponemos un pequeño 2 al final como por ejemplo: 101 2, de esta manera nadie pensará que es el número decimal "101" (ciento uno). Los 15 primeros números binarios son se escriben como se muestra en la tabla de la derecha. Este sistema es utilizado por las computadoras u ordenadores que funcionan con un par de voltajes diferentes y que atribuyen el 0 al apagado y el 1 al encendido. Además se utiliza para codificar y decodificar información que se envía a través de medios electrónicos. Decimal Binario CYNTHIA P.GUERRERO SAUCEDO PALOMA G. MENDOZA VILLEGAS 3

5 1.1 Conversión de decimal a binario Para convertir un número decimal en un número binario se utiliza la división entre dos, esto es, se divide en forma repetida el número decimal entre dos y se escribe el residuo después de cada división hasta obtener un cociente de cero. El resultado se obtiene al escribir el primer residuo como el bit menos significativo (LSB) y el último como el bit más significativo (MSB). Ejemplo 1: Vamos a obtener el equivalente binario del valor decimal: Num/2 Residuo 25 1 LSB MSB =12 =6 =3 =1 =0 + residuo de 1 + residuo de 0 + residuo de 0 + residuo de 1 + residuo de = ACTIVIDAD 1: Realiza lo siguiente: a) Investiga y escribe en tu cuaderno 3 ejemplos de aplicación del sistema binario. b) Responde la siguiente pregunta: por qué es tan importante en el campo de la electrónica conocer el sistema binario? CYNTHIA P.GUERRERO SAUCEDO PALOMA G. MENDOZA VILLEGAS 4

6 Si el número decimal tiene parte entera y fraccionaria se deberá realizar la conversión en dos partes: 1. La parte entera se convierte utilizando el método explicado anteriormente. 2. La parte fraccionaria se puede convertir utilizando multiplicación sucesiva por 2. En este caso se multiplica la parte fraccionaria por 2 y después se multiplica cada parte fraccional resultante del producto por 2, hasta que el producto fraccionario sea 0 o hasta que se alcance el número deseado de posiciones decimales. Los dígitos acarreados, o acarreos generados por la multiplicación dan lugar al número binario. El primer acarreo que se obtiene es el MSB y el último el LSB. Ejemplo 2: Expresar el número decimal en el sistema binario. Parte entera = Num/2 Residuo Parte fraccionaria = Parte Fraccionaria entera x El resultado final es la unión de ambos valores: = CYNTHIA P.GUERRERO SAUCEDO PALOMA G. MENDOZA VILLEGAS 5

7 1.2 Conversión de binario a decimal Cualquier número binario puede convertirse en su equivalente decimal con solo sumar todos los pesos de las distintas posiciones en el número binario que contengan uno (1). Ejemplo 1: Dado el número binario: , encontrar el equivalente decimal. Para encontrar el resultado solo sumamos los pesos en donde hay un uno en el número binario: = = Numero binario Peso ACTIVIDAD 2: Resuelve en tu cuaderno las conversiones que se presentan en la siguiente página e incluye todos los procedimientos. Ejemplo 2: Ahora vamos a realizar lo mismo pero con cifras decimales. Dado el número binario: , encontrar el equivalente decimal. Numero binario Peso /2 1/4 1/ = /4+1/8= CYNTHIA P.GUERRERO SAUCEDO PALOMA G. MENDOZA VILLEGAS 6

8 Actividad 2: Conversiones de decimal a binario y de binario a decimal Convierta los siguientes números de decimal a Convierta los siguientes números de binario a binario: decimal: a) = a) = b) = c) = d) = e) = f) = g) = h) = i) = j) = k) = l) = m) = n) = o) = p) = q) = b) = c) = d) = e) = f) = g) = h) = i) = j) = k) = l) = m) = n) = o) = p) = q) = CYNTHIA P.GUERRERO SAUCEDO PALOMA G. MENDOZA VILLEGAS 7

9 1.3 Aritmética binaria Una de las principales aplicaciones de la electrónica digital es el diseño de dispositivos capaces de efectuar cálculos aritméticos, ya sea como principal objetivo (calculadoras, computadoras, máquinas registradoras, etc.) o bien, como una subfunción que les permita realizar su cometido principal (medidores, controladores, registradores, etc.) Por ello, y dado que los sistemas digitales solo pueden manejar información binaria, es necesario entender las operaciones aritméticas fundamentales en términos del sistema de numeración binario Suma binaria Para realizar una suma binaria se debe tomar en cuenta la siguiente tabla: Ejemplo: Sumar los números binarios y Paso 1: Esta operación matemática la comenzamos a realizar de derecha a izquierda. De modo que 0+0=0 Paso 2: Se suman los siguientes dígitos = 10 (según la tabla), se escribe el 0 y se acarrea o lleva un 1. Paso 3: sumamos = 10. De nuevo acarreamos o llevamos un 1, que tendremos que pasar a la cuarta posición del sumando. Paso 4: De acuerdo con la tabla tenemos que 1+ 0 = 1 Suma binaria = = = = Resultado 1 Acarreo Resultado 1 1 Acarreo Resultado 1 1 Acarreo Resultado ACTIVIDAD 3: Realiza en tu cuaderno las siguientes sumas binarias. (Deberás convertir primero de decimal a binario e incluir todas las operaciones) A) = B) = C) = D) = E) = F) 8+ 24= G) = H) = I) = J) 58+29= CYNTHIA P.GUERRERO SAUCEDO PALOMA G. MENDOZA VILLEGAS 8

10 1.3.2 Resta binaria Para realizar una resta binaria se debe tomar en cuenta la siguiente tabla: Ejemplo: Restar los números binarios y Paso 1: Esta operación matemática la comenzamos a realizar de derecha a izquierda. De modo que 1-1=0 Paso 2: Se restan los siguientes dígitos 0 1 = 11 (según la tabla), se escribe el 1 y se acarrea o lleva un 1. Paso 3: restamos 0-1 = 11. De nuevo acarreamos o llevamos un 1, que tendremos que pasar a la cuarta posición. Paso 4: De acuerdo con la tabla tenemos que 1-1 = 0 y 0-1=11 escribe el 1 y se acarrea o lleva un 1. Paso 5: restamos 0-1 = 11. De nuevo acarreamos o llevamos un 1, que tendremos que pasar a la sexta posición Resta binaria 0-0 = = = = 0 Acarreo 0 Resultado Acarreo 1 0 Resultado Acarreo Resultado Acarreo Resultado Acarreo Resultado Paso 6: por ultimo restamos 1-1 = Acarreo Resultado ACTIVIDAD 4: Realiza en tu cuaderno las siguientes restas binarias. (Deberás convertir primero de decimal a binario e incluir todas las operaciones) A) 15-7= B) 22-16= C) 87-53= D) 25-18= E) = F) 48-24= G) 62-38= H) 26-13= I) 92-73= J) 58-29= CYNTHIA P.GUERRERO SAUCEDO PALOMA G. MENDOZA VILLEGAS 9

11 1.3.3 Multiplicación binaria Para realizar una multiplicación binaria se debe tomar en cuenta la siguiente tabla: Ejemplo: División binaria Se sigue el mismo procedimiento que en la división decimal ACTIVIDAD 5: Realiza en tu cuaderno las siguientes multiplicaciones y divisiones binarias. (En el caso de las divisiones deberás convertir primero a binario) 1011*111= *11= *10= 1110*101= 1001*100= 15/5= 18/9= 49/7= 48/6= 54/9= CYNTHIA P.GUERRERO SAUCEDO PALOMA G. MENDOZA VILLEGAS 10

12 2 SISTEMA HEXADECIMAL Consta de 16 símbolos. Para indicar que el número se expresa en hexadecimal se suele colocar una H al final, por ejemplo 34AF 16 puede indicarse como 34AFH Base: 16 Símbolos: 0,1,2,3,4,5,6,7,8,9,A,B,C,D,E,F 2.1 Conversión de decimal a hexadecimal Procederemos del mismo modo que en la conversión decimal-binario, considerando B=16. Dividiremos la parte entera sucesivamente por la base, y la parte fraccionaria la multiplicaremos por la base. Ejemplo: Hállese el equivalente hexadecimal del número Parte entera =11DD 16 Parte fraccional =0.CA3D7 16 ACTIVIDAD 6: Resuelve en tu cuaderno las siguiente conversiones, incluye todos los procedimientos. Decimal a Hexadecimal: = = = = = Num/16 Residuo =D =D 17 1=1 1 1=1 0 Parte entera Fraccionaria C= A= = 3.84 D= = 7.04 El resultado final de ambos valores es: =11DD.CA3D7 1 x CYNTHIA P.GUERRERO SAUCEDO PALOMA G. MENDOZA VILLEGAS 11

13 2.2 Conversión de hexadecimal a decimal La conversión se realiza siguiendo el mismo procedimiento que en las conversiones binario-decimal, pero considerando la base B=16. En este caso, además, deberemos sustituir los valores A, B, C, D, E, F por su equivalencia en el sistema decimal. Ejemplo: Hállese el equivalente decimal del valor hexadecimal 39.B ,B8 16 = B = = = Conversión de hexadecimal a binario Basta con sustituir cada símbolo hexadecimal por su equivalente en binario, según se indica en la tabla siguiente: ACTIVIDAD 7: Resuelve en tu cuaderno las siguientes conversiones, incluye todos los procedimientos. Hexadecimal a decimal: 10A H = 35F H = 511 H = 32A H = FAB H = Hexadecimal a binario: 1DA H = 6D H = 188 H = FFF H = 353 H = CYNTHIA P.GUERRERO SAUCEDO PALOMA G. MENDOZA VILLEGAS 12

14 Ejemplo: Hállese el equivalente binario del número 9A7E 16 Con lo que tenemos que 9A7E 16 = Conversión de binario a hexadecimal La conversión de un número binario a hexadecimal se realiza a la inversa: se forman grupos de cuatro cifras binarias a partir de la coma decimal, hacia la izquierda y hacia la derecha, y se sustituye cada grupo por su equivalente hexadecimal. Si el grupo final de la izquierda queda incompleto, se rellena con 0 s por la izquierda. Del mismo modo, si el grupo final de la derecha queda incompleto, se rellena con 0 s por la derecha. Ejemplo: Calcúlese el equivalente hexadecimal del número binario Agrupamos y rellenamos con 0 s: ACTIVIDAD 8: Resuelve en tu cuaderno las siguientes conversiones, incluye todos los procedimientos. Binario a Hexadecimal: = = = = = Sustituimos cada grupo de 4 por su equivalente hexadecimal: Resultado: 1ABC701.C4 16 CYNTHIA P.GUERRERO SAUCEDO PALOMA G. MENDOZA VILLEGAS 13

15 C IRCUITOS LOGICOS COMBINATORIOS Los circuitos lógicos (también conocidos como circuitos digitales) están diseñados para producir voltajes de salida que se encuentran dentro de los intervalos de voltaje prescritos para 0 y 1, además responden en forma predecible a los voltajes de entrada que se encuentran dentro de los intervalos definidos de 0 y 1. o Compuertas lógicas o Circuitos lógicos combinacionales o Reducción de funciones lógicas por medio de teoremas booleanos o Reducción de funciones lógicas por medio de mapas de karnaugh CYNTHIA P.GUERRERO SAUCEDO PALOMA G. MENDOZA VILLEGAS 14

16 3 COMPUERTAS LOGICAS Las compuertas lógicas son bloques de hardware que producen una señal de salida 1 o 0 dependiendo de los valores de sus entradas. En la siguiente tabla se muestran los distintos tipos de compuertas lógicas, además de su descripción, símbolo, expresión booleana y tabla de verdad. Una expresión booleana es una expresión algebraica que da lugar a uno de dos posibles valores, 1 ("verdadero") o 0 ("falso"), conocidos como valores booleanos. Puedes utilizar un sistema de expresiones booleanas para representar cualquier compuerta lógica o circuito con varias compuertas. Una tabla de verdad es una herramienta para describir la forma en que la salida de un circuito lógico depende de los niveles lógicos presentes en las entradas del circuito. ACTIVIDAD 9: Investiga en internet la configuración interna de cada uno de los circuitos integrados de las distintas compuertas lógicas y pega una imagen de ellas o dibújalas en la tabla de la siguiente página. NOMBRE DESCRIPCION SIMBOLO NOT Produce una salida inversa o contraria a su entrada EXPRESION BOOLEANA X = A X = A TABLA DE VERDAD A X CONFIGURACION INTERNA DEL CIRCUITO INTEGRADO (74LS04) AND Solo se activa cuando las dos entradas están en 1 X = AB X = A B A B X (74LS08) CYNTHIA P.GUERRERO SAUCEDO PALOMA G. MENDOZA VILLEGAS 15

17 NOMBRE DESCRIPCION SIMBOLO OR NAND NOR XOR XNOR Solo se activa si cualquiera de sus entradas esta en 1 Opera en forma exactamente contraria a la compuerta AND Opera en forma exactamente contraria a la compuerta OR Es similar a la OR, excepto que cuando ambas entradas son 1 la XOR genera un 0 Opera en forma exactamente contraria a la compuerta XOR EXPRESION BOOLEANA X = A + B X = AB X = (AB) X = (A + B) X = (A + B) X = A B X = A B TABLA DE VERDAD A B X A B X A B X A B X A B X CONFIGURACION INTERNA DEL CIRCUITO INTEGRADO (74LS32) (74LS00) (74LS02) (74LS86) (74LS266) CYNTHIA P.GUERRERO SAUCEDO PALOMA G. MENDOZA VILLEGAS 16

18 4 CIRCUITOS LOGICOS COMBINACIONES Los circuitos lógicos (también conocidos como circuitos digitales) están diseñados para producir voltajes de salida que se encuentran dentro de los intervalos de voltaje prescritos para 0 y 1, además responden en forma predecible a los voltajes de entrada que se encuentran dentro de los intervalos definidos de 0 y Descripción de circuitos lógicos de forma algebraica (expresión booleana) Cualquier circuito lógico, sin importar que tan complejo sea, puede describirse por completo mediante el uso de las tres operaciones booleanas básicas ya que las compuertas AND, OR y NOT son los bloques fundamentales para la construcción de sistemas digitales. Ejemplo 1: Considere el siguiente circuito el cual tiene tres entradas A, B y C, y una sola salida X. Si utilizamos la expresión booleana para cada compuerta podemos determinar con facilidad la expresión para la salida. La expresión de salida para la compuerta AND se escribe como AB. Esta salida AND está conectada como entrada para la compuerta OR junto con C, otra entrada. Por lo tanto, podemos expresar la salida OR como X=AB+C. NOTA: En ocasiones puede haber confusión acerca de cuál operación debe llevarse a cabo primero en una expresión. Si una expresión contiene las operaciones AND y OR, la operación AND se realiza primero, a menos que haya paréntesis en la expresión, en cuyo caso la expresión encerrada entre paréntesis es la que se debe realizar primero. CYNTHIA P.GUERRERO SAUCEDO PALOMA G. MENDOZA VILLEGAS 17

19 Ejemplo 2: Considere el siguiente circuito el cual tiene tres entradas A, B y C, y una sola salida X. La expresión de salida para la compuerta OR se escribe A+B. Esta salida sirve como entrada para la compuerta AND junto con otra entrada C. Por ende, expresamos la salida de la compuerta AND como X=(A+B)C. Utilizamos los paréntesis para indicar que primero se aplica la operación OR entre A y B, antes de que a su suma OR se le aplique un AND con C. Sin los paréntesis se interpretaría de manera incorrecta, ya que A+BC significa que a la entrada AND se le aplica un OR con el producto de BC. Ejemplo 3: Considere el siguiente circuito el cual tiene dos entradas A y B, y una sola salida X. Siempre que haya un INVERSOR presente en el diagrama de un circuito lógico, la expresión de su salida es igual a la expresión de la entrada con una barra sobre ella. Por lo tanto, la salida del INVERSOR es A. La salida del INVERSOR se alimenta a una compuerta OR junto con B, de manera que la salida OR es igual a A +B. Ejemplo 4: Considere el siguiente circuito el cual tiene dos entradas A y B, y una sola salida X. CYNTHIA P.GUERRERO SAUCEDO PALOMA G. MENDOZA VILLEGAS 18

20 La salida de la compuerta OR es igual a A+B y se alimenta a través de un INVERSOR. Por lo tanto, la salida del INVERSOR es igual a (A+B ) ya que invirtió toda la expresión de entrada. Un circuito equivalente al anterior se realizaría utilizando solo la compuerta NOR como se muestra a continuación: ACTIVIDAD 10: Escribe la expresión booleana de los circuitos de las páginas 19 y 20. ACTIVIDAD 10: Expresión booleana de circuitos lógicos Escribe la expresión booleana de los siguientes circuitos lógicos: A B C Y= A B W= C D CYNTHIA P.GUERRERO SAUCEDO PALOMA G. MENDOZA VILLEGAS 19

21 ACTIVIDAD 10: Expresión booleana de circuitos lógicos CYNTHIA P.GUERRERO SAUCEDO PALOMA G. MENDOZA VILLEGAS 20

22 4.2 Implementación de circuitos lógicos a partir de expresiones booleanas Cuando la operación de un circuito se define mediante una expresión booleana, podemos dibujar el diagrama de un circuito lógico de manera directa a partir de esa expresión. Ejemplo 1: Si necesitamos un circuito definido por X=ABC, de inmediato sabemos que todo lo que se requiere es de dos compuertas AND de dos entradas como en el diagrama que se muestran a continuación: ACTIVIDAD 11: Realiza en tu cuaderno los circuitos lógicos de las expresiones booleanas que se muestran en la siguiente página. Ejemplo 2: Si necesitamos un circuito definido por X=A+B, utilizaríamos una compuerta OR de dos entradas con un inversor en una de ellas. Ejemplo 3: Si necesitamos un circuito definido por X=(A+B) (B +C), tendríamos que utilizar una compuerta AND en donde sus entradas serian A+B y B +C, y cada uno de estos términos se generaría a partir de una compuerta OR como se muestra a continuación. CYNTHIA P.GUERRERO SAUCEDO PALOMA G. MENDOZA VILLEGAS 21

23 ACTIVIDAD 11: Circuitos lógicos a partir de expresiones booleanas Realiza los circuitos lógicos de las siguientes expresiones booleanas: a) X=A+(BC) b) Y=(A+B)B c) X=(A+B)+(BC) d) Z=AB +CD) e) X=(A+B)C f) W=(A+B)+(C+D ) g) Y=(A B)+BC+B D h) X=A+(AB )+BC i) Z=A(B+C)+C j) W=AB +(B+C ) k) X=(A+B)CD l) Z=A+B +AB+C D CYNTHIA P.GUERRERO SAUCEDO PALOMA G. MENDOZA VILLEGAS 22

24 4.3 Obtención de la tabla de verdad de una expresión booleana y de un circuito lógico Una tabla de verdad es una herramienta para describir la forma en que la salida de un circuito lógico depende de los niveles lógicos presentes en las entradas del circuito. A B C X Ejemplo 1: En la siguiente figura se muestra un circuito lógico y su tabla de verdad. La tabla lista todas las posibles combinaciones de niveles lógicos presentes en las entradas A y B, junto con el correspondiente nivel en la salida X. Circuito lógico de 3 entradas y su tabla de verdad La primer entrada en la tabla muestra cuando A, B y C se encuentran en el nivel 0, en este caso la salida X será 0, ya que si sustituimos los valores en la expresión booleana tendríamos las siguientes operaciones: X=(0 0)+0=0. De igual forma podemos probar los valores de entrada en el circuito y veremos que a la Cuando A=0, B=0 y C=0 la salida X=0 salida tendremos un cero. La segunda entrada muestra cuando A=0, B=0, C=1 y la salida X=1, ya que si sustituimos los valores en la expresión booleana tendríamos las siguientes operaciones: X=(0 0)+1=1. Si probamos los valores de entrada en el circuito veremos que a la salida tendremos un 1. Cuando A=0, B=0 y C=1 la salida X=1 CYNTHIA P.GUERRERO SAUCEDO PALOMA G. MENDOZA VILLEGAS 23

25 La tercer entrada muestra cuando A=0, B=1, C=0 y la salida X=0, ya que si sustituimos los valores en la expresión booleana tendríamos las siguientes operaciones: X=(0 1)+0=0. Si probamos los valores de entrada en el circuito veremos que a la salida tendremos un 0. Cuando A=0, B=1 y C=0 la salida X=0 De manera similar, la tabla muestra que ocurre con el estado de la salida para cualquier conjunto de condiciones de entrada. ACTIVIDAD 12: Simula en Crocodile Clips los circuitos de los ejemplos 1 y 2, además comprueba su tabla de verdad. Ejemplo 2: En la siguiente figura se muestra un circuito lógico y su tabla de verdad. Circuito lógico de 3 entradas y su tabla de verdad A B C X ACTIVIDAD 13: Realiza en tu cuaderno la tabla de verdad para cada uno de los circuitos lógicos y expresiones booleanas que se presentan en la siguiente página. La primer entrada muestra cuando A=0, B=0, C=0 y la salida X=0, ya que si sustituimos los valores en la expresión booleana tendríamos las siguientes operaciones: X=(0+0) 0 = (0+0) 1=0. De igual forma podemos probar los valores de entrada en el circuito y veremos que a la salida tendremos un cero. Cuando A=0, B=0 y C=0 la salida X=0 CYNTHIA P.GUERRERO SAUCEDO PALOMA G. MENDOZA VILLEGAS 24

26 La tercer entrada muestra cuando A=0, B=1 y C=0 la salida X=1, ya que si sustituimos los valores en la expresión booleana tendríamos las siguientes operaciones: X=(0+1) 0 = (0+1) 1=1. Si probamos los valores de entrada en el circuito veremos que a la salida tendremos un 1. De manera similar, la tabla muestra que ocurre con el estado de la salida para cualquier conjunto de condiciones de entrada. Cuando A=0, B=1 y C=0 la salida X=1 ACTIVIDAD 13: Tabla de verdad de circuitos lógicos y expresiones booleanas Realiza la tabla de verdad para las siguientes expresiones booleanas y circuitos lógicos a) X=(A+B)B b) Y=(A+B)+(BC) c) Z=(A+B)C d) W=A+(AB )+BC e) f) g) h) CYNTHIA P.GUERRERO SAUCEDO PALOMA G. MENDOZA VILLEGAS 25

27 4.4 Obtención de una expresión booleana a partir de su tabla de verdad Se puede obtener una expresión booleana para un circuito requerido a partir de una tabla de verdad siguiendo el siguiente procedimiento: 1. Interprete el problema y establezca una tabla de verdad para describir su operación. 2. Escriba el termino AND (producto) para cada caso en el que la salida sea Escriba la expresión de suma de productos para la salida. Ejemplo 1: Paso1: Considere la siguiente tabla de verdad para un circuito que tiene dos entradas A y B, y una salida X. ACTIVIDAD 14: Obtén la expresión booleana de cada una de las tablas de verdad que se muestran en la página 28. A B X A B Paso 2: En cada renglón donde X=1 escribimos su expresión booleana como una operación AND en donde las variables que valgan 0 se pondrán como negadas, por lo tanto tenemos que la función booleana del segundo renglón es A B. Paso 3: Como no hay más renglones en donde X=1, tenemos que la expresión booleana de la tabla de verdad es X = A B. Su circuito lógico sería el siguiente: Circuito que produce una salida de 1 solo para la condición en la que A=0 y B=1 CYNTHIA P.GUERRERO SAUCEDO PALOMA G. MENDOZA VILLEGAS 26

28 Ejemplo 2: Diseñe un circuito lógico que tenga tres entradas A, B y C, y cuya salida este en ALTO solo cuando la mayoría de sus entradas estén en ALTO. 1. Con base al enunciado, la tabla quedaría de la siguiente manera: A B C X A BC AB C ABC ABC 2. Escribimos el termino AND para cada caso en que la salida sea Escribimos la suma de productos para la salida de la siguiente manera: X = A BC + AB C + ABC + ABC Su circuito lógico sería el siguiente: Como puedes ver hay expresiones booleanas muy extensas como la del ejemplo 2 en donde realizar su circuito lógico resulta complicado, por lo cual es necesario reducir la expresión booleana por medio de teoremas o mapas de Karnaugh como lo veremos en el tema 5. CYNTHIA P.GUERRERO SAUCEDO PALOMA G. MENDOZA VILLEGAS 27

29 ACTIVIDAD 14: Expresión booleana a partir de una tabla de verdad Escribe la expresión booleana de cada una de las siguientes tablas de verdad: a) X= A B X b) Y= A B Y c) A B C Z Z= d) A B C X e) A B C W f) A B C Y X= W= Y= CYNTHIA P.GUERRERO SAUCEDO PALOMA G. MENDOZA VILLEGAS 28

30 5 REDUCCION DE EXPRESIONES BOLEANAS 5.1 TEOREMAS BOOLEANOS Los teoremas booleanos permiten reducir la complejidad y extensión de las expresiones lógicas y circuitos lógicos. A continuación se enlistan los teoremas booleanos, en cada teorema A, B y C son variables lógicas que pueden ser un 0 o un A 0 = 0 2. A 1 = A 3. A A = A 4. A A = 0 5. A + 0 = A 6. A + 1 = 1 7. A + A = A 8. A + A = 1 9. A + B = B + A 10. A B = B A 11. A + (B + C) = (A + B) + C = A + B + C 12. A(BC) = (AB)C = ABC 13a. A(B + C) = AB + AC 13b.(A + B)(C + D) = AC + AD + BC + BD 14. A + AB = A 15a. A + A B = A + B 15b. A + AB = A + B ACTIVIDAD 15: Los teoremas Booleanos fueron escritos por George Boole, investiga su biografía y escríbela en tu cuaderno. Ejemplo 1: Simplifique la expresión X = AB D + AB D. Para solucionarlo primero factorizamos las variables comunes AB : X = AB (D + D ) Si utilizamos el teorema (8), el término (D + D ) es equivalente a 1: X = AB (1) Utilizando el teorema (2) nos queda: X = AB Ejemplo 2: Simplifique la expresión Y = (A + B)(A + B). Podemos expandir la expresión si multiplicamos los términos utilizando el teorema (13) Y = A A + A B + BA + BB CYNTHIA P.GUERRERO SAUCEDO PALOMA G. MENDOZA VILLEGAS 29

31 Si utilizamos el teorema (4), el término A A = 0. Además BB=B usando el teorema (3). Y = 0 + A B + BA + B = A B + AB + B Si factorizamos la variable B utilizando el teorema (13) tenemos: Y = B(A + A + 1) Usando los teoremas (6) y (2): Y = B Ejemplo 3: Simplifique la expresión W = ACD + A BCD. Si factorizamos las variables comunes CD, tenemos que: W = CD(A + A B) Utilizando el teorema (15a) podemos sustituir A + A B por A + B: W = CD(A + B) W = ACD + BCD ACTIVIDAD 16: Teoremas booleanos Simplifica las siguientes expresiones utilizando los teoremas booleanos: ACTIVIDAD 16: Simplifica en tu cuaderno las expresiones que se muestran en el recuadro de la actividad 16. a) Use los teoremas (13) y (14) para simplificar: X = AC + ABC b) Use los teoremas (13) y (8) para simplificar: Y = A B CD + A B C D c) Use los teoremas (13) y (15b) para simplificar:w = A D + ABD d) Simplifique la siguiente expresión utilizando los teoremas (13b), (3) y (4): Z = (M + N)(M + P)(N + P ) e) Simplifique la siguiente expresión utilizando los teoremas (13a), (8) y (6) : X = A BC + ABC + BC D CYNTHIA P.GUERRERO SAUCEDO PALOMA G. MENDOZA VILLEGAS 30

32 5.2 TEOREMAS DE DEMORGAN Los teoremas de DEMORGAN son extremadamente útiles para simplificar expresiones en las cuales se invierte un producto o la suma de variables. Los dos teoremas son: 16. A + B = A B 17. A B = A + B Ejemplo 1: Simplifique la expresión X = (A + C) (B + D ) en una en la que solo haya variables individuales invertidas. Si utilizamos el teorema (17) y tratamos a (A + C) como la primera variable y a (B + D ) como la segunda variable, tenemos que: X = (A + C) + (B + D ) Ahora aplicamos el teorema (16): X = (A C ) + (B D ) Cancelando las dobles inversiones nos queda por ultimo: X = AC + B D Ejemplo 2: Simplifique la expresión Y = A + B C en una en la que solo haya variables individuales invertidas. Primero colocaremos entre paréntesis las variables B C ya que como mencionamos anteriormente la operación AND se realiza primero y de esta manera no nos confundiremos: Y = A + (B C) Ahora aplicamos el teorema (16): Y = A (B ) C Aplicando el teorema (17) a los términos (B ) C tenemos: ACTIVIDAD 17: Simplifica en tu cuaderno las expresiones que se muestran en el recuadro de la actividad 17 utilizando los teoremas de DeMorgan. CYNTHIA P.GUERRERO SAUCEDO PALOMA G. MENDOZA VILLEGAS 31

33 Y = A (B + C ) Cancelando las dobles inversiones nos queda por ultimo: Y = A (B + C ) ACTIVIDAD 17: Teoremas de DeMorgan Simplifique las siguientes expresiones en una en la que solo haya variables individuales invertidas: a) Z = A + B b) X = AB c) W = (A + BC) (D + EF) d) X = AB CD EF e) Y = A BC f) W = A(B )D + C g) Y = (M + N )(M + N) 5.3 Mapas de Karnaugh El mapa de Karnaugh (mapa K) es una herramienta grafica que se utiliza para simplificar una ecuación lógica o convertir una tabla de verdad en su correspondiente circuito lógico mediante un proceso simple y ordenado. Una tabla de verdad proporciona el valor de la salida X para cada combinación de valores de entrada, esta misma información es proporcionada por un mapa K pero en un formato distinto. Cada caso en la tabla de verdad corresponde a una casilla en el mapa K como se puede observar en los siguientes ejemplos: CYNTHIA P.GUERRERO SAUCEDO PALOMA G. MENDOZA VILLEGAS 32

34 A B X A B AB X = A B + AB B B A 1 0 A 0 1 A B C X A B C A B C A BC ABC X = A B C + A B C + A BC + ABC C C A B 1 1 A B 1 0 AB 1 0 AB 0 0 A B C D X A B C D A BC D ABC D ABCD X = A B C D + A BC D + ABC D + ABCD C D C D CD CD A B A B AB AB CYNTHIA P.GUERRERO SAUCEDO PALOMA G. MENDOZA VILLEGAS 33

35 Agrupamiento La expresión para la salida X puede simplificarse mediante la combinación apropiad de las casillas en el mapa K que contengan 1s. El proceso para combinar estos 1s se conoce como agrupamiento. Podemos considerar que la parte superior del mapa se dobla para tocar la parte inferior, de manera similar las casillas de la columna a la izquierda son adyacentes a las correspondientes a la columna a la derecha. En base a lo anterior podemos agrupar los 1s en grupos de dos, cuatro y ocho. En donde a cada grupo lo expresaremos como una operación AND entre las variables que conforman. Si se tuviera en un grupo una variable multiplicada por la misma variable pero negada (A A ) estas se cancelan como se menciona en el teorema booleano número 4. Si existen más de dos grupos debemos de formar la suma OR de todos los términos generados, uno por cada grupo. Ejemplos de agrupamiento de pares (grupos de dos) Mapa K Mapa K C C A B 0 0 A B 1 0 AB 1 0 AB 0 0 C C A B 0 0 A B 1 1 AB 0 0 AB 0 0 C C A B 1 0 A B 0 0 AB 0 0 AB 1 0 C D C D CD CD A B A B AB AB X = BC X = A B X = B C X = A B C + AB D CYNTHIA P.GUERRERO SAUCEDO PALOMA G. MENDOZA VILLEGAS 34

36 Ejemplos de agrupamiento de cuartetos (grupos de cuatro) C C C C C C C D C D CD CD A B 0 0 A B 1 0 A B 1 1 A B A B 1 1 A B 1 0 A B 0 0 A B AB 1 1 AB 1 0 AB 0 0 AB AB 0 0 AB 1 0 AB 1 1 AB X = B X = C X = B X = BD + B D Ejemplos de agrupamiento de octetos (grupos de ocho) C D C D CD CD C D C D CD CD C D C D CD CD C D C D CD CD A B A B A B A B A B A B A B A B AB AB AB AB AB AB AB AB X = B X = D X = C X = B CYNTHIA P.GUERRERO SAUCEDO PALOMA G. MENDOZA VILLEGAS 35

37 Ejemplo 1: La siguiente figura muestra un mapa K para un problema con 4 variables obtenga su expresión booleana reducida: C D C D CD CD A B A B AB AB En este caso tenemos un 1 solo (sin otros 1s adyacentes) por lo cual formara un grupo y su expresión será: A B CD Para el par tendremos: ACD Para el cuarteto tendremos: BD Y por último tenemos que la expresión booleana reducida es: X = A B CD + ACD + BD ACTIVIDAD 18: Reduzca las funciones obtenidas de la actividad 14 por medio de los mapas K. Ejemplo 2: Reduce por medio de los mapas K la expresión booleana del ejemplo 2 de la página 25 que tenía el siguiente enunciado: Diseñe un circuito lógico que tenga tres entradas A, B y C, y cuya salida este en ALTO solo cuando la mayoría de sus entradas estén en ALTO. 1. La tabla de verdad es la siguiente: A B C X A BC AB C ABC ABC 2. Escribimos el termino AND para cada caso en que la salida sea Escribimos la suma de productos para la salida de la siguiente manera: X = A BC + AB C + ABC + ABC 4. Realizando el mapa K nos queda lo siguiente: 5. Al agrupar obtenemos 3 grupos pares. 6. La función reducirá será: X = AB + BC + AC C C A B 0 0 A B 0 1 AB 1 1 AB 0 1 CYNTHIA P.GUERRERO SAUCEDO PALOMA G. MENDOZA VILLEGAS 36

38 C IRCUITOS LOGICOS SECUENCIALES A diferencia de los circuitos combinacionales, en los circuitos secuenciales se guarda memoria de estado. Las salidas no dependen tan solo del valor de las entradas en un instante dado, sino que también están determinadas por el estado almacenado en el circuito. o Flip-flops o Codificadores y decodificadores o Circuitos contadores o Registros de corrimiento CYNTHIA P.GUERRERO SAUCEDO PALOMA G. MENDOZA VILLEGAS 37

39 6 FLIP-FLOPS El flip-flop (FF) es un elemento de memoria que almacena un bit de información y está formado por un conjunto de compuertas lógicas. Al flip-flop también se le conoce como latch y multivibrador biestable. El termino latch se utiliza para ciertos tipos de flip-flops que describiremos más adelante. El termino multivibrador biestable es el nombre técnico más adecuado en español para un flip-flop. 6.1 Latch de compuerta NAND El circuito de FF más básico puede crearse a partir de dos compuertas NAND o de dos compuertas NOR. En la siguiente figura se muestra el latch de compuerta NAND y su tabla de verdad. En este latch la salida de la compuerta NAND-1 está conectada a una de las entradas de la compuerta NAND-2 y viceversa. Set Reset Salida 1 1 Sin cambio 0 1 Q=1 1 0 Q=0 0 0 Invalido* *Produce Q=Q =1 Las salidas de las compuertas identificadas como Q y Q, son las salidas del latch. Bajo condiciones normales, una salida siempre será el inverso de la otra. Existen dos entradas para el latch: la entrada SET (inicio) es la que establece Q en estado 1 y la entrada RESET (reinicio o borrado) es la que establece Q en estado 0. Por lo general las entradas SET y RESET permanecen en el estado ALTO, y una de ellas cambiara al estado BAJO mediante un pulso cada vez que se quiera cambiar el estado de las salidas del latch. Cuando SET=RESET=0 se trata de establecer y borrar al latch al mismo tiempo, y produce Q=Q =1, por lo cual esta condición de entrada no debe utilizarse. CYNTHIA P.GUERRERO SAUCEDO PALOMA G. MENDOZA VILLEGAS 38

40 6.2 Latch de compuerta NOR En la siguiente figura se muestra el latch de compuerta NOR y su tabla de verdad. En este latch la salida de la compuerta NOR-1 está conectada a una de las entradas de la compuerta NOR-2 y viceversa. Como se puede observar este arreglo es similar al latch de compuerta NAND solo que las salidas Q y Q aparecen en posiciones invertidas. Set Reset Salida 0 0 Sin cambio 1 0 Q=1 0 1 Q=0 1 1 Invalido* *Produce Q=Q =0 ACTIVIDAD 19: Simula en Crocodile Clips el latch de compuerta NAND y el latch de compuerta NOR y comprueba sus tablas de verdad. Las salidas de las compuertas identificadas como Q y Q, son las salidas del latch. Bajo condiciones normales, una salida siempre será el inverso de la otra. Existen dos entradas para el latch: la entrada SET es la que establece Q en estado 1 y la entrada RESET es la que establece Q en estado 0. Por lo general las entradas SET y RESET permanecen en el estado BAJO, y una de ellas cambiara al estado ALTO mediante un pulso cada vez que se quiera cambiar el estado de las salidas del latch. Cuando SET=RESET=1 se trata de establecer y borrar al latch al mismo tiempo, y produce Q=Q =0, por lo cual esta condición de entrada no debe utilizarse. NOTA: Cuando se aplica energía aun circuito, no es posible predecir el estado inicial de la salida de un flipflop si sus entradas SET y RESET se encuentran en su estado inactivo. Se tiene la misma probabilidad de que el estado inicial sea Q=0 que Q=1. CYNTHIA P.GUERRERO SAUCEDO PALOMA G. MENDOZA VILLEGAS 39

41 6.3 Señales de reloj y flip-flops sincronizados por reloj Los circuitos digitales pueden operar en forma asíncrona o síncrona. En los sistemas asíncronos, las salidas de los circuitos pueden cambiar de estado en cualquier momento en el que una o más de sus entradas cambien, como lo vimos con los latch NAND y latch NOR. En los sistemas síncronos, los tiempos exactos en los que cualquier entrada puede cambiar de estado se determinan con base a una señal que se conoce comúnmente como el reloj (clock o clk). Por lo común, esta señal de reloj es un tren de pulsos rectangulares o una onda cuadrada. 1 0 Transición de pendiente positiva Señal de reloj Transición de pendiente negativa A diferencia de los latch los flip-flops son dispositivos síncronos y el estado de sus salidas es controlado por una señal de reloj. Los flip-flops son dispositivos que responden una señal de reloj durante los cambios de 1 a 0 lógico (TPN, transición de pendiente negativa) o de 0 a 1 lógico (TPP, transición de pendiente positiva), según el tipo de flip-flop. 6.4 Circuitos generadores de reloj con el temporizador 555 El circuito integrado utilizado comúnmente para generar la señal de reloj u onda cuadrada es el 555. Este circuito integrado puede operar en dos modos: o Astable o Monoestable CI 555 CYNTHIA P.GUERRERO SAUCEDO PALOMA G. MENDOZA VILLEGAS 40

42 ACTIVIDAD 20: Generador de pulsos de reloj con el CI 555 a) Descripción de terminales b) Modos de operacion c) Circuito para el modo de operación como astable Circuito para el modo de operación como monoestable ACTIVIDAD 20: Para el circuito integrado 555 Investiga lo siguiente y completa el cuadro de la izquierda: a) La descripción de cada terminal. b) Describa sus modos de operación como astable y monoestable. c) Los circuitos para cada modo de operación.. CYNTHIA P.GUERRERO SAUCEDO PALOMA G. MENDOZA VILLEGAS 41

43 6.5 Flip-flop sincronizado por reloj S-R El latch NOR es un circuito secuencial asíncrono, pero si agregamos un circuito de conducción de pulsos de reloj formado por dos compuertas AND podemos obtener un flip-flop sincronizado por reloj S-R. En este flip-flop las entradas S (SET) y R (RESET) controlan su estado de la misma forma como se describió antes para el latch de compuerta NOR, pero este flip-flop solo puede cambiar de estado cuando una señal que se aplica a su entrada C (clock o reloj) realiza la transición de 0 a 1 (transición de pendiente positiva). Latch NOR Flip-flop sincronizado por reloj S-R En las siguientes figuras se muestra el símbolo lógico para un flip-flop sincronizado por reloj en S-R, la tabla de verdad que muestra cómo responderá la salida del flip-flop a la transición de pendiente positiva ( ) en la entrada C para las diversas combinaciones de las entradas S y R, y las formas de onda que ilustran la operación del flip-flop S-R sincronizado por reloj. Flip-flop S-R S R C Salida 0 0 Sin cambio 1 0 Q=1 0 1 Q=0 1 1 Invalido* *Produce Q=Q =0 = transición de pendiente positiva de la señal de reloj Tabla de verdad Formas de onda CYNTHIA P.GUERRERO SAUCEDO PALOMA G. MENDOZA VILLEGAS 42

44 6.6 Flip-flop sincronizado por reloj J-K Si al latch NOR le agregamos un circuito de conducción de pulsos de reloj formado por dos compuertas AND de 3 entradas podemos obtener un flip-flop sincronizado por reloj J-K. En este flip-flop las entradas J y K controlan su estado de la misma forma que las entradas S y R controlan el flip-flop S-R al momento de una transición de pendiente positiva, pero con la diferencia de que la condición J=K=1 (modo de conmutación) no produce una salida ambigua, sino que el FF siempre cambiara a su estado opuesto cuando ocurra una transición de pendiente positiva. Flip-flop sincronizado por reloj J-K En las siguientes figuras se muestra el símbolo lógico para un flip-flop sincronizado por reloj en J-K, la tabla de verdad que muestra cómo responderá la salida del flip-flop a la transición de pendiente positiva ( ) en la entrada C para las diversas combinaciones de las entradas S y R, y las formas de onda que ilustran la operación del flip-flop J-K sincronizado por reloj. Flip-flop J-K J K C Salida 0 0 Sin cambio 1 0 Q=1 0 1 Q=0 1 1 Conmuta o Báscula = transición de pendiente positiva de la señal de reloj Tabla de verdad Formas de onda CYNTHIA P.GUERRERO SAUCEDO PALOMA G. MENDOZA VILLEGAS 43

45 6.7 Flip-flop sincronizado por reloj en D El flip-flop D es una modificación del latch NAND y recibe su nombre debido a su capacidad de transferir datos. A diferencia de los flip-flop S-R y J-K, este flip-flop solo tiene una entrada de control Latch NAND síncrona D (Datos). El flip-flop Flip-flop sincronizado por reloj D D funciona de la siguiente manera: Q cambiara al mismo estado que esté presente en la entrada D cuando ocurra una transición de pendiente positiva en C. En las siguientes figuras se muestra el símbolo lógico para un flip-flop sincronizado por reloj en D, la tabla de verdad que muestra cómo responderá la salida del flip-flop a la transición de pendiente positiva ( ) en la entrada C para las diversas combinaciones de la entrada D, y las formas de onda que ilustran la operación del flip-flop D sincronizado por reloj. D C Salida 0 Q=0 1 Q=1 = transición de pendiente positiva de la señal de reloj ACTIVIDAD 21: Realiza las siguientes actividades en tu cuaderno: a) Investiga y describe 3 aplicaciones de los flipflops. b) Investiga la configuración de las terminales de los circuitos integrados: o Flip-flop J-K: 74LS73 o Flip-flop D: 74LS74 Flip-flop D Tabla de verdad Formas de onda CYNTHIA P.GUERRERO SAUCEDO PALOMA G. MENDOZA VILLEGAS 44

46 7 CIRCUITOS CONTADORES Un circuito contador nos permite contabilizar cualquier tipo de eventos. Los contadores son circuitos secuenciales de salida binaria o cuenta binaria que tienen una sola entrada de pulsos los cuales se acumulan. Los pulsos de entrada se aplican a la entrada de reloj del contador, incrementándose si es un contador que cuenta en sentido ascendente o decrementandose si es un contador que cuenta en sentido descendente con cada pulso aplicado a la entrada. Los circuitos contadores están formados por un conjunto de flip-flops y se pueden clasificar en dos tipos: contadores asíncronos y contadores síncronos. 7.1 Contadores asíncronos Son aquellos en los que las entradas de reloj que los gobiernan no actúan simultáneamente en todos los flip-flops sino secuencialmente, es decir, los pulsos a contar no se aplican a todos los flip-flops a la vez, sino generalmente solo al primero, y las entradas de reloj del resto son gobernadas por las salidas del flip-flop precedente, como se observa en la imagen de la derecha. Contador asíncrono La siguiente figura muestra un circuito contador asíncrono binario de cuatro bits, en este circuito los pulsos de reloj se aplican solo a la entrada CLK del flip-flop A. Las salidas (Q) de los flipflops D, C, B y A representan un numero binario de cuatro bits en donde D es el MSB (bit más significativo) y A es el LSB (bit menos significativo). A B C D Contador asíncrono de 4 bits CYNTHIA P.GUERRERO SAUCEDO PALOMA G. MENDOZA VILLEGAS 45

47 El flip-flop A conmutara (cambiara a su estado opuesto) cada vez que los pulsos de reloj hagan una TPN (transición de pendiente negativa o cambio de 1 a 0) ya que el circulito en la entrada CLK de los flip-flops nos indica que trabajan o conmutan con lógica negativa. Observe que J=K=1 para todos los flip-flops. La salida normal (Q) del flip-flop A actúa como la entrada CLK para el flip-flop B, por lo que el flip-flop B conmutara cada vez que la salida de A cambie de 1 a 0. Así mismo el flip-flop C conmutara cuando B cambie de 1 a 0 y el flip-flop D conmutara cuando C cambie de 1 a 0. Lo anterior se puede ver en el siguiente diagrama de tiempos: ACTIVIDAD 22: Contesta lo siguiente: a) Se requiere un contador que cuente el número de vehículos que ingresan a un estacionamiento con capacidad de 31. Cuántos flip-flops necesita? Diagrama de tiempos del contador asíncrono Este contador tiene 16 estados diferentes (de 0000 a 1111 binario o de 0 a 15 decimal), por lo cual se dice que es un contador MOD 16. El número MOD es igual al número de estados por los que pasa el contador en cada ciclo completo antes de que se reinicie. El número MOD puede aumentarse o disminuirse con solo agregar o quitar flipflops al contador. Esto es: Numero MOD=2 N en donde N es el número de flip-flops conectados en el contador. b) Se necesita un contador que cuente el número de personas que pasan al día por una de las salidas de la estación del vivebus. El contador debe ser capaz de contar hasta Cuántos flip-flops necesita? CYNTHIA P.GUERRERO SAUCEDO PALOMA G. MENDOZA VILLEGAS 46

48 7.2 Contadores síncronos Son aquellos en los que los pulsos a contar se aplican a las entradas de reloj de todos los flip-flops a la vez, de forma tal que estos cambian de estado en forma simultánea. Contador síncrono La siguiente figura muestra un circuito contador síncrono binario de tres bits (MOD 8, cuenta de 000 a 111 binario), en este circuito los pulsos de reloj se aplican a la entrada CLK de todos los flip-flops. Las salidas (Q) de los flip-flops C, B y A representan un numero binario de tres bits en donde C es el MSB (bit más significativo) y A es el LSB (bit menos significativo). A B C Contador síncrono de 3 bits El flip-flop A conmutara cada vez que el pulso de reloj haga una TPN (cambio de 1 a 0), por esta razón sus entradas J=K=1 permanentemente. El flip-flop B conmutara en cada TPN de la señal de reloj mientras A=1, para ello se conecta la salida (Q) de A con las entradas J y K del flip-flop B, de manera que J=K=1 solo cuando A=1. El flip-flop C conmutara en cada TPN de la señal de reloj mientras A=B=1, ACTIVIDAD 23: Realiza lo siguiente: a) Diseña un contador síncrono de 4 bits y dibuja el diagrama del circuito en el cuadro de la siguiente página. b) Escribe el número MOD del contador del inciso a) c) El contador del inciso a) contara del número al número binario. d) Investiga y escribe en tu cuaderno la función de los circuitos integrados 74LS90 y 74LS190. CYNTHIA P.GUERRERO SAUCEDO PALOMA G. MENDOZA VILLEGAS 47

49 para ello se coloca una compuerta AND a las entradas J y K del flip-flop C. Lo anterior se puede ver en el siguiente diagrama de tiempos de la imagen de la derecha. Podemos concluir que para un contador síncrono cada flipflop deberá de tener sus entradas J y K conectadas de manera que estén en ALTO solo cuando las salidas de todos los flip-flops de menor orden se encuentren en estado ALTO. ACTIVIDAD 23 a) Contador síncrono de 4 bits Diagrama de tiempos del contador síncrono CYNTHIA P.GUERRERO SAUCEDO PALOMA G. MENDOZA VILLEGAS 48

50 8 REGISTROS DE DESPLAZAMIENTO Un registro de desplazamiento es un circuito digital que acepta datos binarios de una fuente de entrada y luego los desplaza un bit a la vez, a través de una cadena de flip-flops. Un ejemplo del uso de los registros de desplazamiento se puede ver en las calculadoras, donde al escribir una cifra de varios números, se observa que el primer número pulsado le cede espacio a los demás desplazándose a la izquierda, donde además se tienen características de memoria ya que se mantienen visibles los números pulsados. Ejemplo de un registro de desplazamiento Los distintos tipos de registros de desplazamiento pueden clasificarse de acuerdo con la forma en que pueden introducirse datos en el registro para su almacenamiento y la forma en que se envían los datos de salida desde el registro: ACTIVIDAD 24: Completa la descripción de los registros Entrada paralelo/salida serie y Entrada serie/salida paralelo de la siguiente tabla. Registros de desplazamiento Entrada/Salida Descripción Circuito integrado Entrada en paralelo/salida en paralelo El registro entrada en paralelo/salida en paralelo es un grupo de flip-flops que puede almacenar varios bits al mismo tiempo; en este tipo de registro todos los bits del valor binario almacenado están disponibles de manera directa. El circuito integrado 74LS174 es un registro de seis bits que tiene las entradas en paralelo y las salidas en paralelo. CYNTHIA P.GUERRERO SAUCEDO PALOMA G. MENDOZA VILLEGAS 49

51 Entrada serie/salida serie en en El registro entrada en serie/salida en serie cargara los datos un bit a la vez. Los datos se desplazaran bit por bit con cada pulso de reloj, a través del conjunto de flipflops y hacia el otro extremo del registro. Con los pulsos de reloj continuos, los datos saldrán del registro uno por uno en el mismo orden en el que se cargaron. El circuito integrado 74LS166 es un registro de 8 bits y puede utilizarse como un registro de entrada en serie/salida en serie. Entrada en paralelo/salida en serie El circuito integrado 74LS165 es un registro de 8 bits, tipo entrada en paralelo/salida en serie. Entrada serie/salida paralelo en en El circuito integrado 74LS164 es un registro de 8 bits, tipo entrada en serie /salida en paralelo. CYNTHIA P.GUERRERO SAUCEDO PALOMA G. MENDOZA VILLEGAS 50

52 9 CODIFICADORES Y CODIFICADORES 9.1 Codificadores Un circuito codificador tiene cierto número de líneas de entrada, de las cuales solo una se activa en un momento dado y produce un código binario de salida de N bits, dependiendo de la entrada que se active. Codificador de 4 entradas a 2 salidas La siguiente figura muestra el circuito lógico básico de un codificador de 4 entradas (0 al 3) y 2 salidas (B y A, donde B es el bit más significativo y A es el bit menos significativo). Utiliza solo compuertas OR por lo que sus salidas son activadas en ALTO. Observe que cuando se activa una sola de las entradas se genera a la salida el código binario correspondiente (por ejemplo, cuando se activa la entrada 2 se tiene a la salida el código binario BA=10. Entrada activada Código de salida (Binario) decimal B A ACTIVIDAD 25: Realiza las siguientes actividades: a) Simula en crocodile el decodificador de 2 entradas a 4 salidas. b) Diseña en el cuadro de la siguiente página el circuito para un codificador de 8 entradas a 3 salidas. c) Investiga y escribe en tu cuaderno la función del circuito integrado 74LS147. Circuito lógico de un decodificador 2 a 4 Tabla de verdad de un codificador 4 a 2 Cada una de las entradas producirá un código binario en las salidas B y A como se explica a continuación: La entrada 0 no activa a ninguna de las dos compuertas OR de manera que obtengamos en las salidas B=0 y A=0. La entrada 1 solo activa a la compuerta OR1 para obtener BA=01. CYNTHIA P.GUERRERO SAUCEDO PALOMA G. MENDOZA VILLEGAS 51

53 La entrada 2 solo activa a la compuerta OR2 para obtener BA=10. La salida 3 activa a las compuertas OR1 y OR2 para obtener BA=11. ACTIVIDAD 25 b) Codificador de 8 entradas a 3 salidas Codificador de decimal a BCD El codificador decimal a BCD posee diez entradas (del 0 al 9, correspondientes cada una a un digito decimal) y cuatro salidas en código BCD (D, C, B y A, donde D es el bit más significativo y A es el bit menos significativo). Cuando se activa una de las entradas se producirá en la salida el código BCD correspondiente a la entrada activada. Por ejemplo, en la siguiente imagen se muestra un codificador de decimal a BCD en donde se activa la entrada 6 y se obtiene en las salidas el código DCBA= Ejemplo de un codificador de decimal a BCD CYNTHIA P.GUERRERO SAUCEDO PALOMA G. MENDOZA VILLEGAS 52

54 9.2 Decodificadores Un decodificador es un circuito lógico por el que se introduce un número binario de N bits y se activa una y sólo una de las salidas, permaneciendo el resto desactivadas. Por lo general los decodificadores tienen N entradas y M=2 N salidas. Los decodificadores se utilizan mucho en el sistema de memoria de una computadora, en donde responden al código de dirección que genera el procesador central para activar una posición de memoria especifica. Decodificador de 2 entradas a 4 salidas La siguiente figura muestra el circuito lógico básico de un decodificador de 2 entradas y 2 2 =4 salidas. Utiliza solo compuertas AND por lo que sus salidas son activadas en ALTO. Observe que para un código de entrada dado, la única salida activa (ALTO) es la que corresponde al equivalente decimal del código de entrada binario (por ejemplo, la salida O2 cambia a ALTO solo cuando BA=102=210). Circuito lógico de un decodificador 2 a 4 Número binario Salida activa B A O 3 O 2 O 1 O Tabla de verdad de un decodificador 2 a 4 Cada combinación de las entradas producirá que se active una salida como se explica a continuación: La salida O0 se activara cuando B=0 y A=0 ya que O 0 = B A La salida O1 se activara cuando B=0 y A=1 ya que O 1 = B A La salida O2 se activara cuando B=1 y A=0 ya que O 2 = BA La salida O3 se activara cuando B=1 y A=1 ya que O 3 = BA CYNTHIA P.GUERRERO SAUCEDO PALOMA G. MENDOZA VILLEGAS 53

55 Decodificador de 3 entradas a 8 salidas La siguiente figura muestra el circuito lógico para un decodificador de 3 entradas y 2 3 =8 salidas. Para un código de entrada dado, la única salida activa (ALTO) es la que corresponde al equivalente decimal del código de entrada binario (Por ejemplo, la salida O6 cambia a ALTO solo cuando CBA=1102=610. De esta manera, cada combinación de las entradas producirá que se active una salida como se explica en la siguiente tabla de verdad: ACTIVIDAD 26: Realiza las siguientes actividades: a) Simula en Crocodile el decodificador de 2 entradas a 4 salidas. b) Completa la tabla de verdad para el decodificador de 3 entradas a 8 salidas. ACTIVIDAD 26 b): Decodificador 3 a 8 Numero binario Salida activa C B A O 7 O 6 O 5 O 4 O 3 O 2 O 1 O 0 CYNTHIA P.GUERRERO SAUCEDO PALOMA G. MENDOZA VILLEGAS 54

56 Decodificador de BCD a decimal El decodificador BCD a decimal posee cuatro entradas (D, C, B y A, donde D es el bit más significativo y A es el bit menos significativo) y 10 salidas (del 0 al 9, correspondientes cada una a un digito decimal). Cada salida se activa (en ALTO o en BAJO) solo cuando se aplica su entrada BCD correspondiente. Por ejemplo, en la siguiente imagen se muestra un decodificador de BCD a decimal en donde se activa la salida 3 solo cuando la entrada DCBA= Ejemplo de un decodificador de BCD a decimal Decodificador de BCD a 7 segmentos La mayoría de los sistemas digitales cuentan con un medio para visualizar la información ya sea en forma de números o letras, de manera que el usuario pueda comprender con facilidad. Una de las maneras más sencillas para visualizar la información consiste en el uso de un display de 7 segmentos (de a a g), en donde cada segmento contiene un led y con ellos se pueden formar los números del 0 al 9. ACTIVIDAD 27: Realiza las siguientes actividades: a) Investiga y escribe en tu cuaderno la función del circuito integrado 74LS42. b) Investiga y escribe en la tabla de la siguiente página las diferencias entre un display ánodo común y un cátodo común. c) Completa la tabla de la siguiente página con la información que se te pide sobre el decodificador de BCD a 7 segmentos. Display de 7 segmentos CYNTHIA P.GUERRERO SAUCEDO PALOMA G. MENDOZA VILLEGAS 55

57 Ánodo común ACTIVIDAD 27 b) El display Cátodo común Un decodificador de BCD a 7 segmentos se utiliza para tomar un número BCD de cuatro 4 bits y activar los segmentos necesarios de un display para mostrar un numero decimal. ACTIVIDAD 27 c): Decodificador de BCD a 7 segmentos 74LS47 y 74LS48 Cuál es la diferencia entre los decodificadores de BCD a 7 segmentos 74LS47 y 74LS48? Configuracion de terminales del 74LS47 Configuracion de terminales del 74LS48 CYNTHIA P.GUERRERO SAUCEDO PALOMA G. MENDOZA VILLEGAS 56

58 9.3 Juntando codificadores y decodificadores Supongamos que queremos visualizar el número que presionamos en un teclado de diez dígitos (del 0 al 9) en un display de 7 segmentos. Lo primero que tenemos que hacer es transmitir un número binario con cada una de las pulsaciones de un teclado, esta condición la podemos satisfacer con 4 bits. Para solucionar el problema del ejemplo utilizaremos un codificador de decimal a BCD y un decodificador de BCD a 7 segmentos, como se muestra en la siguiente imagen. ACTIVIDAD 28: Realiza las siguientes actividades: a) Observa el video El codificador 74LS47 que se encuentra en la siguiente dirección: Ejemplo de aplicación de los codificadores y decodificadores para la visualización en display de un dígito seleccionado en un teclado. /watch?v=wckmyvrn94 M b) Realiza en tu cuaderno un resumen del video del inciso a). CYNTHIA P.GUERRERO SAUCEDO PALOMA G. MENDOZA VILLEGAS 57

59 10 EL MULTIPLEXOR Y DEMULTIPLEXOR 10.1 Multiplexor (MUX) Un autoestéreo puede tener un botón que seleccione música de una de cuatro fuentes: un disco compacto (CD), una memoria USB, un sintonizador de radio o una entrada auxiliar tal como el audio de un celular. El botón selecciona una de las señales electrónicas de una de estas cuatro fuentes y la envía al amplificador de poder y las bocinas. En términos simples, esto es lo que hace un multiplexor (MUX): selecciona una de varias señales de entrada y la pasa a la salida. Ejemplo del uso de un multiplexor para seleccionar la fuente de audio Un multiplexor digital o selector de datos es un circuito lógico que acepta varias entradas de datos digitales y selecciona una de ellas para pasarla a la salida dependiendo del selector de datos, a esto se le conoce como multiplexaje. Multiplexor de 2 entradas (MUX 2X1) En la siguiente figura se muestra el circuito lógico para el multiplexor de dos entradas de datos (I0 e I1), una entrada de selección (S) y una de salida (Z). El nivel lógico que se aplica a la entrada S determina cual compuerta AND está habilitada, de manera que su entrada de datos pase a través de la compuerta OR a la salida Z como se describe a continuación: Múltiples entradas de datos Selector de datos (Switch) Multiplexor Una salida de datos I 0 se conecta a la compuerta AND1 con S, de manera que I 0 pasara a travez de su compuerta AND1 y la compuerta OR hasta llegar a la salida Z solo cuando S=0. I 1 se conecta a la compuerta AND2 con S, de manera que I 1 pasara a travez de su compuerta AND2 y la compuerta OR Circuito lógico de un MUX 2x1 CYNTHIA P.GUERRERO SAUCEDO PALOMA G. MENDOZA VILLEGAS 58

60 hasta llegar a la salida Z solo cuando S=1. La siguiente tabla de verdad muestra el comportamiento del multiplexor cumpliendo con lo descrito anteriormente. S Salida 0 Z=I0 1 Z=I1 Tabla de verdad de un MUX 2x1 Multiplexor de 4 entradas (MUX 4X1) En la siguiente figura se muestra el circuito lógico del multiplexor de cuatro entradas de datos (I0, I1, I2 e I3), dos entradas de selección (S1 y S2) y una de salida (Z ). Para seleccionar cual entrada de datos pasara a la salida se selecciona una de cuatro posibles combinaciones de las entradas de selección S1 y S2. Cada entrada de datos se conecta a una compuerta AND con una combinación distinta de niveles de entrada de selección: I 0 I 1 S Z 0 1 Selección de datos del MUX 2x1 I 0 I 1 Circuito lógico de un MUX 4x1 S Z ACTIVIDAD 29: Realiza las siguientes actividades: a) Escribe en tu cuaderno 3 aplicaciones de los multiplexores y una breve descripción de cada una. b) Simula en Crocodile el multiplexor de dos entradas, imprime y pega la imagen del circuito en tu cuaderno. c) Realiza en tu cuaderno el circuito lógico del multiplexor de 8 entradas y una salida. d) Investiga y escribe en tu cuaderno la función del circuito integrado 74LS151. CYNTHIA P.GUERRERO SAUCEDO PALOMA G. MENDOZA VILLEGAS 59

61 I 0 se conecta en una compuerta con S 1 S 2, de manera que I 0 pasara a travez de su compuerta AND hacia la salida Z solo cuando S1=0 y S2=0. I 1 se conecta en una compuerta con S 1 S 2, de manera que I 1 pasara a travez de su compuerta AND hacia la salida Z solo cuando S1=0 y S2=1. El mismo análisis se realiza para I 2 e I 3. En la siguiente tabla de verdad se muestra el comportamiento del multiplexor de cuatro entradas: S1 S2 Salida 0 0 Z=I0 0 1 Z=I1 1 0 Z=I2 1 1 Z=I3 Tabla de verdad de un MUX 4x1 I 0 I 1 I 2 I 3 S 0 S Z I 0 I 1 I 2 I 3 S 0 S 1 Z I 0 I 1 I 2 I 3 S 0 S Selección de datos del MUX 4x1 Z I 0 I 1 I 2 I 3 S 0 S Z 10.2 Demultiplexor (DEMUX) En el CBTIS 122 se tiene un número telefónico de atención a alumnos, padres y maestros, pero al llamar a este número nos piden el número de extensión para comunicarnos con los distintos departamentos ya sea dirección, escolares, servicios docentes, vinculación, orientación, etc. En términos simples, esto es lo que hace un demultiplexor o distribuidor de datos: realiza la función contraria a un multiplexor, ya que recibe datos por una sola entrada y los distribuye a través de una de varias salidas. Conmutador Extensiones En el campo de las telecomunicaciones el demultiplexor es un dispositivo que puede recibir a través de un medio de transmisión compartido una señal compleja multiplexada y separar las distintas señales integrantes de la misma encaminándolas a las salidas correspondientes. Ejemplo del uso de un demultiplexor para la selección de extensión telefónica CYNTHIA P.GUERRERO SAUCEDO PALOMA G. MENDOZA VILLEGAS 60

62 Demultiplexor de 2 salidas (DEMUX 1X2) En la siguiente figura se muestra el circuito lógico para el demultiplexor de una entrada de datos (I ), una entrada de selección (S ) y dos salidas (Z0 y Z 1 ). El nivel lógico que se aplica a la entrada S determina cual compuerta AND está habilitada, de manera que la entrada de datos pase a través de la compuerta AND habilitada a la salida Z0 o Z1 como se describe a continuación: La entrada de datos I se conecta en la compuerta AND1 con S, de manera que pasara a través de su compuerta AND1 hacia la salida Z0 solo cuando S=0. La entrada de datos I también se conecta en la compuerta AND2 con S, de manera que pasara a través de su compuerta AND2 hacia la salida Z1 solo cuando S=1. La siguiente tabla de verdad muestra el comportamiento del multiplexor cumpliendo con lo descrito anteriormente: S Salidas 0 Z0=I 1 Z1=I Tabla de verdad de un DEMUX 1x2 I Circuito lógico de un DEMUX 1x2 S Z 0 Z Selección de datos del DEMUX 1x2 I S Z 0 Z 1 ACTIVIDAD 30: Realiza las siguientes actividades: a) Escribe en tu cuaderno 3 aplicaciones de los demultiplexores y una breve descripción de cada una. b) Simula en Crocodile el demultiplexor de dos salidas, imprime y pega la imagen del circuito en tu cuaderno. c) Realiza en tu cuaderno el circuito lógico del demultiplexor de 8 salidas. d) Investiga y escribe en tu cuaderno la función del circuito integrado 74LS138. CYNTHIA P.GUERRERO SAUCEDO PALOMA G. MENDOZA VILLEGAS 61

63 Demultiplexor de 4 salidas (DEMUX 1X4) En la siguiente figura se muestra el circuito lógico para el demultiplexor de una entrada de datos (I), dos entradas de selección (S0 y S1) y cuatro salidas (Z0, Z1, Z2 y Z3). El nivel lógico que se aplica a las entradas S0 y S1 determina cual compuerta AND está habilitada, de manera que la entrada de datos pase a través de la compuerta AND habilitada a la salida correspondiente como se describe a continuación: La entrada de datos I se conecta en la compuerta AND1 con S 1 S 2, de manera que pasara a través de la compuerta AND1 hacia la salida Z0 solo cuando S1=0 y S2=0. La entrada de datos I también se conecta en la compuerta AND2 con S 1 S 2, de manera que pasara a través de la compuerta AND2 hacia la salida Z1 solo S1=0 y S2=1. El mismo análisis se realiza para Z2 y Z3. La siguiente tabla de verdad muestra el comportamiento del demultiplexor cumpliendo con lo descrito anteriormente: S1 S2 Salida 0 0 Z1=I 0 1 Z2=I 1 0 Z3=I 1 1 Z4=I Tabla de verdad de un DEMUX 1x4 I S 0 S Z 0 Z 1 Z 2 Z 3 I S 0 S Z 0 Z 1 Z 2 Z 3 S 0 S Z 0 Z 1 Z 2 Z 3 Selección de datos del DEMUX 1x4 I I S 0 S Z 0 Z 1 Z 2 Z 3 CYNTHIA P.GUERRERO SAUCEDO PALOMA G. MENDOZA VILLEGAS 62