Sumador Ripple-Carry

Documentos relacionados
Bloques Aritméticos - Multiplicadores

Subsistemas aritméticos y lógicos. Tema 8

Oliverio J. Santana Jaria. Sistemas Digitales Ingeniería Técnica en Informática de Sistemas Curso Los objetivos de este tema son:

CIRCUITOS ARITMÉTICOS. Tema 5: CIRCUITOS ARITMÉTICOS

Aritmética del computador. Departamento de Arquitectura de Computadores

5.1.1 Sumadores con anticipación de Acarreo. g i = a i b i. c i = c i-1 p i + g i s i = p i + c i-1. c 0 = g 0 + c -1 p 0

Diseño de Operadores Aritméticos

FUNDAMENTOS DE SISTEMAS DIGITALES. Tema 2: Lógica combinacional (I): Funciones aritmético-lógicas

Circuitos combinacionales aritméticos (Parte II)

Electrónica Digital II. Arquitecturas de las Celdas Lógicas. Octubre de 2014

T6. CIRCUITOS ARITMÉTICOS

CURSO: ELECTRÓNICA DIGITAL SISTEMAS COMBINATORIOS - TEORÍA PROFESOR: ING. JORGE ANTONIO POLANÍA

Tema IV. Unidad aritmético lógica

Tema 11: Sistemas combinacionales

DISEÑO DE CIRCUITOS LOGICOS COMBINATORIOS

LECCIÓN 1. CIRCUITOS ARITMÉTICOS DE SUMA Y RESTA DE ENTEROS

TEMA 6. Circuitos Aritméticos.

TEMA 6 ARITMÉTICA BINARIA Y CIRCUITOS ARITMÉTICOS

Electrónica Básica. Aritmética Binaria. Electrónica Digital. José Ramón Sendra Sendra Dpto. de Ingeniería Electrónica y Automática ULPGC

3.8 Construcción de una ALU básica

7.5. Registros, contadores y registros de desplazamiento

Tema I. Sistemas Numéricos y Códigos Binarios

Algoritmo de Auto-generación de Bloques Aritméticos Sumadores y Multiplicadores para su Implementación en PLD's

3 BLOQUES ARITMÉTICOS Y CODIFICACIÓN NUMÉRICA. b a. C.S. c. s - 66 Electrónica Digital

Tema 6: Circuitos Digitales BásicosB. Escuela Politécnica Superior Ingeniería Informática Universidad Autónoma de Madrid

Circuitos lógicos MSI Combinacionales

Tema 4: Circuitos combinacionales

SUMADOR RESTADOR DE 3 BITS EN BINARIO NATURAL.

4. SUMADORES EN BINARIO PURO (I)

Ejercicios. Arquitectura de Computadoras. José Garzía

Circuitos secuenciales. Circuitos secuenciales. Circuitos secuenciales. Elementos de memoria: Latches

Circuitos Electrónicos Digitales E.T.S.I. Telecomunicación Universidad Politécnica de Madrid. Circuitos Secuenciales

BIBLIOGRAFIA TEORIA DE CIRCUITOSY DISPOSOTIVOS BOYLESTAD ELECTRONICA DIGITAL TOKHEIM SISTEMAS DIGITALES TOCCI

Guía 01: Sistemas Numéricos

parte del tiempo de procesamiento en realizar este tipo de Es importante por que una computadora consume gran

La Unidad Procesadora.

Por ejemplo, los números binarios sin signo que se pueden construir con 4 bits son: bit más significativo more significant bit (msb)

LABORATORIO DE ARQUITECTURA DE COMPUTADORES. I. T. I. SISTEMAS / GESTIÓN GUÍA DEL ALUMNO

Escuelas Técnicas de Ingenieros Universidad de Vigo Departamento de Tecnología Electrónica. Electrónica Digital: Circuitos y sistemas aritméticos

x

Capítulo 12: Indexación y asociación

FUNCIONES ARITMÉTICAS Y

Universidad Autónoma de Baja California Facultad de Ingeniería Mexicali

INGENIERIA ELECTRÓNICA

Redes (IS20) Ingeniería Técnica en Informática de Sistemas. CAPÍTULO 5: Subcapa de acceso al medio

Memoria Cache. Departamento de Arquitectura de Computadores

CIRCUITOS ARITMÉTICOS

TEMA 1 Representación de la información

Electrónica Digital. Tema 3. Diseño Síncrono

DISEÑO CURRICULAR ELECTRÓNICA DIGITAL

Proyecto de Diseño 2

Universidad Tecnológica Nacional Facultad Regional Tucumán Ingeniería Electrónica Asignatura: Informática I 1R2 Trabajo Práctico N 1 - Año 2014

Modelo de examen tipo resuelto 1

Laboratorio 1 Implementación de un sumador binario

TEMA IV: SÍNTESIS HARDWARE

ELO311 Estructuras de Computadores Digitales. Unidad Aritmética

Figura 1. Símbolo que representa una ALU. El sentido y la funcionalidad de las señales de la ALU de la Figura 1 es el siguiente:

Sumador: C o. C in. Sumador serie: Sumador paralelo con propagación de arrastre:

Dr.-Ing. Paola Vega Castillo

Computación I Representación Interna Curso 2011

INDICE Capitulo 1. Álgebra de variables lógicas Capitulo 2. Funciones lógicas

Aritmética Binaria. Luis Entrena, Celia López, Mario García, Enrique San Millán. Universidad Carlos III de Madrid

Discusión. Modelo de una compuerta. Arquitecturas de Computadores Prof. Mauricio Solar. Temario. ...Introducción

CONVERTIDORES DIGITAL ANALÓGICO Y ANALÓGICO - DIGITAL

Solecmexico Página 1 SUMADOR BINARIO

CODIFICADORES. Cuando solo una de las entradas está activa para cada combinación de salida, se le denomina codificador completo.

2º CURSO INGENIERÍA TÉCNICA EN INFORMÁTICA DE GESTIÓN TEMA 5 ENTRADA/SALIDA. JOSÉ GARCÍA RODRÍGUEZ JOSÉ ANTONIO SERRA PÉREZ Tema 5.

Fig 4-7 Curva característica de un inversor real

Tema 1. SISTEMAS DE NUMERACION

Técnicas de Programación Hardware: CAD para FPGAs y CPLDs

Sistemas Electrónicos Digitales Curso de adaptación al Grado

CIRCUITOS COMBINACIONALES

INSTITUTO POLITÉCNICO NACIONAL ESCUELA SUPERIOR DE INGENIERÍA MECÁNICA Y ELÉCTRICA INGENIERÍA EN COMUNICACIONES Y ELECTRÓNICA

Diseño de circuitos combinacionales

Diseño de una calculadora

Tema: Codificación de canal

Unidad 2: Gestión de Memoria

Tema 4: Sistemas de Numeración. Codificación Binaria. Escuela Politécnica Superior Ingeniería Informática Universidad Autónoma de Madrid

Registros y Contadores

SINTESIS Y DESCRIPCIÓN DE CIRCUITOS DIGITALES UTILIZANDO VHDL ANTECEDENTES

PRÁCTICA 3 Montaje y evaluación de sistemas digitales combinacionales.

❷ Aritmética Binaria Entera

Ejercicios de Ondas Mecánicas y Ondas Electromagnéticas.

SUMADOR DE PUNTO FLOTANTE EN VHDL: DISEÑO Y ANÁLISIS DE ALTERNATIVAS DE OPTIMIZACIÓN

Introducción a FPGAs. Contenido

Representación de Datos. Una Introducción a los Sistemas Numéricos

UNIDADES FUNCIONALES DEL ORDENADOR TEMA 3

Memorias no volátiles

Tema 4: Redes de conmutación

LECCIÓN 8: CIRCUITOS Y ALGORITMOS DE MULTIPLICACIÓN DE ENTEROS

VHDL. Carlos Andrés Luna Vázquez. Lección 5. Sentencias concurrentes

Sistemas Digitales Ingeniería Técnica en Informática de Sistemas Curso Aritmética binaria

Contadores. Introducción n a los Sistemas Lógicos y Digitales 2009

Introducción. 1. Lenguajes de máquina 2. Lenguajes de ensamblador 3. Lenguajes de alto nivel

TRAB. PRÁCTICO Nº 3: UNIDAD CENTRAL DE PROCESAMIENTO (C.P.U.)

Centro Asociado Palma de Mallorca. Tutor: Antonio Rivero Cuesta

Sistemas Operativos Tema 8. Gestión de memoria José Miguel Santos Alexis Quesada Francisco Santana Belén Esteban

OPTIMIZACIÓN VECTORIAL

Tema 3: Sistemas Combinacionales

Transcripción:

Sumador Ripple-Carry Sumador de N bits conectando en cascada N circuitos sumadores completos (FA) conectando C o,k-1 a C i,k para k=1 a N- 1 y con C i,0 conectado a 0

Sumador Ripple-Carry El retardo del circuito depende del número de etapas lógicas que haya que recorrer, y estará en función de las señales de entrada aplicadas

Sumador Ripple-Carry Para algunas señales de entrada no se produce ningún efecto de propagación, mientras que para otras el acarreo tiene que propagarse a lo largo de todo el circuito desde el bit LSB hasta el bit MSB

Sumador Ripple-Carry El retardo de propagación en este caso (camino crítico) se define como el retardo de caso peor para todos los posibles patrones de entrada t p = (N-1)t carry + t sum

Propagación en un RCA 0 1 0 1 0 1 1 1 3t carry 2t carry t carry 3t carry +t sum 2t carry +t sum t carry +t sum t sum t RCA = 3t carry + t sum

Propagación en un RCA 0 1 0 0 0 1 1 1 2t carry 2t carry t carry 2t carry +t sum 2t carry +t sum t carry +t sum t sum t RCA = 2t carry + t sum

Propagación en un RCA El retardo de propagación del sumador RCA es linealmente proporcional a N. Este sumador resulta adecuado para la implementación de sumas con longitud de palabra relativamente pequeña. Al diseñar la celda de sumador completo para un sumador rápido con propagación de acarreo, es mucho más importante optimizar t carry que t sum.

Sumador Carry Lookahead Ejemplo 1 Ejemplo 2 + Sumar: 3456789876543 6543210123456 + Sumar: 3456789876543 6544210123456 propaga acarreo Sumador con acarreo anticipado

Sumador Carry Lookahead Ejemplo 1 Ejemplo 2 + Sumar: 3456789876543 6543210123456 + Sumar: 3456789876543 6544210123456 propaga acarreo propaga acarreo genera acarreo Sumador con acarreo anticipado

Sumador Carry Lookahead Sumador con acarreo anticipado

Sumador Carry Lookahead Para evitar el retardo de la cadena de acarreo, se generan directamente los acarreos intermedios a partir de las entradas

Sumador Carry Lookahead C = f( A, B, C ) = G + P C ok, k k ok, 1 k k ok, 1 C = G + P ( G + P C ) ok, k k k 1 k 1 ok, 2 ( ( P( G P C ))) K C = G + P G + P + + ok, k k k 1 k 1 1 0 0 i,0

Sumador Carry Lookahead Para cada bit, las salidas de acarreo y de suma son independientes de los bits anteriores. Por tanto, el efecto de propagación se ha eliminado y el tiempo de suma debería ser independiente del número de bits. Sin embargo, el alto fan-in del circuito hace que sea prohibitivamente lento para valores grandes de N. Además, el fan-out de algunas señales crece en exceso.

Sumador Carry-Select Principio: Precalcular los acarreos de un grupo de bits intermedios para los dos posibles valores de acarreo de entrada evitando así el tiempo de espera de su llegada. Cuando llega el acarreo de entrada definitivo, los acarreos siguientes ya están preparados y sólo hay que seleccionar el correcto mediante una etapa multiplexora.

"0" Sumador Carry-Select Setup P,G "0" Carry Propagation Se generan las señales G y P para calcular los acarreos intermedios de cada bloque "1" "1" Carry Propagation Selecciona los acarreos precalculados en función del acarreo de entrada recibido C o,k-1 Multiplexer C o,k+3 Sum Generation Carry Vector Generada con la señal P y los acarreos Topología de un módulo de selección de acarreo

Sumador Carry-Select Bit 0 3 Bit 4 7 Bit 8 11 Bit 12 15 Setup Setup Setup Setup 0 0-Carry 0 0-Carry 0 0-Carry 0 0-Carry 1 1-Carry 1 1-Carry 1 1-Carry 1 1-Carry Multiplexer Multiplexer Multiplexer Multiplexer C i,0 C o,3 C o,7 C o,11 C o,15 Sum Generation Sum Generation Sum Generation Sum Generation S 0 3 S 4 7 S 8 11 S 12 15 Sumador lineal de 16 bits con carry-select

Sumador Carry-Select Se puede construir un sumador completo de N bits con carry-select encadenando una serie de etapas sumadoras de igual longitud, de M bits cada una, como en la técnica de carry-bypass. El retardo de propagación de caso peor será: t p = t setup + M t carry + N/M t mux + t sum

Sumador Carry-Select - Retardo El retardo es también linealmente proporcional a N, porque la señal de selección de bloque que elige entre las soluciones correspondientes a los casos 0 y 1 continúa teniendo que propagarse a través de todas las etapas en el caso peor.

Sumador Carry-Select - Desventajas Se duplican los recursos (doble generación de acarreo) Hardware adicional: extra camino de generación de carry + un multiplexor 30% extra área y mayor coste

Sumadores- Retardos 50 t p (in unit delays) 40 30 20 10 Ripple adder Linear select Square root select 0 0 20 40 N 60