Figura 1. Diagrama de bloques para tutorial de PicoBlaze (KCPSM6) en NEXYS4-DDR.
|
|
- José Miguel Maldonado Campos
- hace 5 años
- Vistas:
Transcripción
1 FACULTAD DE INGENIERÍA ELECTRÓNICA. GRUPO SEDA SEDA.ESCUELAING.EDU.CO PROFESOR: JAVIER SOTO PHD. TUTORIAL PICBLAZE (KCPSM6) EN VIVADO DESCRIPCIÓN Este tutorial implementa PicoBlaze y hardware adicional en en la tarjeta NEXYS4-DDR (PicoBlaze for UltraScale, 7-series, 6-series FPGAs, KCPSM6 Rev 9 September 30, 2014). El proyecto permite encender y apagar leds continuamente. Incluye 8 entradas (switches) como control de pausa, 8 entradas (switches) para control de velocidad de conmutación (on/off) y 16 salidas (leds). Adicionalmente, incluye la entrada de reinicialización (reset) del PicoBlaze conectada a un pulsador. La Figura 1 presenta un diagrama de bloques del diseño implementado. Este tutorial fue desarrollado con Vivado Figura 1. Diagrama de bloques para tutorial de PicoBlaze (KCPSM6) en NEXYS4-DDR. PROCEDIMIENTO 1. Descargue de PicoBlaze Lounge los archivos de referencia del microcontrolador PicoBlaze (KCPSM6_Release9_30Sept14.zip). Para este tutorial usaremos: PicoBlaze for UltraScale, 7-series, 6-series FPGAs, KCPSM6 Rev 9 September 30, Descomprima el archivo en la carpeta KCPSM6 y explore su contenido. 3. Cree un nuevo proyecto con Vivado denominado tutorialseda_pb_leds, con las características de la FPGA (o tarjeta) que vaya utilizar. En este tutorial utilizaremos la tarjeta NEXYS4-DDR. Family: Artix7 Device: XC7A100T Package: CSG324 Speed: -1
2 4. Cree un nuevo archivo VHDL en su proyecto con el nombre leds_onoff_top_module.vhd. Copie y guarde el siguiente código en el archivo Company: Escuela Colombiana de Ingeniería Julio Garavito - Grupo SEDA -- Engineer: Javier Soto -- Create Date: 12:11:38 10/14/ Module Name: leds_onoff_top_module - Behavioral -- Project Name: tutorialseda_pb_leds -- Target Devices: NEXYS4-DDR -- Description: Este proyecto enciende y apaga leds continuamente. -- Incluye entradas como control de pausa (switches), entradas -- de control de velocidad de conmutación (switches), y salidas -- conectadas a leds. Incluye microcontrolador PicoBlaze(KCPSM6) library IEEE; use IEEE.STD_LOGIC_1164.ALL; entity leds_onoff_top_module is Port( : in std_logic; switches_pausa : in std_logic_vector(7 downto 0); switches_speed : in std_logic_vector(7 downto 0); cpu_reset : in std_logic; leds_h : out std_logic_vector(7 downto 0); leds_l : out std_logic_vector(7 downto 0)); end leds_onoff_top_module; architecture Behavioral of leds_onoff_top_module is component kcpsm6 --Declaracion del componente KCPSM6. generic( hwbuild : std_logic_vector(7 downto 0) := X"00"; interrupt_vector : std_logic_vector(11 downto 0) := X"3FF"; scratch_pad_memory_size : integer := 64); port( address : out std_logic_vector(11 downto 0); instruction : in std_logic_vector(17 downto 0); bram_enable : out std_logic; in_port : in std_logic_vector(7 downto 0); out_port : out std_logic_vector(7 downto 0); port_id : out std_logic_vector(7 downto 0); write_strobe : out std_logic; k_write_strobe : out std_logic; read_strobe : out std_logic; interrupt : in std_logic; interrupt_ack : out std_logic; sleep : in std_logic; reset : in std_logic; : in std_logic); end component; component prog_rom --Declaración del componente generic( C_FAMILY : string := "S6"; --de la memoria de programa. C_RAM_SIZE_KWORDS : integer := 1; --El nombre debe coincidir con C_JTAG_LOADER_ENABLE : integer := 0); --el nombre de archivo PSM. Port( address : in std_logic_vector(11 downto 0); instruction : out std_logic_vector(17 downto 0); enable : in std_logic; rdl : out std_logic; : in std_logic); end component; signal address : std_logic_vector(11 downto 0); --Señales para conectar signal instruction : std_logic_vector(17 downto 0); --el componente KCPSM6 signal bram_enable : std_logic; --y la memoria de programa. signal in_port : std_logic_vector(7 downto 0); signal out_port : std_logic_vector(7 downto 0); signal port_id : std_logic_vector(7 downto 0); signal write_strobe : std_logic; signal k_write_strobe : std_logic; signal read_strobe : std_logic; signal interrupt : std_logic; signal interrupt_ack : std_logic; signal kcpsm6_sleep : std_logic; signal kcpsm6_reset : std_logic; signal rdl : std_logic; begin
3 processor: kcpsm6 --Instanciación del módulo KCPSM6 generic map(hwbuild => X"00", interrupt_vector => X"3FF", --Vector de interrupción scratch_pad_memory_size => 64) --64, 128 o 256 bytes port map(address => address, instruction => instruction, bram_enable => bram_enable, port_id => port_id, write_strobe => write_strobe, k_write_strobe => k_write_strobe, out_port => out_port, read_strobe => read_strobe, in_port => in_port, interrupt => interrupt, interrupt_ack => interrupt_ack, sleep => kcpsm6_sleep, reset => kcpsm6_reset, => ); kcpsm6_sleep <= '0'; interrupt <= interrupt_ack; --El nombre debe coincidir program_rom: prog_rom --con el archivo *.PSM. generic map(c_family => "7S", --Familia 'S6', 'V6' or '7S'. C_RAM_SIZE_KWORDS => 2, --Program size '1', '2' or '4'. C_JTAG_LOADER_ENABLE => 1) --Include JTAG Loader when set to '1'. port map(address => address, --Para Sparan-6 use 'S6', '1' y '1'. instruction => instruction, --Para Virtex-6 use 'V6', '2' y '1'. enable => bram_enable, --Para Artix-7, Kintex-7 o Virtex-7 rdl => rdl, --use '7S', '2' y '1'. => ); kcpsm6_reset <= (not cpu_reset) or rdl; input_ports: process() --Proceso que incluye la lógica de multiplexado y begin --registro relacionada con los puertos de entrada if (rising_edge()) then case port_id(0) is when '0' => --Leer puerto en la direccion 00h in_port <= switches_pausa; when '1' => --Leer puerto en la direccion 01h in_port <= switches_speed; when others => in_port <= "XXXXXXXX"; end case; end process input_ports; output_ports: process() --Proceso relacionado con los puertos de salida. begin --La carga de los puertos de salida (resgistros) if (rising_edge()) then --es habilitada con la señal 'write_strobe' cuando if (cpu_reset = '0') then --se ejecuta una instruccion como 'OUTPUT'. leds_h <= x"f0"; leds_l <= x"f0"; elsif (write_strobe = '1') then if port_id(0) = '1' then --Escribe el registro leds_h cuando la dirección leds_h <= out_port; --del puerto es 01h. if port_id(1) = '1' then --Escribe el registro leds_l cuando la dirección leds_l <= out_port; --del puerto es 02h. end process output_ports; end Behavioral; 5. Copie los siguientes archivos a la carpeta donde se creó el archivo leds_onoff_top_module.vhd.
4 Archivos KCPSM6/kcpsm6.vhd KCPSM6/kcpsm6.exe KCPSM6/ROM_form.vhd Destino: tutorialseda_pb_leds/tutorialseda_pb_leds.srcs/sources_1/new/ 6. Añada el archivo kcpsm6.vhd a su proyecto (Add Sources). Si expande el árbol de archivos del proyecto, notará que hace falta incluir el archivo VHDL prog_rom.vhd que hace referencia la memoria de programa. Este archivo será creado a continuación. 7. Cree un nuevo archivo con el nombre prog_rom.psm y guárdelo en la misma carpeta del proyecto donde se crearon los otros archivos tutorialseda_pb_leds/tutorialseda_pb_leds.srcs/sources_1/new/. Copie el siguiente código en el nuevo archivo. Tenga en cuenta que el nombre del archivo ( prog_rom.psm ) se usará como referencia para crear el archivo VHDL ( prog_rom.vhd ), que corresponde a la memoria de programa, cuya entidad lleva el mismo nombre (prog_rom). ; Company: Escuela Colombiana de Ingeniería Julio Garavito - Grupo SEDA ; Engineer: Javier Soto ; Create Date: 02/10/2015 ; Project Name: tutorialseda_pb_leds ; Description: Programa para PicoBlaze (KCPSM6) que enciende y apaga leds ; continuamente. Incluye entradas como control de pausa (switches), ; entradas para control de velocidad de conmutación (switches) ; y salidas conectadas a leds (secuencia on-off, tarjeta NEXYS4-DDR). ;Definiciones CONSTANT OUTP_LEDS_H,01 ;Puerto de salida LEDS_H CONSTANT OUTP_LEDS_L,02 ;Puerto de salida LEDS_L CONSTANT INP_SW_PAUSA,00 ;Puerto de entrada SWITCHES PAUSA CONSTANT INP_SW_SPEED,01 ;Puerto de entrada SWITCHES SPEED NAMEREG s0,leds_reg_h ;Registro leds_reg_h NAMEREG s1,leds_reg_l ;Registro leds_reg_l NAMEREG s2,cont_ret1 ;Registro para función de retardo NAMEREG s3,cont_ret2 ;Registro para función de retardo NAMEREG s4,cont_ret3 ;Registro para función de retardo ;Programa ADDRESS 000 ;dirección de la primera instrucción start: DISABLE INTERRUPT ;deshabilita interrupciones LOAD leds_reg_h,00 ;inicializa el valor de leds_reg_h(s0) en 00h. LOAD leds_reg_l,ff ;inicializa el valor de leds_reg_l(s1) en FFh.
5 mostrar: OUTPUT leds_reg_h,outp_leds_h ;escribe leds_reg_h(s0) en puerto OUTP_LEDS_H(01h) OUTPUT leds_reg_l,outp_leds_l ;escribe leds_reg_l(s0) en puerto OUTP_LEDS_L(02h) CALL delay ;llama a subrutina de retardo pausa: INPUT s5,inp_sw_pausa ;lee puerto INP_SW_PAUSA(00h) y lo guarda en s5 TEST s5,ff ;verifica si algún bit de s5 esta en 1: s5 AND FFh JUMP NZ,pausa ;salta a pausa si Z = 0 XOR leds_reg_h,ff ;complementa el valor del registro leds_reg_h(s0) XOR leds_reg_l,ff ;complementa el valor del registro leds_reg_l(s1) JUMP mostrar ;salta a la etiqueta mostrar delay: LOAD cont_ret1,00 ;inicializa registro cont_ret1(s2) en 00h LOAD cont_ret2,00 ;inicializa registro cont_ret2(s3) en 00h INPUT cont_ret3,inp_sw_speed ;escribe en cont_ret3 el puerto INP_SW_SPEED(01h) ADD cont_ret3,01 ;cont_ret3=00h mínimo retardo, FFh máximo loop: LOAD s5,s5 ;equivalente a NOP (No operation) LOAD s5,s5 ;equivalente a nop LOAD s5,s5 ;equivalente a nop LOAD s5,s5 ;equivalente a nop SUB cont_ret1,01 ;decrementa cont_ret1 en 1 JUMP NZ,loop ;salta a loop si cont_ret1 =/ 00 ; SUB cont_ret2,01 ;decrementa cont_ret2 en 1 JUMP NZ,loop ;salta a loop si cont_ret2 =/ 00 ; SUB cont_ret3,01 ;decrementa cont_ret3 en 1 JUMP NZ,loop ;salta a loop si cont_ret3 =/ 00 RETURN ;retorno de subrutina 8. Compilación del código: Ejecute el archivo kcpsm6.exe. Ingrese el nombre del archivo prog_rom.psm. Si el archivo compila correctamente verá el mensaje Assembly completed successfully y se crearán los archivos: prog_rom.log prog_rom.hex prog_rom.vhd. Si hay algún error al compilar el archivo debe corregirlo hasta que la compilación sea exitosa. 9. Añada el archivo prog_rom.vhd a su proyecto (File Add Sources ). 10. Cree el archivo de configuración de pines: (File Add Sources Add or create constrains). Escriba la configuración de pines de manera apropiada (ver NEXYS4 DDR Archivo de configuración de pines (*.xdc)). Para la tarjeta NEXYS4-DDR puede copiar la siguiente configuración. ## Clock signal set_property -dict { PACKAGE_PIN E3 IOSTANDARD LVCMOS33 } [get_ports { }]; #create_clock -add -name sys pin -period waveform {0 5} [get_ports {CLK100MHZ}]; ##Switches set_property -dict { PACKAGE_PIN J15 IOSTANDARD LVCMOS33 } [get_ports { switches_pausa[0] }]; set_property -dict { PACKAGE_PIN L16 IOSTANDARD LVCMOS33 } [get_ports { switches_pausa[1] }]; set_property -dict { PACKAGE_PIN M13 IOSTANDARD LVCMOS33 } [get_ports { switches_pausa[2] }]; set_property -dict { PACKAGE_PIN R15 IOSTANDARD LVCMOS33 } [get_ports { switches_pausa[3] }]; set_property -dict { PACKAGE_PIN R17 IOSTANDARD LVCMOS33 } [get_ports { switches_pausa[4] }]; set_property -dict { PACKAGE_PIN T18 IOSTANDARD LVCMOS33 } [get_ports { switches_pausa[5] }]; set_property -dict { PACKAGE_PIN U18 IOSTANDARD LVCMOS33 } [get_ports { switches_pausa[6] }]; set_property -dict { PACKAGE_PIN R13 IOSTANDARD LVCMOS33 } [get_ports { switches_pausa[7] }]; set_property -dict { PACKAGE_PIN T8 IOSTANDARD LVCMOS18 } [get_ports { switches_speed[0] }]; set_property -dict { PACKAGE_PIN U8 IOSTANDARD LVCMOS18 } [get_ports { switches_speed[1] }]; set_property -dict { PACKAGE_PIN R16 IOSTANDARD LVCMOS33 } [get_ports { switches_speed[2] }]; set_property -dict { PACKAGE_PIN T13 IOSTANDARD LVCMOS33 } [get_ports { switches_speed[3] }]; set_property -dict { PACKAGE_PIN H6 IOSTANDARD LVCMOS33 } [get_ports { switches_speed[4] }]; set_property -dict { PACKAGE_PIN U12 IOSTANDARD LVCMOS33 } [get_ports { switches_speed[5] }];
6 set_property -dict { PACKAGE_PIN U11 IOSTANDARD LVCMOS33 } [get_ports { switches_speed[6] }]; set_property -dict { PACKAGE_PIN V10 IOSTANDARD LVCMOS33 } [get_ports { switches_speed[7] }]; ## LEDs set_property -dict { PACKAGE_PIN H17 IOSTANDARD LVCMOS33 } [get_ports { leds_l[0] }]; set_property -dict { PACKAGE_PIN K15 IOSTANDARD LVCMOS33 } [get_ports { leds_l[1] }]; set_property -dict { PACKAGE_PIN J13 IOSTANDARD LVCMOS33 } [get_ports { leds_l[2] }]; set_property -dict { PACKAGE_PIN N14 IOSTANDARD LVCMOS33 } [get_ports { leds_l[3] }]; set_property -dict { PACKAGE_PIN R18 IOSTANDARD LVCMOS33 } [get_ports { leds_l[4] }]; set_property -dict { PACKAGE_PIN V17 IOSTANDARD LVCMOS33 } [get_ports { leds_l[5] }]; set_property -dict { PACKAGE_PIN U17 IOSTANDARD LVCMOS33 } [get_ports { leds_l[6] }]; set_property -dict { PACKAGE_PIN U16 IOSTANDARD LVCMOS33 } [get_ports { leds_l[7] }]; set_property -dict { PACKAGE_PIN V16 IOSTANDARD LVCMOS33 } [get_ports { leds_h[0] }]; set_property -dict { PACKAGE_PIN T15 IOSTANDARD LVCMOS33 } [get_ports { leds_h[1] }]; set_property -dict { PACKAGE_PIN U14 IOSTANDARD LVCMOS33 } [get_ports { leds_h[2] }]; set_property -dict { PACKAGE_PIN T16 IOSTANDARD LVCMOS33 } [get_ports { leds_h[3] }]; set_property -dict { PACKAGE_PIN V15 IOSTANDARD LVCMOS33 } [get_ports { leds_h[4] }]; set_property -dict { PACKAGE_PIN V14 IOSTANDARD LVCMOS33 } [get_ports { leds_h[5] }]; set_property -dict { PACKAGE_PIN V12 IOSTANDARD LVCMOS33 } [get_ports { leds_h[6] }]; set_property -dict { PACKAGE_PIN V11 IOSTANDARD LVCMOS33 } [get_ports { leds_h[7] }]; ##Buttons set_property -dict { PACKAGE_PIN C12 IOSTANDARD LVCMOS33 } [get_ports { cpu_reset }]; 11. Genere el Bitstream: ejecute los procesos: Run Synthesis Run Implementation Generate Bitstream. 12. Descargue el bitstream a la FPGA y verifique su funcionamiento. Asegúrese de tener conectada y alimentada la tarjeta. Establezca una conexión con la tarjeta: Hardware Manager Open Target Auto Connect. Programe el dispositivo: 13. Verifique el funcionamiento del circuito modificando los switches de la tarjeta.
2. Escoja la ubicación y el nombre del proyecto. Seleccione la casilla Create project subdirectory.
FACULTAD DE INGENIERÍA ELECTRÓNICA. GRUPO SEDA SEDA.ESCUELAING.EDU.CO PROFESOR: JAVIER SOTO PHD. TUTORIAL CREACIÓN, SIMULACIÓN E IMPLEMENTACIÓN DE UN PROYECTO (VHDL) EN VIVADO 2016.3 DESCRIPCIÓN Este tutorial
Más detallesEl sistema completo incluirá entradas y salidas de 16 bits representados mediante los leds y switches de la tarjeta.
FACULTAD DE INGENIERÍA ELECTRÓNICA. GRUPO SEDA SEDA.ESCUELAING.EDU.CO PROFESOR: JAVIER SOTO PHD. TUTORIAL MICROBLAZE EN VIVADO Y SDK 2016.3 DESCRIPCIÓN El proyecto permite entender el proceso de implementación
Más detallesINGENIERÍA DE COMPUTADORES III. Solución al Ejercicio de Autocomprobación 1
INGENIERÍA DE COMPUTADORES III Solución al Ejercicio de Autocomprobación PREGUNTA (3 puntos) Escriba en VHDL la architecture que describe el comportamiento de un contador síncrono ascendente módulo 4 en
Más detallesINGENIERÍA DE COMPUTADORES 3. Solución al examen de Septiembre 2016
Solución al examen de Septiembre 2016 PREGUNTA 1 (2 puntos) Tomando como base el siguiente código VHDL, dibuje el cronograma de evolución de las señales x1, x2, x3 y x4 entre los instantes 0 y 100 ns.
Más detallesINGENIERÍA DE COMPUTADORES III. Solución al Ejercicio de Autocomprobación 4
INGENIERÍA DE COMPUTADORES III Solución al Ejercicio de Autocomprobación 4 PREGUNTA (2 puntos) Tomando como base el siguiente código VHDL, dibuje el cronograma de evolución de las señales in, in2, s, s2,
Más detallesINGENIERÍA DE COMPUTADORES 3. Solución al Trabajo Práctico - Septiembre de 2016
Solución al Trabajo Práctico - Septiembre de 2016 EJERCICIO 1 Se desea diseñar un circuito digital que implemente la función F cuya tabla de verdad se muestra a continuación, que depende de las tres variables
Más detallesSistemas embebidos basados en FPGAs para instrumentación
Sistemas embebidos basados en FPGAs para instrumentación Introducción a los procesadores empotrados en FPGAs. PicoBlaze Guillermo Carpintero del Barrio Arquitectura de un Procesador CPU Memoria Programas/Datos
Más detallesINGENIERÍA DE COMPUTADORES III. Solución al Ejercicio de Autocomprobación 10
INGENIERÍA DE COMPUTADORES III Solución al Ejercicio de Autocomprobación 10 PREGUNTA 1 (1.5 puntos) Dibuje el diagrama conceptual correspondiente a: 1.a) (0.75 puntos) Las sentencias if anidadas siguientes:
Más detallesPractica No. 5 Diseño de un Multiplicador
Practica No. 5 Diseño de un Multiplicador Objetivo: Diseñar un módulo de multiplicación utilizando diferentes métodos, entender las ventajas y desventajas de cada uno de ellos. Aprender a usar procesos
Más detallesINGENIERÍA DE COMPUTADORES 3. Solución al examen de Junio 2013, Segunda Semana
Solución al examen de Junio 2013, Segunda Semana PREGUNTA 1 (2 puntos) Tomando como base el siguiente código VHDL, dibuje el cronograma de evolución de las señales x1, x2, x3, x4, x5 entre los instantes
Más detallesDiseño electrónico digital integrado: Back to basics. Sep-2011 F.Barbero Escuela Politécnica Superior - Universidad Autónoma de Madrid
Diseño electrónico digital integrado: Back to basics Sep-2011 F.Barbero Escuela Politécnica Superior - Universidad Autónoma de Madrid Flip-flop D con Reset Asíncrono Captura un dato con el flanco de reloj
Más detallesINGENIERÍA DE COMPUTADORES III. Solución al Ejercicio de Autocomprobación 3
INGENIERÍA DE COMPUTADORES III Solución al Ejercicio de Autocomprobación 3 PREGUNTA (2 puntos).a) ( punto) Dibuje el diagrama conceptual correspondiente al fragmento de código Fragmento..b) ( punto) Dibuje
Más detallesPractica No. 5 Diseño de un Multiplicador
Practica No. 5 Diseño de un Multiplicador Objetivo: Diseñar un módulo de multiplicación utilizando diferentes métodos, entender las ventajas y desventajas de cada uno de ellos. Aprender a usar procesos
Más detallesINGENIERÍA DE COMPUTADORES III. Solución al Ejercicio de Autocomprobación 8
INGENIERÍA DE COMPUTADORES III Solución al Ejercicio de Autocomprobación 8 PREGUNTA 1 (3 puntos) Escriba en VHDL, de las formas que se detallan a continuación, la architecture que describe el comportamiento
Más detallesINGENIERÍA DE COMPUTADORES III. Solución al examen de Septiembre 2014
Solución al examen de Septiembre 2014 PREGUNTA 1 (2 puntos) Tomando como base el siguiente código VHDL, dibuje el cronograma de evolución de las señales x1, x2, x3, temp4, temp5, temp6 y x4 entre los instantes
Más detalles1. Módulo de desarrollo Spartan 3 STARTER KIT con un FPGA xc3s200 ft256 2. Software de diseño XILINX ISE versión 10.1
Universidad Simón Bolívar Departamento de Electrónica y Circuitos EC1723, Circuitos Digitales Trimestre Septiembre-Diciembre 2008 Realización: Semana 8. Miércoles 5 de Noviembre Laboratorio Práctica 4:
Más detallesINGENIERÍA DE COMPUTADORES III. Solución al Ejercicio de Autocomprobación 6
INGENIERÍA DE COMPUTADORES III Solución al Ejercicio de Autocomprobación 6 PREGUNTA 1 (2 puntos) Tomando como base el siguiente código VHDL, dibuje el cronograma de evolución de las señales x, z1,z2 y
Más detallesPractica No. 1 Circuitos Secuenciales
Practica No. 1 Circuitos Secuenciales Objetivo: Conocer la estructura y características de la tarjeta de dispositivos lógicos programables TerasIC proporcionada a los alumnos, el software de operación
Más detallesPicoBlaze (2) Diseño de Sistemas con FPGA Patricia Borensztejn
PicoBlaze (2) Diseño de Sistemas con FPGA Patricia Borensztejn Información http://www.xilinx.com/ipcenter/processor_central/picoblaze/ picoblaze_user_resources.htm PicoBlaze clk (I) Reset (I) address (O):
Más detallesSistemas Electrónicos Digitales Curso de adaptación al Grado
Práctica Práctica 2 Sistemas Electrónicos Digitales Curso de adaptación al Grado Sistemas combinacionales con VHDL Universidad de Alicante Ángel Grediaga 2 Índice INTRODUCCIÓN... 3 2 CIRCUITOS COMBINACIONALES...
Más detallesINGENIERÍA DE COMPUTADORES 3. Solución al Trabajo Práctico - Junio de 2017
Solución al Trabajo Práctico - Junio de 2017 EJERCICIO 1 Se desea diseñar un circuito digital que implemente las funciones F y G cuya tabla de verdad se muestra a continuación, que dependen de las tres
Más detallesPractica No. 8 Introducción a las Máquinas de Estados. 1. En la figura 1 se muestra el comportamiento de un robot que evade obstáculos.
Practica No. 8 Introducción a las Máquinas de Estados Objetivo: Familiarizar al alumno en el conocimiento de los algoritmos de las máquinas de estados. Desarrollo: Para cada uno de los siguientes apartados,
Más detallesINGENIERÍA DE COMPUTADORES 3. Solución al Trabajo Práctico - Junio de 2016
Solución al Trabajo Práctico - Junio de 2016 EJERCICIO 1 Se desea diseñar un circuito digital que implemente las funciones F y G cuya tabla de verdad se muestra a continuación, que dependen de las tres
Más detallesINGENIERÍA DE COMPUTADORES 3. Solución al examen de Junio 2015, Segunda Semana
Solución al examen de Junio 2015, Segunda Semana PREGUNTA 1 (2 puntos) Tomando como base el siguiente código VHDL, dibuje el cronograma de evolución de las señales x1, x2, x3, x4 entre los instantes 0
Más detalles----*************************************************************************
library IEEE; library UNISIM; use IEEE.STD_LOGIC_1164.ALL; use IEEE.STD_LOGIC_ARITH.ALL; use IEEE.STD_LOGIC_UNSIGNED.ALL; use UNISIM.VComponents.all; ----********************************************************************
Más detallesSistemas Electrónicos Digitales. PRACTICA nº 8
PRACTICA nº 8 Diseño de subsistemas aritméticos. Síntesis sobre dispositivos FPGA. Síntesis estructural a partir de la descripción VHDL a nivel RTL de la estructura. Síntesis a partir de la descripción
Más detalles1.- Determina la funcionalidad del siguiente código VHDL. LIBRARY ieee; USE ieee.std_logic_1164.all;
EJERCICIOS DE SISTEMAS ELECTRÓNICOS DIGITALES: HOJA 1 2 o CURSO DE INGENIERÍA TÉCNICA INDUSTRIAL. ESPECIALIDAD EN ELECTRÓNICA INDUSTRIAL LENGUAJES DE ALTO NIVEL 1.- Determina la funcionalidad del siguiente
Más detallesArquitectura de Computadoras Practica No. 1 Circuitos Secuenciales
Arquitectura de Computadoras Practica No. 1 Circuitos Secuenciales Objetivo: Conocer la estructura y características de la tarjeta de los dispositivos lógicos programables que se dispone en el laboratorio,
Más detallesDiseño de Sistemas Electrónicos Digitales Avanzados
Práctica 1 Práctica Diseño de Sistemas Electrónicos Digitales Avanzados Sistemas combinacionales con VHDL Universidad de Alicante Ángel Grediaga Índice 1 Introducción... 3 Circuitos combinacionales...
Más detallesDISEÑO DE PROCESADORES DEDICADOS. Práctica 6 LCD de Propósito General
DISEÑO DE PROCESADORES DEDICADOS Instituto Politécnico Nacional Práctica 6 LCD de Propósito General Campo 1: Datos Personales. Centro de Innovación y Desarrollo Tecnológico en Cómputo CIDETEC Mayo 2015
Más detallesINGENIERÍA DE COMPUTADORES 3. Solución al examen de Junio 2017, Primera Semana
Solución al examen de Junio 2017, Primera Semana PREGUNTA 1 (2 puntos) Tomando como base el siguiente código VHDL, dibuje el cronograma de evolución de las señales x1, x2, x3, x4 y x5 entre los instantes
Más detallesVHDL: Código Secuencial. Arquitectura del Computador 2017
VHDL: Código Secuencial Arquitectura del Computador 2017 PROCESSES, FUNCTIONS y PROCEDURES Solo se ejecuta secuencialmente el código que se encuentra dentro de PROCESSES, FUNCTIONS o PROCEDURES. Cualquiera
Más detallesINGENIERÍA DE COMPUTADORES 3. Solución al Trabajo Práctico - Junio de 2014
Solución al Trabajo Práctico - Junio de 2014 EJERCICIO 1 En la Figura 1.1 se muestra el símbolo lógico de un circuito digital cuya función es contabilizar el número de señales de entrada que tienen valor
Más detallesDE INGENIERÍA TÉCNICA INDUSTRIAL. ESPECIALIDAD EN ELECTRÓNICA INDUSTRIAL
EJERCICIOS DE SISTEMAS ELECTRÓNICOS DIGITALES: HOJA 2 2 o CURSO DE INGENIERÍA TÉCNICA INDUSTRIAL. ESPECIALIDAD EN ELECTRÓNICA INDUSTRIAL LENGUAJES DE ALTO NIVEL 1) Realiza en RTL un comparador de dos buses
Más detallesTutorial 2: Pasar de diagrama ASM a un circuito
Tutorial 2: Pasar de diagrama ASM a un circuito Introducción En este segundo tutorial veremos cómo transformar nuestros diagramas ASM en circuitos que puedan ser implementados utilizando la placa DEO.
Más detallesUNIVERSIDAD CARLOS III DE MADRID. Ejercicios de VHDL. Circuitos Integrados y Microelectrónica. Luis Entrena. Celia López.
UNIVERSIDAD CARLOS III DE MADRID Ejercicios de VHDL Circuitos Integrados y Microelectrónica Luis Entrena Celia López Mario García Enrique San Millán Marta Portela Almudena Lindoso Problema 1 Se pretende
Más detallesVHDL. Lenguaje de descripción hardware
VHDL. Lenguaje de descripción hardware Modelado combinacional 26 A.G.O. All Rights Reserved Modelado combinacional El modelado de sistemas combinacionales es muy sencillo, puesto que en todo momento las
Más detallesINGENIERÍA DE COMPUTADORES III. Solución al Ejercicio de Autocomprobación 5
INGENIERÍA DE COMPUTADORES III Solución al Ejercicio de Autocomprobación 5 PREGUNTA 1 (2 puntos) Tomando como base el siguiente código VHDL, dibuje el cronograma de evolución de las señales x, z1 y z2
Más detallesINFORMÁTICA INDUSTRIAL. 3º INGENIERÍA TÉCNICA ELECTRÓNICA TRABAJO TUTORADO DE VHDL. Primer Cuatrimestre Curso 2005/2006.
INFORMÁTICA INDUSTRIAL. 3º INGENIERÍA TÉCNICA ELECTRÓNICA TRABAJO TUTORADO DE VHDL. Primer Cuatrimestre Curso 2005/2006. OBJETIVOS: Con este proyecto se pretende que el alumno practique y afiance los conocimientos
Más detallesTitulación: Ingeniería Informática Asignatura: Fundamentos de Computadores. Bloque 3: Sistemas secuenciales Tema 9: Módulos secuenciales básicos
Titulación: Ingeniería Informática Asignatura: Fundamentos de Computadores Bloque 3: Sistemas secuenciales Tema 9: Módulos secuenciales básicos Pablo Huerta Pellitero Luis Rincón Córcoles ÍNDICE Bibliografía
Más detallesMICROPROCESADOR (CÓDIGO EN VHDL) TOMADO DEL LIBRO PARDO Y BOLUDA
MICROPROCESADOR (CÓDIGO EN VHDL) TOMADO DEL LIBRO PARDO Y BOLUDA LIBRARY ieee; USE ieee.std_logic_1164.all; ENTITY procesador IS PORT(clk,rst: IN std_logic; r_w: OUT std_logic; dir: OUT std_logic_vector(7
Más detallesINGENIERÍA DE COMPUTADORES 3. Solución al examen de Junio 2014, Primera Semana
Solución al examen de Junio 2014, Primera Semana PREGUNTA 1 (2 puntos) Tomando como base el siguiente código VHDL, dibuje el cronograma de evolución de las señales x1, x2, x3, x4, x5 entre los instantes
Más detallesElectrónica Digital Departamento de Electrónica VHDL. Bioingeniería Facultad de Ingeniería - UNER
Electrónica Digital Departamento de Electrónica VHDL Bioingeniería Facultad de Ingeniería - UNER VHDL VHSIC Hardware Design Language VHSIC Very High Speed Integrated Circuits Verilog Handel C Celóxica
Más detallesPLANTILLA. [t], Maximino Peña Guerrero,
PLANTILLA Instrucciones secuenciales: CASE CASE ejecuta una o varias secuencias de instrucciones que dependen del valor de una sola expresión. SINTAXIS case expression is when choices => {sequential_statement}
Más detallesINGENIERÍA DE COMPUTADORES III. Solución al examen de Septiembre 2013
Solución al examen de Septiembre 2013 PREGUNTA 1 (2 puntos) Tomando como base el siguiente código VHDL, dibuje el cronograma de evolución de las señales clk, x, a, b, c e y entre los instantes 0 y 1000
Más detallesLaboratorio de Arquitectura de Computadoras
Laboratorio de Arquitectura de Computadoras CPU de cuatro instrucciones Oscar Alvarado Nava oan@azc.uam.mx Departamento de Electrónica División de Ciencias Básicas e Ingeniería Universidad Autónoma Metropolitana,
Más detallesINTRODUCCIÓN A SISTEMAS EMBEBIDOS, VHDL, ISE (XILINX). Objetivo General. Objetivo Específicos. Material y equipo. Tarea previa. Introducción teórica
1 INTRODUCCIÓN A SISTEMAS EMBEBIDOS, VHDL, ISE (XILINX). Facultad: Ingeniería Escuela: Electrónica Asignatura: Sistemas Digitales Lugar de Ejecución: Fundamentos Generales.// Automatización. Objetivo General
Más detallesPráctica 2 Control de motores de DC con la tarjeta TerasIC DE0-Nano
Práctica 2 Control de motores de DC con la tarjeta TerasIC DE0-Nano Construcción de Robots Móviles Entrega: 10-09-2015 1. Objetivos Familiarizarse con el ambiente de desarrollo Quartus II y el lenguaje
Más detallesSistemas Electrónicos Digitales. PRACTICA nº 3
PRACTICA nº 3 Diseño top-down estructural y síntesis de un procesador dedicado elemental para resolver el cálculo del máximo común divisor (MCD) de dos números sin signo Objetivos: Análisis, diseño y síntesis
Más detallesUNIVERSIDAD DE SEVILLA Dpto. de Ingeniería Electrónica. Introducción a los lenguajes HDL y conceptos. Octubre de 2007
UNIVERSIDAD DE SEVILLA Dpto. de Ingeniería Electrónica AREA DE TECNOLOGIA ELECTRONICA VHDL Introducción al lenguaje VHDL Introducción a los lenguajes HDL y conceptos básicos de VHDL Octubre de 2007 Tema
Más detallesMAQUINA DE ESTADO FINITO (FSM) Autómata finito
MAQUINA DE ESTADO FINITO (FSM) Autómata finito Modelo de Mealy E Lógica del próximo estado Q t+1 M E M O R I A Q t Lógica de salida S Ck Q t+1 = f (E, Q t ) S = g (E, Q t ) Modelo de Moore E Lógica del
Más detallesCreación de un Sistema Embebido en Vivado. 2 Cuatrimestre 2015 Patricia Borensztejn Laboratorio 3 y 4 02/09/2015
Creación de un Sistema Embebido en Vivado. 2 Cuatrimestre 2015 Patricia Borensztejn Laboratorio 3 y 4 02/09/2015 Control Leds module control_leds# ( parameter LED_WIDTH = 4 ) ( input clk, input wren, input
Más detallesArquitectura de Computadores. Práctica 1: Diseño Hardware de Procesadores. Práctica 1/1
Arquitectura de Computadores Práctica 1: Diseño Hardware de Procesadores Práctica 1/1 Práctica 1 Ejercicio 1: Modelado VHDL de la etapa IF en el procesador DLX32 Ejercicio 2: Ampliación Y Especialización
Más detallesALU (Unidad Aritmética Lógica). Objetivo General. Objetivo Específicos. Material y equipo. Tarea previa. Introducción teórica
Sistemas digitales II. Guía 3 1 ALU (Unidad Aritmética Lógica). Facultad: Ingeniería. Escuela: Electrónica. Asignatura: Sistemas Digitales II. Lugar de Ejecución: Microprocesadores (3.23). Objetivo General.
Más detallesPractica No. 1 Circuitos Secuenciales. 1.- Siga los pasos siguientes para configurar un contador de 4 bits usando el ambiente de desarrollo Quartus.
Practica No. 1 Circuitos Secuenciales Objetivo: Conocer la estructura y características de la tarjeta de los dispositivos lógicos programables que se dispone en el laboratorio, tarjeta TerAsic, el software
Más detallesDISEÑO DE PROCESADORES DEDICADOS. Práctica 2 Síntesis Lógica Tarjeta Spartan II. Campo 1: Datos Personales.
DISEÑO DE PROCESADORES DEDICADOS Campo 1: Datos Personales. Práctica 2 Síntesis Lógica Tarjeta Spartan II M. en C. Instituto Politécnico Nacional Centro de Innovación y Desarrollo Tecnológico en Cómputo
Más detallesTutorial de ModelSim PE Student Edition
Tutorial de ModelSim PE Student Edition Instalación Ir a http://portal.model.com/modelsim/downloads/license_agreement_form_gen.asp Rellenar los datos y selecionar Request Download Seleccionar el enlace
Más detallesDISEÑODE SISTEMAS ELECTRÓNICOS DIGITALES AVANZADOS.
Práctica 3 DISEÑODE SISTEMAS ELECTRÓNICOS DIGITALES AVANZADOS. Descripción VHDL de sistemas secuenciales Ángel Grediaga Olivo Universidad Alicante 1 Práctica 3 Descripción de registros y memorias Objetivos
Más detallesVHDL. Lenguaje de descripción hardware Estructura Básica de diseño
VHDL. Lenguaje de descripción hardware Estructura Básica de diseño 2007 A.G.O. All Rights Reserved Estructura de un diseño en VHDL LIBRARY declaraciones VHDL estructura básica ENTITY caja negra ARCHITECTURE
Más detalles4. SUMADORES EN BINARIO PURO (I)
TEMA 3: SISTEMAS ARITMÉTICOS Introducción y objetivos (3). Representación y codificación de la información (4-7) 2. Sistemas numéricos posicionales. Binario, hexadecimal, octal, y BCD. (8-33) 3. Números
Más detallesTutorial de VHDL: Contadores y Simulación
Tutorial de VHDL: Contadores y Simulación Importante: -Verifique la instalación del Webpack 6.0 y el Modelsim XE 6.0 SE. Ambos programas se pueden bajar desde www.xilinx.com. -Verifique también la licencia
Más detallesDISEÑO, IMPLEMENTACIÓN Y APLICACIÓN A SOC DEL MICROPROCESADOR PICOBLAZE
DISEÑO, IMPLEMENTACIÓN Y APLICACIÓN A SOC DEL MICROPROCESADOR PICOBLAZE J. Viejo, E. Ostúa, M. J. Bellido, J. Juan, A. Millán, P. Ruiz--Clavijo y D. Guerrero 1 Instituto Microelectrónica Sevilla Centro
Más detallesINGENIERÍA DE COMPUTADORES III. Solución al examen de Junio 2012, Segunda Semana
Solución al examen de Junio 2012, Segunda Semana PREGUNTA 1 (2 puntos) Tomando como base el siguiente código VHDL, dibuje el cronograma de evolución de las señalesx1,x2,x3,x4,x5 entre los instantes 0 y
Más detallesPRÁCTICA: LENGUAJE VHDL
PRÁCTICA: LENGUAJE Introducción Los lenguajes permiten manejar mejor grandes tamaños Los lenguajes son más flexibles que las tablas Los lenguajes son légibles por las máquinas más fácilmente que los gráficos
Más detallesMAQUINA DE ESTADO FINITO (FSM) Autómata finito
MAQUINA DE ESTADO FINITO (FSM) Autómata finito Modelo de Mealy E Lógica del próximo estado Q t+1 M E M O R I A Q t Lógica de salida S Ck Q t+1 = f (E, Q t ) S = g (E, Q t ) Modelo de Moore E Lógica del
Más detalles4.3. Lenguaje VHDL Declaración de Packages
4.3. Lenguaje VHDL El lenguaje VHDL (Very High Speed Integrates Circuit Hardware Description Language) es un lenguaje estándar utilizado para la descripción de los sistemas digitales. En este apartado
Más detallesINGENIERÍA DE COMPUTADORES 3. Solución al examen de Junio 2014, Segunda Semana
Solución al examen de Junio 2014, Segunda Semana PREGUNTA 1 (2 puntos) Tomando como base el siguiente código VHDL, dibuje el cronograma de evolución de las señales x1, x2, x3, x4, x5 entre los instantes
Más detallesCódigo concurrente en VHDL [5]
Código concurrente en VHDL [5] Lab. Sistemas Digitales Universidad Técnica Particular de Loja Prof: Diego Barragán Guerrero Oct. 2014 - Feb. 2015 Lab. Sistemas Digitales (UTPL) IET Oct. 2014 - Feb. 2015
Más detallesIntroducción al Picoblaze
Introducción al Picoblaze Por que un micro empotrado y no una FSM maquina de estados? Micropocessor (a Programmable FSM ) Sequential execution Slower Better for complex flow diagram Better for Large FSM
Más detallesSISTEMAS DIGITALES VHDL
SD SISTEMAS DIGITALES VHDL Fredy Hernán Riascos Campiño Practica 1a: Implementación de un incrementador: Se he de implementar un modulo incrementador (INC), Este modulo no es mas que un sumador y un registro
Más detallesPaquetes y componentes [1]
Paquetes y componentes [1] Sistemas Digitales Avanzados Universidad Técnica Particular de Loja Prof: Diego Barragán Guerrero Oct. 2014 - Feb. 2015 Sistemas Digitales Avanzados (UTPL) IET Oct. 2014 - Feb.
Más detallesSINTAXIS BÁSICA DEL VHDL SIMPLIFICADO
SINTAXIS BÁSICA DEL VHDL SIMPLIFICADO ENTIDAD: ARQUITECTURA: ENTITY IS PORT : : END ; = IN / OUT / IN OUT ARCHITECTURE
Más detallesSimulación con un banco de pruebas VHDL - test bench.
Tema 4: Simulación con un banco de pruebas VHDL - test bench. 4.1 Introducción 4.2 Diseño de un test bench 4.3 Ejemplos Tema 4: Simulación con un banco de pruebas VHDL - test bench. 4.1 Introducción 4.2
Más detallesINGENIERÍA DE COMPUTADORES III. Solución al examen de Junio 2012, Primera Semana
Solución al examen de Junio 2012, Primera Semana PREGUNTA 1 (2 puntos) Tomando como base el siguiente código VHDL, dibuje el cronograma de evolución de las señalesx1,x2,x3,s,yentre los instantes 0 y 50
Más detalles5.1. Introducción a los sistemas digitales
5.. Introducción a los sistemas digitales 5... Sistemas digitales [ Wakerly.2 pág. 3] 5..2. Puertas y señales lógicas [ Wakerly.3 pág. 6] 5..3. Representación de la lógica digital [ Wakerly. pág. 9] 5..4.
Más detallesRecursos y Metodologías. Función. Programas
Recursos y Metodologías Sistema Digital Estructura { + Función Descripción Datos R. Cómputo R. Almacenamiento R. Conexionado { Comandos Implementación Full-custom Semi-custom Gate Arrays Programas Lenguaje
Más detallesVHDL. VHDL: VHSIC Hardware Description Language VHSIC: Very High Speed Integrated Circuits
VHDL VHDL: VHSIC Hardware Description Language VHSIC: Very High Speed Integrated Circuits VHDL es un lenguaje de descripción de hardware Es útil para la síntesis y verificación de circuitos digitales Historia
Más detallesVHDL Y FPGA LENGUAJE VHDL
VHDL Y FPGA LENGUAJE VHDL VHDL es un lenguaje de alto nivel que describe todas las características de circuitos electrónicos digitales de variada complejidad. El significado de las siglas VHDL es V de
Más detallesFPGA: Herramientas de diseño
FPGA: Herramientas de diseño Proceso diseño Design and implement a simple unit permitting to speed up encryption with RC5-similar cipher with fixed key set on 8031 microcontroller. Unlike in the experiment
Más detallesTema 4 - Bloques combinacionales
- Bloques combinacionales Eduardo Rodríguez Martínez Departamento de Electrónica División de Ciencias Básicas e Ingeniería Universidad Autónoma Metropolitana Unidad Azcapotzalco Email: erm@correo.azc.uam.mx
Más detallesCampo 2: Objetivos. Síntesis lógica y programación de la tarjeta de desarrollo DIGILENT SPARTAN 3E-STARTER, XC3S500E.
DISEÑO DE PROCESADORES DEDICADOS Campo 1: Datos Personales. Práctica 2 Síntesis Lógica Tarjeta Spartan 3E Instituto Politécnico Nacional Centro de Innovación y Desarrollo Tecnológico en Cómputo CIDETEC
Más detallesTEMA 0: Introducción: Aspectos Tecnológicos y Metodológicos del diseño de sistemas
TEMA 0: Introducción: Aspectos Tecnológicos y Metodológicos del diseño de sistemas Curso 07/08 Departamento de Arquitectura y Tecnología de Sistemas Informáticos - Facultad de Informática - Universidad
Más detallesDISEÑO DE CIRCUITOS SECUENCIALES
Sistemas Electrónicos y Automáticos PRÁCTICA 3 DISEÑO DE CIRCUITOS SECUENCIALES 1. OBJETIVO DE LA PRÁCTICA. El objetivo de la presente práctica consiste en modelar el comportamiento de un sistema secuencial
Más detallesINTRODUCCIÓN AL LENGUAJE VHDL PARA CIRCUITOS
INTRODUCCIÓN AL LENGUAJE VHDL PARA CIRCUITOS COMBINACIONALES UNIDAD VI Diseño Digital HLD Opción de diseño para sistemas electrónicos elaborados. Integrar más dispositivos en un circuito integrado. VHDL
Más detallesSistemas Electrónicos Digitales. PRACTICA nº 9
PRACTICA nº 9 Diseño de subsistemas con estructura pipeline. Síntesis sobre dispositivos FPGA. Descripción de estructuras pipeline con VHDL. Circuitos aritméticos con estructura pipeline Objetivos: Descripción
Más detallesSimulación avanzada con TestBench en HDL. Ing. Andrés Miguel Airabella. Ing. Facundo Aguilera.
Simulación avanzada con Ing. Andrés Miguel Airabella. Ing. Facundo Aguilera. Desc. del Problema Descripción HDL Synthesis Place and Route / Fit 2 - Generalidades - Generación de Estímulos Agenda - Asignaciones
Más detallesINFORMÁTICA INDUSTRIAL. 3º INGENIERÍA TÉCNICA INDUSTRIAL. ESPECIALIDAD ELECTRÓNICA BOLETÍN 2. CURSO 2003/04
INFORMÁTICA INDUSTRIAL. 3º INGENIERÍA TÉCNICA INDUSTRIAL. ESPECIALIDAD ELECTRÓNICA BOLETÍN 2. CURSO 2003/04 1. Dado un decodificador de dos entradas (DEC 2:4), dar la descripción estructural, la descripción
Más detallesIntroducción al VHDL. VHDL orientado a la síntesis de circuitos en Dispositivo Lógicos Programables
Introducción al VHDL VHDL orientado a la síntesis de circuitos en Dispositivo Lógicos Programables Introducción Lenguaje de descripción de dispositivos Hardware. Diferencias con lenguajes de programación:
Más detallesLABORATORIO DE CIRCUITOS DIGITALES (2005-II) QUINTA CLASE DE VHDL
LABORATORIO DE CIRCUITOS DIGITALES (2005-II) QUINTA CLASE DE VHDL MÁQUINAS DE ESTADO FINITAS (FSMs) Máquinas de Moore Máquinas de Mealy MÁQUINAS DE ESTADOS FINITAS (FSMs) Tipos: Máquina de Moore: Las salidas
Más detallesPicoBlaze(3) Interfaces de Entrada/Salida. Diseño de Sistemas con FPGA 1er cuatrimestre 2009 Patricia Borensztejn
PicoBlaze(3) Interfaces de Entrada/Salida Diseño de Sistemas con FPGA 1er cuatrimestre 2009 Patricia Borensztejn Temario Esta clase contiene: Interface de entrada/salida en PicoBlaze Ejemplo 1: a 2 +b
Más detallesPráctica 7. Diseño en VHDL de un modulador PPM
Práctica 7. Diseño en VHDL de un modulador PPM 7.1. Objetivos Diseñar un sistema de modulación por posición de pulso (PPM) mediante VHDL e implementarlo en una FPGA. Aprender a utilizar las diferentes
Más detallesSistemas Electrónicos Digitales. PRACTICA nº 7
PRACTICA nº 7 Diseño de Memorias RAM y ROM. Síntesis e implementación sobre dispositivos FPGA. Síntesis empleando FFs y síntesis utilizando bits de RAM dedicados Objetivos: Descripción y síntesis de memorias
Más detallesDISEÑO DE PROCESADORES DEDICADOS. Práctica. No. 8 Circuitos de Barrido y Escaneo: Teclado Matricial de Propósito General y Matriz de LEDs
DISEÑO DE PROCESADORES DEDICADOS Práctica. No. 8 Circuitos de Barrido y Escaneo: Teclado Matricial de Propósito General y Matriz de LEDs DR. JUAN CARLOS HERRERA LOZADA jlozada@ipn.mx Instituto Politécnico
Más detallesSistemas Digitales - Examen temas 1, 2 y 3 - (6 de Abril 2016)
EXAMEN RESUELTO Problema-. Modelo-B (Calificación puntos) Se quiere diseñar un circuito digital, tal que, dado un número en código octal de una sola cifra en su entrada, este circuito: ) Indique, si el
Más detallesINGENIERÍA DE COMPUTADORES 3. Solución al Trabajo Práctico - Junio de 2013
Solución al Trabajo Práctico - Junio de 2013 EJERCICIO 1 En la Figura 1.1 se muestra el símbolo lógico de un circuito digital cuya función es encender una luz de aviso de un coche. Este circuito enciende
Más detallesINGENIERÍA DE COMPUTADORES 3. Solución al Trabajo Práctico - Junio de 2012
Solución al Trabajo Práctico - Junio de 2012 EJERCICIO 1 A continuación se muestran dos funciones lógicas F y G, que dependen de las cuatro variablesa,b,cydde la forma mostrada a continuación: F = A B
Más detallesPRACTICA 6: CIRCUITOS ARITMETICOS: SUMADORES Y RESTADORES.
PRACTICA 6: CIRCUITOS ARITMETICOS: SUMADORES Y RESTADORES. Sumadores básicos: Los sumadores son muy importantes no solamente en las computadoras, sino en muchos pos de sistemas digitales en los que se
Más detallesDiseño Lógico I Facultad de Ciencias Exactas y Tecnología UNT. LENGUAJES DE DESCRIPCIÓN DE HARDWARE
LENGUAJES DE DESCRIPCIÓN DE HARDWARE METODOS PARA DESCRIBIR CIRCUITOS LÓGICOS Descripción verbal Tablas de verdad Diagrama esquemático Expresiones del álgebra booleana Diagrama de tiempos Lenguajes de
Más detallesSistemas Digitales - Examen temas 1, 2 y 3 - (6 de Abril 2016)
Sistemas Digitales - Examen temas, 2 y 3 - (6 de Abril 206) EXAMEN RESUELTO Problema-. Modelo-A (Calificación 0 puntos) Se quiere diseñar un circuito digital, tal que, dado un número en código octal de
Más detalles