Estructura y Tecnología de Computadores I

Transcripción

1 Estructura y Tecnología de Computadores I Ingeniería Técnica en Informática de Gestión y de Sistemas Códigos

2 Presentación de la asignatura Libro de texto (Gestión y Sistemas): Estructura y Tecnología de Computadores I Ed. UNED, Madrid Contenido: El libro se compone de 14 temas, de los cuales sólo se considerarán materia de examen 11 de ellos (se excluyen los temas 1, 8 y 12). Examen: 16 preguntas tipo test (teóricas y prácticas) Las respuestas correctas, puntos Las erróneas 0.31 puntos Necesario obtener 5 puntos para superar el examen 2 horas Calculadora no programable

3 Contenidos Tema 2: Representación de la información Tema 3: Aritmética y codificación Tema 4: Álgebra booleana y puertas lógicas Tema 5: Introducción a los sistemas digitales Tema 6: Estructura básica de un computador Tema 7: Periféricos

4 Contenidos Tema 9: Programación de ordenadores Tema 10: Modos de direccionamiento Tema 11: Tipos de instrucciones Tema 13: Arquitectura y programación MC68000 (I) Tema 14: Arquitectura y programación MC68000 (II) Más información en la web de la Escuela de Informática:

5 Contenidos detallados Tema 2: Representación de la información 2.1. Concepto de bit 2.2. Representación de los números 2.3. Sistema de numeración binario 2.4. Sistema de numeración octal 2.5. Sistema de numeración hexadecimal 2.6. Problemas propuestos del libro

6 Contenidos detallados Tema 3: Aritmética y codificación 3.1. Aritmética binaria 3.2. Formatos de los números y su representación 3.3. Definiciones y codificación de la información 3.4. Códigos binarios 3.5. Tipos 3.6. Problemas propuestos del libro

7 Contenidos detallados Tema 4: Álgebra booleana y puertas lógicas 4.1. Definición del álgebra de Boole 4.2. Teoremas del álgebra de Boole 4.3. Álgebra de Boole bivalente 4.4. Funciones lógicas básicas 4.5. Simplificación de funciones lógicas 4.6. Problemas propuestos del libro

8 Contenidos detallados Tema 5: Introducción a los sistemas digitales 5.1. Sistemas Digitales 5.2. Sistemas Combinacionales 5.3. Sistemas secuenciales 5.4. Registros y Contadores 5.5. Memorias de semiconductor 5.6. Problemas propuestos del libro

9 Contenidos detallados Tema 6: Estructura básica de un computador 6.1. Introducción 6.2. Memorias 6.3. Unidad Aritmética 6.4. Elementos de interconexión. Buses 6.5. La Unidad de Control 6.6. Estructura de un computador elemental y señales de control 6.7. Funcionamiento interno de un computador. Cronogramas 6.8. Unidad de entrada/salida 6.9. Modos de transferencia

10 Contenidos detallados Tema 7: Periféricos 7.1. Dispositivos de entrada/salida 7.2. Dispositivos de entrada 7.3. Dispositivos de salida 7.4. Dispositivos de almacenamiento

11 Contenidos detallados Tema 9: Programación de ordenadores 9.1. Conceptos de programa y lenguaje de programación 9.2. El código máquina 9.3. El lenguaje ensamblador 9.4. Ventajas e inconvenientes del ensamblador vs alto nivel 9.5. Lenguajes macroensambladores 9.6. Lenguajes de alto nivel 9.7. Entornos de programación 9.8. Programas traductores 9.9. Programas intérpretes Compiladores El análisis lexicográfico El análisis sintáctico El análisis semántico

12 Contenidos detallados Tema 10: Modos de direccionamiento Justificación de los modos de direccionamiento Descripción de los modos de direccionamiento

13 Contenidos detallados Tema 11: Tipos de instrucciones Formatos de instrucciones Los bits de condición Tipos de instrucciones

14 Contenidos detallados Tema 13: Arquitectura y programación MC Introducción El MC68000 visto por el programador El programa visto por el procesador MC La pila del MC Interrupciones y excepciones

15 Contenidos detallados Tema 14: Arquitectura y programación MC Introducción Ejemplos de realización de estructuras de datos Ejemplos de instrucciones

16 Calendario de preparación /10/ /10/ /10/ /11/ /11/2008 Presentación de la asignatura Tema 2 Tema 3 Tema 3 Tema 4 Tema 4 19/11/ /11/ /12/ /12/ /12/2008 Tema 5 Tema 5 Tema 6 Tema 7 y 9 Tema 10 y 11 07/01/ /01/ /01/ /Enero 04/02/2009 Tema 13 Tema 14 Preparación de exámenes 1ª Semana Exámenes Atención alumnos 09-13/Febrero 2ª Semana Exámenes

17 Tema 2 Representación de la información

18 Contenidos del tema Tema 2: Representación de la información 2.1. Sistemas de representación numérica 2.2. Conversión de decimal a otras bases 2.3. Sistema de numeración Binario 2.4. Sistema de numeración Octal 2.5. Sistema de numeración Hexadecimal 2.6. Problemas propuestos del libro

19 2.1. Sistemas de representación numérica Sistemas de numeración Acumulativos: Cada símbolo un único valor (romano) Posicionales: Combinación de dígitos Valor Valor del dígito y posición (peso). Representación (sist. numeración) Base Dígitos Unidad información DECIMAL 10 [0-9] BINARIA 2 [0-1] bit OCTAL 8 [0-8] HEXADEC. 16 [0-9][A-F]

20 2.1. Sistemas de representación numérica Representación genérica de un número: N (b = a p-1 a p-2... a i... a 2 a 1 a 0, a -1 a a -q (b a: sucesión de dígitos de la base b p: enteros q: fraccionarios Parte entera Parte decimal N (10 = a p-1 b p-1 + a p-2 b p a i b i + a 1 b 1 + a 0 b 0 + a -1 b a -q b -q Valor decimal (base 10) de cualquier número N expresado en base b

21 2.1. Sistemas de representación numérica Ejemplos: a) 1927,456 (10 = (10 b) 11011,01 (2 = = 27,25 (10 c) 642 (8 = = 418 (10 d) 170F,F (10 = = 5903,9375 (10

22 2.2. Conversión de decimal a otras bases Parte Entera: Divisiones sucesivas por la base hasta que se obtenga un cociente inferior a ella. Se tomará el último cociente y la serie de restos obtenidos, siendo el último cociente el dígito más significativo. Parte Decimal: Multiplicaciones sucesivas por la base, tomando en cada multiplicación la parte entera como dígito de la base b, y continuando con la decimal hasta obtener un resultado igual a cero, o hasta llegar a la precisión deseada.

23 2.2. Conversión de decimal a otras bases Convertir el número 324 (10 a binario: Resultado: 324 (10 = (2

24 2.2. Conversión de decimal a otras bases Convertir el número 324 (10 a octal y hexadecimal: ( (16

25 2.2. Conversión de decimal a otras bases Convertir el número 23,625 (10 a binario: Parte entera (2 0,625 2 = 1,25 0,25 2 = 0,50 0,50 2 = 1,00 Parte fraccionaria 101 (2 23,625 (10 = 10111,101 (2

26 2.3. Sistema de numeración Binario 2.4. Sistema de numeración Octal 2.4. Sistema de numeración Hexadecimal (Conversiones entre ellos) Dígitos hexadecimales: A B C D E F

27 2.3, 2.4 y 2.5. Conversiones entre diferentes sistemas de numeración a) Binario Octal: Se hacen agrupaciones de 3 bits de Derecha a Izquierda para la parte entera (ceros no significativos a la izquierda), y de Izquierda a Derecha para la parte decimal (ceros no significativos a la derecha). La conversión de cada grupo de 3 bits es directa: * Convertir ,01101 (2 a Octal: Bits añadidos , , ,32 (8

28 2.3, 2.4 y 2.5. Conversiones entre diferentes sistemas de numeración b) Octal Binario: Se hace la conversión directa de cada dígito en octal a sus correspondientes 3 bits en binario. * Convertir 652,27 (8 a Binario: 6 5 2, , , (2

29 2.3, 2.4 y 2.5. Conversiones entre diferentes sistemas de numeración c) Binario Hexadecimal: El procedimiento es el mismo que para la conversión en octal, pero con grupos de 4 bits. * Convertir ,01101 (2 a Hexadecimal: Bits añadidos , E 5, 6 8 E5,68 (16 * Convertir F4A,B (16 a Binario: F 4 A, B , ,1011 (2

30 2.6. Problemas propuestos del libro

31 Tema 3 Aritmética y codificación

32 Contenidos del tema Tema 3: Aritmética y codificación 3.1. Suma y Resta Binaria 3.2. Representación de números en coma fija Formato Signo-Magnitud Complemento a la Base. Complemento a Complemento a la Base-1. Complemento a Exceso a n 3.3. Representación de números Reales en coma flotante. Formato IEEE Propiedades de los Códigos Binarios

33 Contenidos del tema Tema 3: Aritmética y codificación (cont.) 3.5. Tipos de Códigos Binarios Binario Natural BCD Natural o BCD BCD Aiken 2421 y BCD Aiken BCD BCD Exceso Código Gray Código Johnson Código ASCII 3.6. Códigos Detectores de Error Códigos de Paridad Códigos de Peso Fijo 3.7. Códigos Correctores de Error. Códigos de Hamming Problemas propuestos del libro

34 3.1. Suma y Resta Binaria Suma Binaria: Hay que tener en cuenta los acarreos = 0 Sin acarreo = 1 Sin acarreo = 0 CON acarreo (1) Ejemplo: , , , 0 0

35 3.1. Suma y Resta Binaria Resta Binaria: Es similar a la resta decimal. En este caso hay que tener en cuenta los préstamos (similar al concepto de acarreo). 0-0 = 0 Sin préstamo 0-1 = 1 CON préstamo (1) 1-0 = 0 Sin préstamo 1-1 = 0 Sin préstamo Ejemplos: , , ,

36 3.2. Representación de números en coma fija En la representación habitual de los números se añade un signo {+, -} para representar valores positivos o negativos, respectivamente. Si se aplicara este mismo procedimiento en sistemas digitales (binarios), sería necesario trabajar con tres niveles lógicos {0, 1, signo}, lo que complicaría considerablemente los circuitos digitales. Solución: Añadir / Utilizar un dígito que indique el signo, a la izquierda del número. Dígito con valor 0 Positivo Dígito con valor 1 Negativo

37 Formato Signo-Magnitud Para un número binario: a n-1 a n-2 a n-3... a 1 a 0 Bit de Signo {0,1} = {+,-} Bits de magnitud Rango simétrico [ ± (2 n-1 1) ] Inconveniente: Necesidad de utilizar circuitos diferentes para la suma y la resta.

38 Formato Signo-Magnitud Representar el número 85 (10 en formato Signo-Magnitud de 8 bits: (2 = -85 (10 magnitud Signo

39 Complemento a la Base y Complemento a 2 Los complementos son transformaciones para representar números negativos y convertir restas en sumas (se resta mediante la operación suma), de forma que la ALU se simplifica. En el sistema decimal Complemento a diez. En binario Complemento a dos.

40 Complemento a la Base y Complemento a 2 Método C2: Representar el valor binario del número en positivo. Cambiar todos los bits (1 0 y 0 1) Sumarle 1. Representar en C2 el número 101 (10 en 8 bits: 101 ( ( ( bits (c2 Los números POSITIVOS se representan por el bit de signo = 0, en binario natural.

41 Complemento a la Base-1 y Complemento a 1 Misma justificación que el C2 (simplificación de circuitos). En el sistema decimal Complemento a nueve. En el sistema binario Complemento a uno.

42 Complemento a la Base-1 y Complemento a 1 Método C1: Representar el valor binario del número en positivo. Cambiar todos los bits (1 0 y 0 1) Los números POSITIVOS se representan por el bit de signo = 0, en binario natural. Este sistema es más fácil de implementar que el C2 pero tiene el problema de que para el número cero existen dos representaciones: +0 y -0, lo que complica los circuitos electrónicos capaces de detectar el cero.

43 Exceso a n Se forma sumando n a cada palabra del código binario natural. Ejemplos: 5 ( = (2 exc (2 exc (10-3 = 8 (10

44 3.3. Representación de nº Reales en Coma Flotante. Formato IEEE 754 El formato para la representación de números en coma flotante: N = S M (b) E S: Signo M: Valor absoluto de la mantisa b: Base E: Exponente Ejemplo: - 4,

45 3.3. Representación de nº Reales en Coma Flotante. Formato IEEE 754 Precisión: Depende del número de dígitos de la Mantisa. Rango de representación: Número de dígitos del exponente. La representación de un número en coma flotante no es única, ya que depende del lugar de la coma: 6,25 = 0110, = 011, = 01, = 0,

46 3.3. Representación de nº Reales en Coma Flotante. Formato IEEE 754 Por tanto, para evitar representaciones múltiples de un mismo número se adopta el convenio de situar la coma en un lugar fijo de la mantisa y se normaliza (se sitúa la coma antes de la primera cifra significativa distinta cero). normalizado Ejemplo: 110, , Un formato muy extendido es el estándar IEEE 754.

47 3.3. Representación de nº Reales en Coma Flotante. Formato IEEE 754 Estándar IEEE 754: Representación de números de 32 bits Un bit de signo S, signo de la mantisa Ocho bits para el exponente E (incluido su signo), en exceso 127. Veintitrés bits (el resto) para la mantisa m S E m Signo Exponente en exceso 127 Mantisa. Representa el número 1 m

48 3.3. Representación de nº Reales en Coma Flotante. Formato IEEE 754 Números con representación especial en IEEE 754: Exponente Mantisa Signo 0/ Cercano a 0 0 0

49 3.3. Representación de nº Reales en Coma Flotante. Formato IEEE 754 Algoritmo para pasar de decimal a coma flotante IEEE 754 Ejemplo: Pasar -6,125 (10 a binario IEEE º El bit S tomará el valor del signo de la mantisa. En este caso S = 1. 2º Pasar a binario la mantisa: 6 = 110 (2 0,125 = 0,001 (2 110,001 (2

50 3.3. Representación de nº Reales en Coma Flotante. Formato IEEE 754 Algoritmo para pasar de decimal a coma flotante IEEE 754 3º Normalizar la mantisa. Correr la coma a la derecha o a la izquierda hasta convertir el número binario en un número de la forma 1,... El número de desplazamientos va a dar el valor del exponente: Desplazamiento a la derecha Exponente Negativo Desplazamiento a la izquierda Exponente Positivo 6,125 (10 = 110,001 (2 1,10001 (2 Exponente = 2 Finalmente el exponente se expresa en Exceso 127. Exponente = = 129 E = (2

51 3.3. Representación de nº Reales en Coma Flotante. Formato IEEE 754 Algoritmo para pasar de decimal a coma flotante IEEE 754 4º Se obtiene la mantisa a partir del número normalizado (1 m): 6,125 (10 = 110,001 (2 1,10001 (2 m = (2 5º Se compone el número. Se añadirán ceros a la derecha para completar los 32 bits: (2 = C0C40000 (16

52 3.3. Representación de nº Reales en Coma Flotante. Formato IEEE 754 Algoritmo para pasar de coma flotante IEEE 754 a decimal Ejemplo: Pasar C0C40000 (16 a decimal. 1º Convertir a binario el número. C0C4000 (16 = (2 2º Identificar los campos S, E y m, según el formato IEEE 754: S = 1 Signo de la mantisa NEGATIVO. E = Exponente en Exceso 127. m = Mantisa normalizada.

53 3.3. Representación de nº Reales en Coma Flotante. Formato IEEE 754 Algoritmo para pasar de coma flotante IEEE 754 a decimal 3º Convertir cada campo a su equivalente decimal: E = (2 = = 2 m = (2 (Está normalizada 1 m) 1, ( = 110, (2 = 6,125 (10 4º Se le añade al número el signo: -6,125 (10

54 3.4. Propiedades de los Códigos Binarios Ponderados: Cada dígito tiene un peso de acuerdo al lugar que ocupa. Distancia: Entre dos palabras, es el nº de dígitos que difieren. Distancia de código binario: La menor de las distancias entre dos palabras cualesquiera de su código. Continuos: Cuando las palabras consecutivas son adyacentes, es decir, cuya distancia es 1.

55 3.4. Propiedades de los Códigos Binarios Cíclicos: La primera y última palabra son adyacentes. Densos: Con n bits se pueden representar 2 n valores. Autocomplementarios a N: Cuando cada palabra más su complemento a 1 = N.

56 Sistema de base Binario Natural Ponderado Distancia Continuo Cíclico Denso Autocomplementario SÍ 1 X X SÍ 2 n -1

57 BCD Natural o BCD 8421 Cada dígito decimal se representa mediante un código binario de 4 bits, con asignación de pesos idéntica al binario natural. Ponderado Distancia Continuo Cíclico Denso Autocomplementario SÍ 1 X X X X

58 BCD Aiken 2421 y BCD Aiken 5421 Cada dígito decimal se representa mediante un código binario de 4 bits, con asignación de pesos 2,4,2,1 y 5,4,2,1, respectivamente. Para evitar ambigüedades, es decir para obtener una representación única, se asigna un cero al bit de mayor peso en los cinco primeros símbolos (0-4), y un 1 a los cinco últimos (5-9), ya que de lo contrario se darían situaciones como: BCD 2421 Decimal Erróneo (MSB = 0) OK.

59 BCD Aiken 2421 y BCD Aiken 5421 Aiken 2421 Ponderado Distancia Continuo Cíclico Denso Autocomplementario SÍ 1 X X X a 9 Aiken 5421 Ponderado Distancia Continuo Cíclico Denso Autocomplementario SÍ 1 X X X X

60 BCD exceso a 3 Se forma sumando 3 a cada palabra del código BCD Natural: Ponderado Distancia Continuo Cíclico Denso Autocomplementario X 1 X X X a 9

61 BCD Se consideran pesos positivos y negativos (-3): Ponderado Distancia Continuo Cíclico Denso Autocomplementario SÍ 1 X X X a 9

62 Código Gray También llamado Código Reflejado. Conversión de Binario Natural a Gray: Se realiza una O Exclusiva (XOR: ) del número consigo mismo, pero desplazado un lugar hacia la derecha (despreciando el dígito de la derecha). Ejemplo: Pasar el número a código Gray

63 Código Gray Conversión de Gray a Binario Natural: Se suma de izquierda a derecha cada bit del binario obtenido del bit anterior (bit i+1 ) al Gray G i, sin acarreos, o utilizando un XOR. Ejemplo: Pasar el número a Binario Natural: Sentido de la suma

64 Código Gray Ponderado Distancia Continuo Cíclico Denso Autocomplementario X 1 SÍ SÍ SÍ X

65 Código Johnson También llamado Código Progresivo, ya que el número de dígitos 1 aumenta y disminuye progresivamente de una combinación a otra Desventaja: Capacidad de representación con n bits de sólo (2 n) símbolos. Ponderado Distancia Continuo Cíclico Denso Autocomplementario X 1 SÍ SÍ X X

66 Código ASCII American Standard Code on Information Interchange. Es un código alfanumérico, de n=7 bits, 2 n = 2 7 = 128 símbolos = 26 letras mayúsculas, 26 letras minúsculas, 10 dígitos decimales, signos de puntuación, caracteres especiales y de control. Ejemplo: En la tabla 3.31 de la pág. 101 del libro de texto, se muestra la tabla ASCII. La letra A tiene: LSD MSD (2 = 41 (16 = 65 (10 En la actualidad se utiliza el código ASCII extendido de 8 bits, el cual contiene 2 8 = 256 caracteres.

67 3.6. Códigos Detectores de Error Necesarios cuando se transmite información digital por un medio físico. Condición necesaria: Que el código NO sea Denso. Condición necesaria y suficiente para que un código permita detectar errores en un bit: Que la Distancia > 1. En general, para poder detectar E errores simultáneos, la distancia mínima del código debe ser E+1.

68 3.6. Códigos Detectores de Error Tipo de Códigos Detectores: PARIDAD Par Impar PESO FIJO 2 entre 5 Biquinario

69 Códigos de Paridad Cantidad de dígitos 1 que contiene la palabra Paridad Par: El número de dígitos uno es par. Paridad Impar: El número de unos es impar. A cada palabra se le añade un dígito llamado bit de paridad que indica la paridad de la combinación, y la paridad elegida (total de bits). Bit de Bit de Decimal BCD Natural paridad Impar paridad Par

70 Códigos de Peso Fijo Destacan el código 2 entre 5 y el código biquinario. Ambos se caracterizan por tener una distancia = 2 (permiten detectar un error en un bit), y que todas sus palabras tienen exactamente dos unos (paridad par). Código biquinario Decimal (pesos) La primera mitad se forma con 01 para los pesos 5 y 0. La segunda mitad se forma con 10 para los pesos 5 y 0.

71 3.7. Códigos Correctores de Error. Hamming Detectan el bit (o bits) erróneo, y se invierte su valor. Condición necesaria: Para que un código permita corregir errores en un bit es que su distancia mínima > 2. En general, para que un código pueda corregir F bits erróneos simultáneos, la distancia mínima deber ser igual a 2F + 1. Uno de los códigos correctores más utilizados es el Código de Hamming.

72 3.7. Códigos Correctores de Error. Hamming Código de Hamming: Este código añade a cada palabra de n bits k bits de paridad (bits redundantes), tal que: 2 k > n + k El código resultante tendrá una longitud de palabra (n + k) bits. Se dice que el código resultante es óptimo si cumple: n = 2 k-1

73 3.7. Códigos Correctores de Error. Hamming Para obtener los dígitos C i de paridad de Hamming, consideramos primero que (en el caso de n = 4 bits): Posición P i errónea 0 (sin error) Test de Paridad T i T 3 T 2 T

74 3.7. Códigos Correctores de Error. Hamming Por tanto, T 1 = (P 1, P 3, P 5, P 7 ), valor 1 si error en esa P i. T 2 = (P 2, P 3, P 6, P 7 ), valor 1 si error en esa P i. T 3 = (P 4, P 5, P 6, P 7 ), valor 1 si error en esa P i. Se observa que la posición P 1, P 2 y P 4 aparecen sólo una vez en la lista de T i, por tanto se situarían en dichas posiciones los bits de paridad C i (C 1, C 2 y C 3 ). Por tanto, las palabras del Código de Hamming tendrán la forma: P 7 P 6 P 5 P 4 P 3 P 2 P 1 B 4 B 3 B 2 C 3 B 1 C 2 C 1

75 3.7. Códigos Correctores de Error. Hamming Generación de C i : C 1 : Paridad par de los bits de P 1, P 3, P 5 y P 7, es decir, (C 1, B 1, B 2, B 4 ). Triple paridad par C 2 : Paridad par de los bits de P 2, P 3, P 6 y P 7, es decir, (C 2, B 1, B 3, B 4 ). C 3 : Paridad par de los bits de P 4, P 5, P 6 y P 7, es decir, (C 3, B 2, B 3, B 4 ). C 1 = P 3 P 5 P 7 = B 1 B 2 B 4 C 2 = P 3 P 6 P 7 = B 1 B 3 B 4 C 3 = P 5 P 6 P 7 = B 2 B 3 B 4 XOR

76 3.7. Códigos Correctores de Error. Hamming Detección y Corrección, T i : T 1 = P 1 P 3 P 5 P 7 = C 1 B 1 B 2 B 4 T 2 = P 2 P 3 P 6 P 7 = C 2 B 1 B 3 B 4 T 3 = P 4 P 5 P 6 P 7 = C 3 B 2 B 3 B 4

77 3.7. Códigos Correctores de Error. Hamming Ej.: Se desea transmitir el decimal 6, cuyo código Hamming es , pero se produce un error en el bit P 3, transmitiéndose: P 7 P 6 P 5 P 4 P 3 P 2 P Se verifica: (xor o paridad par) Erróneo T 1 = P 1 P 3 P 5 P 7 = = 1 T 2 = P 2 P 3 P 6 P 7 = = 1 T 3 = P 4 P 5 P 6 P 7 = = 0 Posición del Error El error se encuentra en (T 3 T 2 T 1 ) = (0 1 1) = P 3, por tanto hay que invertir dicho bit.

78 3.8. Problemas propuestos del libro

79 Tema 4 Álgebra booleana y puertas lógicas

80 Contenidos del tema Tema 4: Álgebra booleana y puertas lógicas 4.1. Definiciones del álgebra de Boole 4.2. Leyes fundamentales del álgebra de Boole 4.3. Funciones lógicas elementales 4.4. Obtención de la función canónica desde la Tabla de Verdad 4.5. Simplificación de funciones. Karnaugh 4.6. Problemas propuestos del libro

81 4.1. Definiciones del álgebra de Boole George Boole (1854). Herramienta matemática que se utiliza para el estudio de computadores: La aplicación en computadores es del tipo binario 0 y 1. El estado de un elemento del circuito lógico viene representado por una variable que puede valer 0 ó 1. Función: Expresión que indica la relación entre las variables y el núm. de variables. F(a,b,c,...) = abc + ā(c+d)

82 4.1. Definiciones del álgebra de Boole Tabla de Verdad: Tabla que recoge todas las combinaciones de las variables de entrada y los valores que toman sus salidas. Dos funciones son equivalentes si tienen la misma tabla de verdad.

83 4.1. Definiciones del álgebra de Boole Operaciones: Unión o adición F = a + b Intersección o producto F = a b Complemento F = ā Tablas de verdad:

84 4.2. Leyes fundamentales del álgebra de Boole a + ā = 1 a ā= 0 Elementos complementarios 0 + a = a 1 a = a Elementos identidad 1 + a = 1 0 a = 0 Operaciones con elementos identidad a + a = a a a = a Ley de Idempotencia Ley de involución (doble negación)

85 4.2. Leyes fundamentales del álgebra de Boole Conmutativa: a + b = b + a a b = b a Asociativa: a + b + c = (a + b) + c = a + (b + c) a b c = (a b) c = a (b c) Distributiva: a + bc = (a + b) (a + c) a (b+c) = ab + ac Absorción: a + ab = a(1 + b) = a a(a + b) = aa + ab = a

86 4.2. Leyes fundamentales del álgebra de Boole Leyes de Morgan: (Ver ejemplo pág. 125)

87 4.2. Leyes fundamentales del álgebra de Boole Teorema de la Expansión de Shannon: 1ª Fórmula (minterms): Dada una función f, se verifica que, f(a,b,c) = a f(1,b,c) + ā f(0,b,c,) Ej.: f(a,b,c) = bc f(a,b,c) = abc + ābc (se añade la var. que falta en cada término, negada y sin negar). 2ª Fórmula (maxterms): Cualquier función f puede expresarse como un producto de maxterms. f(a,b,c) = [a + f(0,b,c)] [ā + f(1,b,c)]

88 4.3. Funciones lógicas elementales IEEE

89 4.3. Funciones lógicas elementales IEEE (Ver representación eléctrica AND (pág. 144) y cronograma AND (pág. 145)

90 4.4. Obtención de la función canónica desde la Tabla de Verdad Se define como término canónico de una función lógica a todo producto o suma en el que aparecen todas las variables, en su forma directa a o complementada ā. 1ª forma canónica minterm Suma de productos canónicos 2ª forma canónica maxterm Producto de sumas canónicas

91 4.4. Obtención de la función canónica desde la Tabla de Verdad Obtención a partir de la tabla de verdad: M m Minterms: Se toman las salidas que son 1 y se expresa como suma de términos producto en los que las variables que son 1 se expresan como literales, y las que son 0 como invertidas (1 a 0 ā).

92 4.4. Obtención de la función canónica desde la Tabla de Verdad Obtención a partir de la tabla de verdad: M m Maxterms: Se toman las salidas que son 0 y se expresa como producto de términos suma en los que las variables que son 0 se expresan como literales, y las que son 1 como invertidas (0 a 1 ā). (Ver problemas resueltos 4-2 (pág. 130) y 4-3 (pág. 133)

93 4.4. Obtención de la función canónica desde la Tabla de Verdad Paso de la 1ª forma canónica a la 2ª forma canónica: 1. Se representa la función invertida, tomando los términos minterm que no aparecen. 2. Se hace la inversa de la función aplicando Morgan a los términos canónicos. 3. Se obtiene el complemento a 2 n -1 de cada uno de los términos. = П = (7,4,3)

94 4.4. Obtención de la función canónica desde la Tabla de Verdad Paso de la 2ª forma canónica a la 1ª forma canónica: 1. Se representa la función invertida, tomando los términos maxterm que no aparecen. 2. Se hace la inversa de la función aplicando Morgan a los términos canónicos. 3. Se obtiene el complemento a 2 n -1 de cada uno de los términos. = Σ = (7,6,5,2,1)

95 4.5. Simplificación de funciones: Karnaugh Cuando se tiene una función lógica con su tabla de verdad, y se desea implementar dicha función de la manera más económica posible, mediante puertas lógicas, es necesaria una simplificación de la función (ahorro de costes). Métodos: Aplicación de las leyes del álgebra de Boole Poco sistemático y subjetivo. Mapas de Karnaugh Gráfico y sistemático. (Ver problema resuelto 4-11 (pág. 167) algebraicamente)

96 4.5. Mapas de Karnaugh Cuadros que recogen todas las combinaciones de variables de entrada, por lo que en un mapa de Karnaugh se tendrán 2 n cuadros para n variables de entrada. Cada uno de estos cuadros aloja un término de la función canónica. En dichos cuadros se representará un 1 o un 0, según cada caso, y mediante la agrupación de éstos se podrá obtener, de manera gráfica, una simplificación de la función.

97 4.5. Mapas de Karnaugh. Diseño a) 2 variables f(b, a): 2 2 = 4 cuadros b ā m 0 a m 1 b m 2 m 3

98 4.5. Mapas de Karnaugh. Diseño b) 3 variables f(c, b, a): 2 3 = 8 cuadros b b ā a a ā c m 0 m 1 m 3 m 2 c m 4 m 5 m 7 m 6

99 4.5. Mapas de Karnaugh. Diseño c) 4 variables f(d, c, b, a): 2 4 = 16 cuadros b b ā a a ā d c c m 0 m 4 m 1 m 5 m 3 m 7 m 2 m 6 d c c m 12 m 8 m 13 m 9 m 15 m 11 m 14 m 10

100 4.5. Mapas de Karnaugh. Procedimiento Se dibuja el mapa en función del nº de variables. Se completan los cuadros: Si la función está expresada como minterms, se pondrá un 1 en los cuadros correspondientes a cada minterm. Si está expresada como maxterms, se pondrá un 0 en los correspondientes. Elegir las adyacencias según las siguientes reglas: R1) Agrupaciones de 2, 4, 8,..., 2 n de 1 adyacentes. Intentar hacer agrupaciones máximas. R2) Las agrupaciones serán cuadradas o rectangulares. R3) Las agrupaciones deberán cubrir a todos los términos de la función R4) Se pueden incluir en el grupo términos pertenecientes a otros grupos.

101 4.5. Mapas de Karnaugh. Procedimiento R5) Eliminar grupos en los que todos sus términos pertenecen a otros grupos (contenidos menores). R6) Considerar el mapa como una ESFERA, es decir los extremos son adyacentes. R7) Una vez agrupados, minimizar (eliminar) variables usando adyacencia y absorción. R8) Si el número de 0 es menor que el de 1 es mejor minimizar por maxterms, e invertir la función obtenida. (Ver problema resuelto 4-12 (pág. 175) (Ver problema resuelto 4-13 (pág. 177)

102 4.5. Mapas de Karnaugh. Ejemplo a) Cuando se expresa como minterms: f(d,c,b,a) = Σ 4 (0,1,2,5,7,8,9,10,13,15) cā b b ā a a ā d c c 1 m 0 m 4 1 m 1 1 m 5 m 3 1 m 7 1 m 2 m 6 ba f(d,c,b,a) = ba ba + ca ca +ca +ca d c c m 12 1 m 8 1 m 13 1 m 9 1 m 15 m 11 m 14 1 m 10 ca

103 4.5. Mapas de Karnaugh. Ejemplo b) Cuando se expresa como maxterms: f(d,c,b,a) = π 4 (1,3,4,9,11,12) b b ā a a ā d c c M 15 0 M 11 M 14 M 10 0 M 12 M 8 M 13 0 M 9 f(d,c,b,a) = (c+a) (c+b+a) (ac) = (c+a) d c c 0 M 3 M 7 M 2 M 6 M 0 0 M 4 0 M 1 M 5 (bca) = (b+c+a)

104 4.6. Problemas propuestos del libro

105 Tema 5 Introducción a los sistemas digitales

106 Contenidos del tema Tema 5: Introducción a los sistemas digitales 5.1. Sistemas Digitales 5.2. Sistemas Combinacionales Codificadores Decodificadores Multiplexores Demultiplexores Comparadores Generadores / Detectores de paridad Circuitos aritméticos 5.3. Sistemas secuenciales Sistemas secuenciales asíncronos Sistemas secuenciales síncronos 5.4. Registros y Contadores 5.5. Memorias de semiconductor 5.6. Problemas propuestos del libro

107 5.1. Sistemas Digitales Conjunto de componentes digitales interconectados y que presentan un comportamiento propio, descrito por las funciones lógicas del álgebra booleana, y representado en tablas de verdad y cronogramas. Existen 3 Niveles de diseño de S.D.: N1 Nivel de Arquitectura: Identifica los elementos de mayor nivel como CPU, Memoria, Periféricos, etc. N2 Nivel Lógico: Estructura interna de los componentes definidos en el Nivel 1, como ALU, etc. N3 Nivel Físico: Relación física de los subsistemas del Nivel 2, agrupados en circuitos integrados (dados de silicio).

108 5.1. Sistemas Digitales. Clasificación CI Clasificación de los Circuitos Integrados según su densidad de integración: SSI, Small Scaled Integration, decenas de transistores (1 12 puertas) MSI, Medium Scaled Integration, cientos (13 99 puertas) LSI, Large Scaled Integration, miles (> transistores/mm 2 ) VLSI, Very Large Scaled Integration, decenas de miles (> ) ULSI, Ultra Large Scaled Integration, cientos de miles (> ) Implementación de las puertas Transistores Un ejemplo de transistores: Familia TTL 5v 2,4v Valor 1 Retardo TTL: 0t Niveles tensión TTL 0,8v 0v Valor 0 Alto Bajo

109 5.1. Sistemas Digitales. Clasificación SD Clasificación de los Sistemas Digitales: a) Sistemas Combinacionales: Circuitos en los que su salida depende única y exclusivamente de los valores de las variables de entrada (apartado 5.2). b) Sistemas Secuenciales: Las salidas de estos circuitos en un instante dado son funciones que dependen de las entradas externas, y de la información almacenada en el instante considerado (apartado 5.3).

110 5.2. Sistemas Combinacionales Las variables de salida dependen en todo instante de los valores de las variables de entrada. m funciones lógicas o tablas de verdad Implementación interna» Puertas NAND» Puertas NOR puertas universales

111 5.2. Sistemas Combinacionales NAND como puerta universal: a ā a ā (NOT) a b a b a b (AND) a b a + b a b (OR)

112 5.2. Sistemas Combinacionales Aplicaciones de los circuitos combinacionales: Codificadores Decodificadores Multiplexores Demultiplexores Comparadores Generadores / Detectores de paridad Circuitos aritméticos

113 Codificadores Circuito combinacional con m variables de entrada y n de salida. Las salidas indican la combinación binaria de las líneas de entrada activadas. Los códigos utilizados para las salidas suelen ser el Binario Natural y el BCD (m = 2 n ; m = 10, n = 4; respectivamente).

114 Codificadores Codificador Prioritario: Las salidas representan el código binario correspondiente a la entrada activa con mayor nº de orden (si existen varias simultáneas).

115 Decodificadores Decodificadores: Circuito combinacional con n entradas y m salidas, en las que a cada salida se le asigna un nº de orden que será activada al corresponder el nº codificado en la entrada.

116 Multiplexores Multiplexores (MUX): Dispositivos que permiten dirigir la información digital procedente de diversas fuentes a una única línea de salida, de acuerdo a la combinación binaria indicada en las patillas de selección (S 1, S 0 ). (Ver ejemplo libro pág. 196)

117 Multiplexores (Ver ejemplo libro pág. 196) 1 1 X X X X X X X X Y D 1 D 0 S M i

118 Demultiplexores Demultiplexores (DEMUX): Operación inversa a los MUX. Dirigen la señal que hay en la entrada (E) en la salida (D i ), seleccionada por la combinación que aparece en las patillas de selección (X, Y).

119 Comparadores Comparadores: La función principal de un comparador consiste en comparar las magnitudes de dos cantidades binarias para determinar su relación. En estos circuitos la comparación se realiza bit a bit, comparando sucesivamente los dígitos de mayor peso de ambos números hasta encontrar dos desigualdades:» Si A 3 = 1 y B 3 = 0 A > B» Si A 3 = 0 y B 3 = 1 A < B» Si A 3 = B 3 Hay que examinar los siguientes bits.

120 Generadores / Detectores de paridad Generadores / Detectores de paridad: Sirven para generar o detectar las paridades (par o impar) en la transmisión de datos. Generalmente los circuitos comerciales sirven tanto para generar como para detectar errores de paridad (funciones inversas).

121 Circuitos aritméticos Circuitos aritméticos: Circuitos combinacionales que realizan operaciones aritméticas y lógicas con palabras de varios bit. S i i = C i i (A ii B i i ) C i+1 = B i C i i + A i C i i + A i B ii

122 Circuitos aritméticos Las operaciones aritméticas y lógicas más útiles se pueden combinar en un único circuito integrado denominado operador aritmético-lógico.

123 5.3. Sistemas Secuenciales Las variables de salida dependen de los valores de las variables de entrada en ese instante, y de los valores internos de instantes anteriores = Realiza una función en una secuencia de pasos sencillos, recordando los resultados parciales. La célula elemental de memoria de los sistemas secuenciales es el BIESTABLE, o flip-flop (dos valores lógicos 0 y 1 ). Los valores almacenados en el biestable permanecen en el tiempo de modo indefinido, aunque desaparezca la señal que los originó.

124 5.3. Sistemas Secuenciales Los circuitos secuenciales se clasifican, según su sincronismo, en: a) Asíncronos: Los cambios se producen cuando están presenten las entradas. No necesitan una señal de reloj para sincronizar los cambios. b) Síncronos: Los cambios se producen cuando además de las entradas adecuadas se produce una transición de la señal de reloj que sirve para sincronizar el funcionamiento del sistema.

125 5.3. Sistemas Secuenciales Los circuitos secuenciales se clasifican, según su constitución o funcionamiento, en:» RS (Set-Reset)» D (Delay)» JK» T (Toggle)

126 Sistemas Secuenciales Asíncronos Sistemas secuenciales Asíncronos: En estos sistemas, un cambio en las entradas produce un cambio en las salidas, y en el estado de forma inmediata. R S Actual Q t Q t +ø t Q t +ø t (Mantiene Qt) (Mantiene Qt) Biestable RS 0 1 X 1 0 (Set) 1 0 X 0 1 (Reset) 1 1 X 0 0 (Reset prioritario)

127 Sistemas Secuenciales Asíncronos La información aportada en la tabla de estados, es decir del comportamiento del biestable RS, se puede representar gráficamente mediante un diagrama de estados. (Ver diagrama de estados pág. 209) Este tipo de biestable se puede construir con 2 puertas NOR o con 2 puertas NAND:

128 Sistemas Secuenciales Síncronos Los cambios de estado se producen cuando además de las entradas adecuadas, se produce una transición de la señal de reloj que sirve para sincronizar el funcionamiento del sistema. Instante en los que se actualiza el estado interno del biestable: Flancos o sensibles a niveles. t 1 : Lectura de las señales de entrada y del estado presente. t 2 : Actualización de las salidas. ck: Señal del reloj (clock). La activación por flanco se indica con el símbolo >

129 Sistemas Secuenciales Síncronos a) Biestable RS síncrono: (o prioritario)

130 Sistemas Secuenciales Síncronos b) Biestable D: Actúa como un retardador (Delay).

131 Sistemas Secuenciales Síncronos c) Biestable JK: Introducen una modificación en la lógica RS para sincronizar las señales Set y Reset con la señal ck. Básicamente es un biestable RS, excepto que con la combinación J (Set) = 1, K (Reset) = 1, el biestable JK conmuta al estado presente, Q t+1 = Q.

132 Sistemas Secuenciales Síncronos d) Biestable T: Disparador (Trigger). Mantenimiento Conmutación Un biestable JK se puede comportar como un T uniendo las entradas J y K (equivalente a la entrada T).

133 5.4. Registros y Contadores Veremos registros, registros de desplazamiento y contadores. a) Registros: Son elementos de almacenamiento de información. Un conjunto de n biestables idénticos, y que funcionan de forma simultanea, interconectados para almacenar una palabra de n bits, constituyen un registro de n bits. Entrada y salidas paralelas

134 5.4. Registros y Contadores b) Registros de Desplazamiento: Son circuitos secuenciales que constan de una cadena de biestables conectados de tal forma que, cuando se produce la transición de la señal de reloj, cada biestable cede su información al biestable siguiente de la cadena y toma la información del que le precede. Los desplazamientos pueden ser a la derecha o a la izquierda. Entrada serie y salida serie

135 5.4. Registros y Contadores c) Contadores: Circuitos secuenciales en los que el estado en cada momento depende de la cantidad de impulsos introducidos por la entrada ck. Según la forma en que se propagan internamente las conmutaciones de un estado a otro, los contadores se clasifican en: c.1) Síncronos: Todos los biestables de que consta el contador cambian de estado simultáneamente. c.2) Asíncronos: El estado de los biestables constituyentes no cambian simultáneamente. El impulso se aplica sólo al 1er. biestable (el de menor peso), y los demás cambian de estado a partir de los cambios de los que les preceden. Asíncronos Menor velocidad Menor complejidad Síncronos Mayor velocidad Mayor complejidad

136 5.4. Registros y Contadores. Contadores Asíncronos c.1) Asíncronos: (activo por flancos de bajada) El primer biestable se activa con los flancos de bajada de la señal de conteo, mientra que el resto se activan cuando el biestable anterior cambia de 1 0.

137 5.4. Registros y Contadores. Contadores Asíncronos Problema: El problema que tiene este tipo de contadores es que cuando cambian todos los bits de la cuenta (transacción de ), la señal de entrada se tiene que propagar por todo el circuito desde la señal de conteo hasta la salida Q 3. Este problema se agrava a mayor número de bits. Solución: Una solución a este problema es utilizar una señal de control (reloj) común a todos los biestables, y generar con circuitos combinacionales sencillos las señales que precisan los biestables, en función de la cuenta actual Contadores Síncronos

138 5.4. Registros y Contadores. Contadores Síncronos c.2) Síncronos:

139 5.5. Memorias de Semiconductor Memoria M 0 (m) bits 1 Dirección de memoria a la que se accede por acceso aleatorio N registros de m bits Tamaño = N x m bits (N-1) Celda de Almacenamiento

140 5.5. Memorias de Semiconductor Básicamente existen dos tipos de memoria de semiconductor: ROM (Read-Only memory) No volátil RAM (Random Access Memory) - Volátil

141 5.5. Memorias de Semiconductor. Memorias ROM ROMs: Constituidas, generalmente, por celdas que son un conmutador semiconductor que está permanentemente conectado o desconectado. Deben ser previamente programados (en fábrica) Memoria ROM de máscara. PROM: Programmable ROM. Se pueden programar eléctricamente a posteriori. OTP-PROM: Once Time Programmable. Se pueden programar una sola vez. EPROM: Erasable PROM. Se programan en los mismos dispositivos que las OTP-PROM, y se borran mediante luz ultravioleta. EEPROM: Electrically Erasable PROM, y las FLASH-PROM, son memorias que se pueden reprogramar mediante señales eléctricas. Mientras que las EEPROM permiten la reprogramación sin necesidad de borrado previo de una palabra determinada, las FLASH-PROM permiten reprogramar bloques de palabras, siendo necesario el borrado previo del bloque antes de programarlo.

142 5.5. Memorias de Semiconductor. Memorias RAM RAMs: Sus circuitos son más complejos que los utilizados para la implementación de ROMs, ya que sus celdas permiten tanto la lectura como la escritura. Suelen clasificarse en:. Estáticas: Mantienen su contenido inalterado mientras está alimentada. Dinámicas: La información que contienen se va degradando con el tiempo, llegando incluso a desaparecer.

143 5.6. Problemas propuestos del libro

144 Tema 6 Estructura básica de un computador

145 Contenidos del tema Tema 6: Estructura básica de un computador 6.1. Introducción 6.2. Memorias 6.3. Unidad Aritmética-lógica (ALU) 6.4. Elementos de interconexión. Buses 6.5. La Unidad de Control 6.6. Estructura de un computador elemental y señales de control 6.7. Funcionamiento interno de un computador. Cronogramas 6.8. Unidad de entrada/salida 6.9. Modos de transferencia

146 6.1. Introducción Computador: Sistema digital secuencia síncrono. Estructura básica de un computador: CPU: (concepto de ancho de palabra nº de bits que maneja en paralelo el computador, 32, 64 bits.) Unidad de control ALU Memoria Unidad de E/S: Comunicación entre la CPU y los periféricos. Reloj Buses de interconexión: Direcciones Datos Control

147 6.1. Introducción Funcionamiento: La CPU ejecuta una serie de instrucciones (programa en lenguaje máquina) almacenadas en la memoria principal. (Arquitectura del computador)

148 6.2. Memorias Dispositivos capaces de almacenar información. Tipos: Interna o principal:» Semiconductores» Acceso rápido» Capacidad limitada» Trabaja con la CPU Secundaria:» Tecnologías diversas (magnéticas, ópticas,...)» Capacidad alta» Acceso lento» Económica

149 6.2. Memorias. Memoria interna Memoria interna: Registros direccionables por bus de direcciones. Conceptos: Ancho de palabra = Número de bits del registro. Tamaño de memoria = Ancho de palabra x nº de palabras bus direcciones Nº de palabras = 2 Operaciones básicas: Lectura tiempo ciclo de lectura Escritura tiempo ciclo de escritura Tiempo de ciclo = tiempo mínimo entre dos accesos consecutivos.

150 6.3. Unidad aritmética-lógica (ALU) Realiza las operaciones lógicas y aritméticas requeridas por la CPU. Constitución: 1. Banco de registros 2. Operador (ALU) 3. Registros de estado (biestables de estado o flags)

151 6.3. Unidad aritmética-lógica (ALU) 1. Banco de registros: Conjunto de registros de trabajo (temporales). Acumulador (A).

152 6.3. Unidad aritmética-lógica (ALU) 2. Operador (ALU): Realiza las operaciones aritméticas y lógicas. Tipos: * Configuración de palabra: * Especialidad: - Serie - Generales - Paralelo - Específicos * Nº de operandos: * Operaciones: - Monádicos - Lógicas - Diádicos - Aritméticas - Desplazamientos

153 6.3. Unidad aritmética-lógica (ALU) Tipos de operaciones: Lógicas (bit a bit):» NOT (monádica)» OR» AND» XOR Aritméticas:» Cambio de signo» Adición y sustracción» Multiplicación y división Desplazamientos:» Lógicos (introducir un 0 por la derecha o izquierda)» Circulares» Aritméticos (se conserva el bit de signo)

154 6.3. Unidad aritmética-lógica (ALU) 3. Registros de estado: Almacén de los estados resultantes de la última operación en el operador. Flags: Cero (Z) Negativo (N) Acarreo (C) Desbordamiento (V) Paridad (P) Ejemplo: 0xB * Flags a cero: Z y N + 0xC * Flags a uno: C, V, P 0x17C

155 6.3. Unidad aritmética-lógica (ALU)

156 6.4. Elementos de interconexión. Buses Según su función: Datos (DB) Direcciones (AB) Control (CB) Según su dirección: Unidireccionales (U) Bidireccionales (B)

157 6.4. Elementos de interconexión. Buses Los dispositivos se conectan a los buses a través de puertas triestado.

158 6.4. Elementos de interconexión. Buses

159 6.5. La Unidad de Control

160 6.5. La Unidad de Control Fases en la ejecución de una instrucción: Búsqueda, fase común a todas las instrucciones. Ejecución, fase particular para cada instrucción. Notación habitual: A B, transferencia de A a B (A), contenido de A. Operadores constantes precedidos por #, MOV #21, R5, mover el valor 21 a R5

161 Fase de Búsqueda: 6.5. La Unidad de Control

162 Fase de ejecución: 6.5. La Unidad de Control

163 6.6. Estructura de un computador y señales control

164 6.6. Estructura de un computador y señales control Señales de control: Nivel» Puertas triestado» Señales de control operador» Señales RD/WR memoria Pulso (flanco)» Carga de un registro

165 6.7. Funcionamiento interno. Cronogramas

166 6.7. Funcionamiento interno. Cronogramas

167 6.8. Unidad de entrada / salida Proporciona un camino de comunicación entre la CPU y el mundo exterior (periféricos). (Arquitectura del computador)

168 Funciones básicas: 6.8. Unidad de entrada / salida Selección del dispositivo concreto. Enlace CPU Periférico para la transferencia en ambos sentidos. Sincronización en operaciones E/S. Organización física de la conexión: Bus único Bus dedicado

169 6.9. Modos de transferencia Tres modos de transferencia: E/S controlada por programa E/S controlada por interrupciones E/S por DMA

170 Tema 7 Periféricos

171 Tema 7: Periféricos Contenidos del tema 7.1. Dispositivos de entrada/salida 7.2. Dispositivos de entrada 7.3. Dispositivos de salida 7.4. Dispositivos de almacenamiento

172 7.1. Dispositivos de Entrada/Salida El subsistema de E/S permite llevar a cabo la comunicación entre la CPU y el mundo exterior. Sin éste, el computador no tendría razón de ser, puesto que no respondería a ninguna necesidad práctica. Los periféricos son aquellos dispositivos físicos que se conectan a la unidad central de proceso a través de las unidades de E/S.

173 7.1. Dispositivos de Entrada/Salida Los periféricos se pueden clasificar en tres grupos: Periféricos de Entrada: Permiten introducir tanto los programas que el computador debe ejecutar como los datos sobre los que los programas actúan. Periféricos de Salida: Permiten visualizar los resultados de la ejecución de los programas. Periféricos de almacenamiento masivo: Permiten almacenar información que será procesada más adelante o que se guardará durante un período de tiempo indeterminado por ser considerada de interés.

174 7.1. Dispositivos de Entrada/Salida Independientemente de cómo estén fabricados y a qué propósito respondan, se pueden distinguir dos partes en todo periférico: El controlador del periférico: Es el encargado de generar las señales de control para el correcto funcionamiento del periférico y de gestionar las comunicaciones con la CPU, como son: Las tareas de sincronismo para acoplar las diferentes velocidades entre la CPU y el periférico. Las tareas de selección y direccionamiento del periférico. El dispositivo mecánico: Varía enormemente de unos periféricos a otros. Está formado por sistemas electromecánicos que se controlan a través de un sistema electrónico.

175 7.1. Dispositivos de Entrada/Salida

176 7.2. Dispositivos de Entrada Se encargan de transmitir información desde el mundo exterior a la unidad central de proceso y a la memoria del computador. El proceso de adquisición de los datos por parte del computador normalmente conlleva un tratamiento previo de transformación de los mismos, con el fin de que la información llegue debidamente preparada para su posterior manipulación.

177 7.2. Dispositivos de Entrada Más comunes: Teclado Ratón Joystick Lápiz óptico Escáner de imágenes Lectores de caracteres magnéticos Lectores de códigos de barras Sistemas de reconocimiento de voz

178 7.2. Dispositivos de Entrada. Teclado Es el periférico más popular para la introducción de datos e instrucciones en el computador. Son electrónicos, basados en una matriz de contactos que se explora de forma sistemática a través de un sistema electrónico, cuyo estado determina si una tecla está siendo o no pulsada, dependiendo de si el contacto está cerrado o abierto. Cuando el controlador de teclado detecta que se ha pulsado una tecla, se realiza la conversión de ésta, en función de su posición en la matriz de contactos, a un código alfanumérico (ASCII, EBCDIC o UNICODE). Este código pasa a la memoria temporal del teclado (buffer), donde permanece hasta que la CPU acepte la petición de interrupción correspondiente, y se envíe al buffer de la CPU.

179 7.2. Dispositivos de Entrada. Teclado Las teclas se suelen agrupar en cuatro bloques: Teclado alfanumérico o principal Teclado numérico Teclas de control del cursor Teclas de función

180 7.2. Dispositivos de Entrada. Ratón Utilizado para la selección de coordenadas y/o elementos visuales de la pantalla. Los ratones mecánicos (obsoletos) se componen de una bola. Al mover el ratón la bola produce giros en unos rodillos perpendiculares que se encuentran en contacto con ella. La información correspondiente a estos movimientos se transmite al computador a través de un cable o de un haz infrarrojo. Actualmente la gran mayoría de ratones son de naturaleza óptica, controlando el movimiento mediante un haz de luz infrarroja o láser.