Disseny de registres. Rosa M. Badia Ramon Canal DM Tardor DM, Tardor
|
|
|
- Raúl Peña González
- hace 6 años
- Vistas:
Transcripción
1 Disseny de registres Rosa M. Badia Ramon Canal DM Tardor 24 DM, Tardor 24
2 Tipus d elements de memòria Utilitzats per emmagatzemar informació binària (registres). Depenen de la sincronització amb el rellotge: Flip-flop: sincronitzat per flanc Latch: sincronitzat per nivell Pulse-mode Asíncrons (sense rellotge) Varietat en la seva implementació: Velocitat Càrrega sobre el rellotge Estàtics / dinàmics DM, Tardor 24 2
3 Latches Latches vs Flip-flops level sensitive circuit that passes inputs to Q when the clock is high (or low) - transparent mode input sampled on the falling edge of the clock is held stable when clock is low (or high) - hold mode Flip-flops (edge-triggered) edge sensitive circuits that sample the inputs on a clock transition positive edge-triggered: negative edge-triggered: built using latches (e.g., master-slave flipflops) DM, Tardor 24 3
4 Flip-flop tipus D Emmagatzema una dada en el flanc descendent del rellotge: t setup : temps abans del flanc de rellotge en que les dades han d estar estables t hold : temps després del rellotge en que les dades s han de mantenir estables t d-q : temps de propagació D Q Clk D t setup t hold Q t d-q DM, Tardor 24 4
5 Flip-flop tipus D estàtic Estructura Master-Slave estàtica Master Slave D Q DM, Tardor 24 5
6 Flip-flop tipus D estàtic Master: transparent Slave: emmagatzema un dada X X D Q DM, Tardor 24 6
7 Flip-flop tipus D estàtic Master: emmagatzema un dada Slave: transparent X X D Q DM, Tardor 24 7
8 Flip-flop tipus D estàtic Master: emmagatzema un dada Slave: transparent X X D Q DM, Tardor 24 8
9 Flip-flop tipus D estàtic Master: transparent Slave: emmagatzema un dada X X D Q DM, Tardor 24 9
10 Flip-flop tipus D estàtic Podem eliminar una porta de pas L inversor que implementa el feedback ha de ser weak DM, Tardor 24
11 Flip-flop tipus D estàtic Podem eliminar una porta de pas L inversor que implementa el feedback ha de ser weak L inversor weak ha de posar menys corrent que l entrada DM, Tardor 24
12 Flip-flop tipus D alternatiu Evita utilitzar les portes de pas Les substitueix per portes tri-state DM, Tardor 24 2
13 Flip-flop tipus D alternatiu Evita utilitzar les portes de pas Les substitueix per portes tri-state X DM, Tardor 24 3
14 Flip-flop tipus D alternatiuc 2 MOS Clocked CMOS, evita utilitzar les portes de pas Les substitueix per portes tri-state X DM, Tardor 24 4
15 Flip-flop tipus D dinàmic Emmagatzema una dada a la capacitat d entrada de l inversor Requereix una freqüència mínima d operació DM, Tardor 24 5
16 Flip-flop tipus D dinàmic Emmagatzema una dada a la capacitat d entrada de l inversor Requereix una freqüència mínima d operació DM, Tardor 24 6
17 Flip-flop tipus D dinàmic Estructura Master-Slave D Q DM, Tardor 24 7
18 Flip-flop tipus D dinàmic Master: transparent Slave: emmagatzema una dada X D Q DM, Tardor 24 8
19 Flip-flop tipus D dinàmic Master: transparent Slave: emmagatzema un dada X D Q DM, Tardor 24 9
20 Flip-flop tipus D dinàmic Master: emmagatzema una dada Slave: transparent X D Q DM, Tardor 24 2
21 Flip-flop tipus D dinàmic Master: transparent Slave: emmagatzema una dada X D Q DM, Tardor 24 2
22 Latch tipus D emmagatzema una dada en el nivelll negatiu del relllotge: t hold : dades estables després de la fase transparent t latch : temps de propagació transparent Opac D Q Clk D t hold Q t latch DM, Tardor 24 22
23 Latch tipus D emmagatzema una dada en el nivell negatiu del rellotge: t hold : dades estables després de la fase transparent t latch : temps de propagació t setup : dades estables abans de la fase opaca transparent Opaco D Q Clk D t setup t hold Q t latch DM, Tardor 24 23
24 Latch tipus D estàtic Utilitza el mateix esquema que el flip-flop. X transparent DM, Tardor 24 24
25 Latch tipus D estàtic Utilitza el mateix esquema que el flip-flop. X Opaco DM, Tardor 24 25
26 Latch tipus D dinàmic C 2 MOS Permet un millor control del node intern que emmagatzema el valor en el latch. DM, Tardor 24 26
27 Latch tipus D dinàmic (Alpha 264) Nombre de transistors reduït (actiu amb Clk = ) X DM, Tardor 24 27
28 Latch tipus D dinàmic (Alpha 264) Nombre de transistors reduït (actiu amb Clk = ) X DM, Tardor 24 28
29 Latch tipus D dinàmic (Alpha 264) Nombre de transistors reduït (actiu amb Clk = ) X X DM, Tardor 24 29
30 Latch tipus D dinàmic (Alpha 264) Nombre de transistors reduït (actiu amb Clk = ) X DM, Tardor 24 3
31 Power PC Flipflop! D Q!! DM, Tardor 24 3
32 Power PC Flipflop! D Q! master transparent slave hold! master hold slave transparent DM, Tardor 24 32
33 Pulsed FF (AMD-K6) Pulse registers - a short pulse (glitch clock) is generated locally from the rising (or falling) edge of the system clock and is used as the clock input to the flipflop race conditions are avoided by keeping the transparent mode time very short (during the pulse only) advantage is reduced clock load; disadvantage is substantial increase in verification complexity P ON X OFF Vdd /Vdd P 3 Q ON/OFF / D / M OFF 3 M OFF 6 ON ON M ON/ 2 P 2 M 5 OFF ON M!d M 4 ON OFF DM, Tardor 24 33
34 Sense Amp FF (StrongArm SA) Sense amplifier (circuits that accept small swing input signals and amplify them to full rail-to-rail signals) flipflops advantages are reduced clock load and that it can be used as a receiver for reduced swing differential buses D M 2 M 5 M 9 M 7 M M 4 Q!Q M 3 M 6 M 8 M DM, Tardor 24 34
35 Flipflop Comparison Chart Name Type # ld #tr t set-up t hold t pff Mux Static 8 (-!) 2 3t pinv +t ptx t pinv +t ptx PowerPC Static 8 (-!) 6 2-phase Ps-Static 8 (-2) 6 T-gate Dynamic 4 (-!) 8 t ptx t o- 2t pinv +t ptx C 2 MOS Dynamic 4 (-!) 8 TSPC Dynamic 4 () t pinv t pinv 3t pinv S-O TSPC Dynamic 2 () AMD K6 Dynamic 5 () 9 SA SenseAmp 3 () 2 DM, Tardor 24 35
36 Conclusions Elements de memòria per emmagatzemar informació en el data-path dels processadors Diferents tipus de bistables segons l'estratègia de clocking. Master-slave. Dinàmics / estàtics. Els bistables necessiten un caracterització especial: temps de hold. temps de setup. temps de latch. DM, Tardor 24 36
37 Bancs de registres ctl WD WA Banc de registres RD RA RD RA DM, Tardor 24 37
38 Bancs de registres Descodificador d escriptura: com els descodificadors de fila de les RAM Descodificadors de lectura: com els descodificadors de columna de les RAM Per exemple, en arbre DM, Tardor 24 38
Circuitos secuenciales. Circuitos secuenciales. Circuitos secuenciales. Elementos de memoria: Latches
Circuitos secuenciales Los circuitos lógicos secuenciales contienen uno o más bloques lógicos combinacionales junto con elementos de memoria en un camino de realimentación con la lógica. Los elementos
Latches, flipflops y registros
Departamento de Electrónica Electrónica Digital Latches, flipflops y registros Facultad de Ingeniería Bioingeniería Universidad Nacional de Entre Ríos Circuitos secuenciales 1 Circuitos secuenciales Salida
Un contador es un circuito secuencial que genera una secuencia ordenada de salidas que se repite en el tiempo. La salida coincide con el estado de
CONTADORES Un contador es un circuito secuencial que genera una secuencia ordenada de salidas que se repite en el tiempo. La salida coincide con el estado de sus biestables. Los contadores son circuitos
REGISTROS DE DESPLAZAMIENTO
REGISTROS DE DESPLAZAMIENTO Es un circuito digital que acepta datos binarios de una fuente de entrada y luego los desplaza, un bit a la vez, a través de una cadena de flip-flops. Este sistema secuencial
CONTADORES. Definición. Diseño y analisis de un contador binario hacia arriba de 3 bits con flip-flops JK. Otros contadores típicos.
CONTADORES Definición Diseño y analisis de un contador binario hacia arriba de 3 bits con flip-flops JK. Otros contadores típicos Descripción VHDL Ejercicios Definición Un contador es un circuito digital
Circuitos Básicos con OAs
Circuitos Básicos con OAs Manuel Toledo 8 de octubre de 2015 1. Introduction El amplificador operacional (abreviado opamp u OA) es uno de los componentes más importantes para el diseño de circuitos analógicos.
CIRCUITOS SECUENCIALES
LABORATORIO # 7 Realización: 16-06-2011 CIRCUITOS SECUENCIALES 1. OBJETIVOS Diseñar e implementar circuitos utilizando circuitos multivibradores. Comprender los circuitos el funcionamiento de los circuitos
CIRCUITOS SECUENCIALES. Tema 6: ANÁLISIS Y DISEÑO DE CIRCUITOS SECUENCIALES SÍNCRONOS
3 Tema 6: ANÁLII Y IEÑO E CIRCUITO ECUENCIALE ÍNCRONO Contenido: Elementos de memoria: biestables asíncronos y síncronos. Biestables JK, T,. Entradas asíncronas. Modelo general de máuina secuencial: máuinas
ELO211: Sistemas Digitales. Tomás Arredondo Vidal 1er Semestre 2008
ELO211: Sistemas Digitales Tomás Arredondo Vidal 1er Semestre 2008 Este material está basado en: textos y material de apoyo: Contemporary Logic Design 1 st / 2 nd Borriello and Randy Katz. Prentice Hall,
ELO211: Sistemas Digitales. Tomás Arredondo Vidal 1er Semestre 2009
ELO211: istemas Digitales Tomás Arredondo Vidal 1er emestre 2009 Este material está basado en: textos y material de apoyo: Contemporary Logic Design 1 st / 2 nd edition. Gaetano Borriello and andy Katz.
Electrónica Digital. Tema 3. Diseño Síncrono
Electrónica igital Tema 3 iseño Síncrono iseño Síncrono Régimen transitorio en los circuitos digitales Concepto de espurio. Clasificación Alternativas para evitarlos iseño síncrono de Sistemas igitales
Microchip Tips & Tricks...
ARTICULO TECNICO Microchip Tips & Tricks... Por el Departamento de Ingeniería de EduDevices. Analog Comparators Tips & Tricks. Estimados lectores, en los próximos Tips continuaremos con en el uso de los
FLIP FLOPS PRÁCTICA 8
FLIP FLOPS PRÁCTICA 8 Objetivos 1. Presentar el funcionamiento de los circuitos secuenciales llamados flip-flops, capaces de memorizar un evento de entrada. 2. Presentar nuevos tipos de flip-flops que
Microprocesadores, Tema 8:
Microprocesadores, Tema 8: Periféricos de Comunicación Síncronos Guillermo Carpintero Marta Ruiz Universidad Carlos III de Madrid Standard de Comunicación Protocolos Standard de Comunicación Serie Síncrona
Circuitos Secuenciales: concepto de estado
Lógica Secuencial Circuitos Secuenciales: concepto de estado En los sistemas secuenciales la salida Z en un determinado instante de tiempo t i depende de X en ese mismo instante de tiempo t i y en todos
Flip-Flops. Flops. Introducción n a los Sistemas Lógicos y Digitales 2009
Introducción n a los Sistemas Lógicos y Digitales 29 Sergio Noriega Introducción a los Sistemas Lógicos y Digitales - 28 CLASIFICACIÓN SEGÚN TIPO DE SINCRONISMO FLIP-FLOPS ASINCRÓNICOS (No hay entrada
MP SERIES. Ver. 13.10.03
MP SERIES Ver. 13.10.03 MP 12- AM/ MP 15- AM /MP 215 /MP 18-AM -1- PASSIVE SERIES MP 12 / 15 / 215 /18 MP 15 PROFESSIONAL LOUDSPEAKER -2- MP 12AM INPUT MIC OUTPUT 71 MP 15AM INPUT MASTER 6 POWERED LOUDSPEAKER
Circuitos Electrónicos Digitales E.T.S.I. Telecomunicación Universidad Politécnica de Madrid. Circuitos Secuenciales
Circuitos Electrónicos Digitales E.T.S.I. Telecomunicación Universidad Politécnica de Madrid Circuitos Secuenciales Circuitos secuenciales. Biestables. Registros. Contadores. Registros de desplazamiento
EIE SISTEMAS DIGITALES Tema 7: Latches, Flip-Flops y Temporizadores. Nombre del curso: Sistemas Digitales Nombre del docente: Héctor Vargas
EIE 446 - SISTEMAS DIGITALES Tema 7: Latches, Flip-Flops y Temporizadores Nombre del curso: Sistemas Digitales Nombre del docente: Héctor Vargas OBJETIVOS DE LA UNIDAD Utilizar puertas lógicas para construir
t i Q 7 Q 6 Q 5 Q 4 Q 3 Q 2 Q 1 Q 0
Clase 5 Un registro es un conjunto de n latch o Flip-Flops asociados que permiten almacenar temporalmente una palabra o grupo de n bit. Hay dos clases de registros típicos sincrónicos 1. el registro de
Flip-flop SR con compuertas NAND y NOR. Por: Romero Reyes Roció Germana Laboratorio de Sistemas Digitales II Prof. J.
Flip-flop SR con compuertas NAND y NOR Por: Romero Reyes Roció Germana Laboratorio de Sistemas Digitales II Prof. J. Jesús Díaz Aceves Introducción Un circuito Flip Flop puede construirse con dos compuertas
En cuanto al diseño Hardware, a parte de la síntesis de circuitos en VHDL ( Very High
RESUMEN En este proyecto se va a realizar un analizador lógico en el cual, la parte de control será una FPGA que gestionará la forma de muestrear los valores de las señales digitales de entrada y almacenar
MEMORIAS DE SEMICONDUCTORES
MEMORIAS DE SEMICONDUCTORES Se ha visto anteriormente que un registro (latch o flip-flop) puede almacenar un bit. Para almacenar una gran cantidad de bits, se recurre al uso de memorias. Una memoria, en
FPGA Design Techniques. Cristian Sisterna, MSc Universidad Nacional de San Juan Argentina
FPGA Design Techniques Cristian Sisterna, MSc Universidad Nacional de San Juan Argentina DESIGN WITH DIFFERTEN CLOCK DOMAINS C. Sisterna UEA 2012 2 Metaestability 1 o 0 C. Sisterna UEA 2012 3 Basic Synchronizer
CONTEXTO DE LA MEMORIA EN UN SISTEMA DE CÓMPUTO M E M O R I A S
152 CONTEXTO DE LA MEMORIA EN UN SISTEMA DE CÓMPUTO M E M O R I A S La manipulación la información binaria en la mayoría de los procesos lógicos en electrónica digital y en general en los sistemas de cómputo,
UD.-5. Circuitos secuenciales: análisis y diseño de registros y de contadores.
UD.-5. Circuitos secuenciales: análisis y diseño de registros y de contadores. José Gorjón Índice Objetivos. Introducción. Análisis de registros de almacenamiento. Análisis de registros de desplazamiento.
Sistemas Secuenciales
Electrónica Básica Sistemas Secuenciales Electrónica Digital José Ramón Sendra Sendra Dpto. de Ingeniería Electrónica y Automática ULPGC CIRCUITOS SECUENCIALES Combinacional: las salidas dependen de las
Electrónica Digital Departamento de Electrónica VHDL. Bioingeniería Facultad de Ingeniería - UNER
Electrónica Digital Departamento de Electrónica VHDL Bioingeniería Facultad de Ingeniería - UNER VHDL VHSIC Hardware Design Language VHSIC Very High Speed Integrated Circuits Verilog Handel C Celóxica
Figura 1: Símbolo lógico de un flip-flop SR
FLIP-FLOPS Los circuitos lógicos se clasifican en dos categorías. Los grupos de puertas descritos hasta ahora, y los que se denominan circuitos lógicos secuenciales. Los bloques básicos para construir
Convertidor Digital /Análogo
Digital /Análogo El El proceso conversión digital-análogo El propósito fundamental cualquier convertidor es proporcionar una a salida análoga con una cantidad exactitud la cual sea representativa la palabra
Contadores. Introducción n a los Sistemas Lógicos y Digitales 2009
Introducción n a los Sistemas Lógicos y Digitales 29 Sergio Noriega Introducción a los Sistemas Lógicos y Digitales - 29 Contador digital: Es todo circuito o dispositivo que genera una serie de combinaciones
Tema 7. SISTEMAS SECUENCIALES SISTEMAS SECUENCIALES SÍNCRONOS
Fundamentos de Computadores. Sistemas Secuenciales. T7-1 INDICE: Tema 7. SISTEMAS SECUENCIALES INTRODUCCIÓN SISTEMAS SECUENCIALES SÍNCRONOS TIPOS DE BIESTABLES o TABLAS DE ECITACIÓN DE LOS BIESTABLES o
VLSI System Design. INEL 6080 Introduction 8/21/2015
Objetivos: Desarrollar el conocimiento y las destrezas fundamentales para el análisis, diseño simulación y fabricación de circuitos integrados a gran escala (conocidos en inglés como CMOS VLSI circuits
Sistema de Control Domótico
UNIVERSIDAD PONTIFICIA COMILLAS ESCUELA TÉCNICA SUPERIOR DE INGENIERÍA (ICAI) INGENIERO EN ELECTRÓNICA Y AUTOMATICA PROYECTO FIN DE CARRERA Sistema de Control Domótico a través del bus USB Directores:
AUTOMATISMOS PRÁCTICAS DE PROGRAMACIÓN S7300 EN LENGUAJE DE CONTACTOS KOP
AUTOMATISMOS 5º Ingeniero de Telecomunicación Curso 2003/2004 PRÁCTICAS DE PROGRAMACIÓN S7300 EN LENGUAJE DE CONTACTOS KOP 1. Control de motores 2. Control de Válvulas 3. Guía de selección de temporizadores
1.4 Biestables síncrono
1.4 Biestables síncrono Son aquellos biestable que disponen de una entrada denominada entrada de habilitación o entrada de reloj (), esta entrada gobierna el modo de funcionamiento del biestable síncrono,
SIMULACIÓN LÓGICA Y DE MODO MIXTO USANDO PSPICE
SIMULACIÓN LÓGICA Y DE MODO MIXTO USANDO PSPICE DESCRIPCIÓN DE COMPONENTES DIGITALES: Primitivas digitales Modelos temporales Modelos entrada/salida PUERTAS LÓGICAS FLIP-FLOPS Y LATCHES ESTÍMULOS DIGITALES
Flip Flops, Multivibradores y Contadores
Flip Flops, Multivibradores y Contadores INTRODUCCION Los circuitos lógicos se clasifican en dos categorías: circuitos lógicos combinacionales y circuitos lógicos secuenciales. Los bloques básicos para
Problemas de Electrónica Digital Tema 5 Flip-Flops. Circuitos Secuenciales Síncronos
UNIVERSIDAD DE VALLADOLID Departamento de Electricidad y Electrónica Problemas de Electrónica Digital Tema 5 Flip-Flops. Circuitos Secuenciales Síncronos. - Se desea disponer de un contador asíncrono de
FPGA: Herramientas de diseño
FPGA: Herramientas de diseño Proceso diseño Design and implement a simple unit permitting to speed up encryption with RC5-similar cipher with fixed key set on 8031 microcontroller. Unlike in the experiment
Alternativas de implementación: Estilos
Alternativas de implementación: Estilos Alternativas de implementación: Estilos Alternativas de implementación: Estilos µprocesador INTEL 386: 3 estilos de layout Datapath: ALU 2-D arrays: Memoria Standard
GESTIÓN DE ACTIVOS APLICADO A UNA LÍNEA DE PRODUCCIÓN
Ingeniería Técnica Industrial: Especialidad Electrónica Industrial GESTIÓN DE ACTIVOS APLICADO A UNA LÍNEA DE PRODUCCIÓN Manuel Águila García Jordi Ayza OTOÑO 2008 Gestión de activos aplicado a una línea
DDS720. Standard features. Advanced Features SINGLE PHASE ELECTRONIC METER
DDS720 SINGLE PHASE ELECTRONIC METER DDS720 Clou introduces DDS720 single phase meter for residential users with advanced and latest technology. It is low cost, compacted size and perfect accuracy. The
ADAPTACIÓN DE REAL TIME WORKSHOP AL SISTEMA OPERATIVO LINUX
ADAPTACIÓN DE REAL TIME WORKSHOP AL SISTEMA OPERATIVO LINUX Autor: Tomás Murillo, Fernando. Director: Muñoz Frías, José Daniel. Coordinador: Contreras Bárcena, David Entidad Colaboradora: ICAI Universidad
VHDL y el método de diseño basado en descripción y síntesis. RESUMEN.
VHDL y el método de diseño basado en descripción y síntesis. AUTOR : Pablo Mazzara. Grupo de Microelectrónica del IIE. Facultad de Ingeniería. Montevideo. Uruguay. e-mail mazzara@iie.edu.uy RESUMEN. Una
INDICE 1. Conceptos Introductorias 2. Sistemas Numéricos y Códigos 3. Compuertas Lógicas y Álgebras Booleana 4. Circuitos Lógicos Combinatorios
INDICE 1. Conceptos Introductorias 1 1.1. Representaciones numéricas 3 1.2. Sistemas digitales y analógicos 4 1.3. Sistemas numéricos digitales 6 1.4. Representación de cantidades binarias 10 1.5. Circuitos
Registros y Contadores
Registros y Contadores Mario Medina C. mariomedina@udec.cl Registros Grupos de flip-flops con reloj común Almacenamiento de datos Desplazamiento de datos Construcción de contadores simples Como cada FF
INSTITUTO POLITÉCNICO NACIONAL ESCUELA SUPERIOR DE INGENIERIA MECANICA Y ELECTRICA INGENIERIA EN COMUNICACIONES Y ELECTRÓNICA ACADEMIA DE COMPUTACIÓN
INSTITUTO POLITÉCNICO NACIONAL ESCUELA SUPERIOR DE INGENIERIA MECANICA Y ELECTRICA UNIDAD CULHUACAN INGENIERIA EN COMUNICACIONES Y ELECTRÓNICA ACADEMIA DE COMPUTACIÓN LABORATORIO DE CIRCUITOS DIGITALES
PALACIO DE CRISTAL. Espacio para el éxito. Casa de Campo. Venue for success
PALACIO DE CRISTAL Casa de Campo Espacio para el éxito Venue for success EXPOSICIONES Y EVENTOS EXHIBITIONS & EVENTS El Palacio de Cristal es un edificio emblemático del sector ferial español, con unas
FACULTAD DE INGENIERÍAS Y ARQUITECTURA ESCUELA ACADÉMICO PROFESIONAL DE INGENIERÍA ELECTRÓNICA Y TELECOMUNICACIONES : SISTEMAS DIGITALES I SÍLABO
I.-DATOS GENERALES SÍLABO CARRERA PROFESIONAL : INGENIERÍA ELECTRÓNICA Y CÓDIGO CARRERA PROFESIONAL : 29 ASIGNATURA : CÓDIGO DE ASIGNATURA : 2902-29213 CÓDIGO DE SÍLABO : 2921330072014 Nº DE HORAS TOTALES
Connecting Cloudino Connector to FIWARE IoT
Hoja 1 DE 9 Connecting Cloudino Connector to FIWARE IoT 1. What is FIWARE IoT FIWARE is an open software ecosystem provided by the FIWARE Community (htttp://www.fiware.org). FIWARE exposes to developers
Sistema!de!iluminación!de!un!longboard!
Sistemadeiluminacióndeunlongboard RESUMEN JuanJacoboMonteroMuñoz GradoenIngenieríaelectromecánica,electrónicaindustrial DoblediplomaconSupélecParís. Este proyecto ha sido desarrollado en París, en la Ecole
Los ensayos que se van a desarrollar son los siguientes:
I Resumen El objetivo principal del proyecto es desarrollar un software que permita analizar unos datos correspondientes a una serie de ensayos militares. Con este objetivo en mente, se ha decidido desarrollar
TÍTULO: CURSO BÁSICO DE ELECTRÓNICA APLICADA V2 Disponibilidad Unidad 3. Introducción 169 Unidad 4. Introducción 171 Contenido unidad 4 173 Contenido
TÍTULO: CURSO BÁSICO DE ELECTRÓNICA APLICADA V2 Disponibilidad Unidad 3. Introducción 169 Unidad 4. Introducción 171 Contenido unidad 4 173 Contenido unidad 3 175 Lección 1: Regulando corriente eléctrica,
In the following you see an example of a SPAC calculation run. BKtel systems 26.07.2004 Seite 1/8
SPAC (System Performance Analysis for CATV Systems) is a tool for planning the performance of CATV distribution networks and their return path channel. SPAC calculates all important system parameters like
DISEÑO DE UN PLC DOMÉSTICO UTILIZANDO UN MICROCONTROLADOR PIC-18F4550
DISEÑO DE UN PLC DOMÉSTICO UTILIZANDO UN MICROCONTROLADOR PIC-18F4550 QUIRINO JIMENEZ DOMINGUEZ, MARGARITA ALVAREZ CERVERA INSTITUTO TECNOLÓGICO DE MÉRIDA qjimenezdo@yahoo.com.mx RESUMEN: En el presente
APUNTE: SISTEMAS DIGITALES
PUNTE: SISTEMS DIGITLES ÁRE DE EET Página de 44 Confeccionado por: Ricardo Muñoz Toledo Docente Inacap Derechos Reservados Titular del Derecho: INCP N de inscripción en el Registro de Propiedad Intelectual
OSCILLATION 512 (LM 3R)
Application Note The following application note allows to locate the LM series devices (LM3E, LM3R, LM4 and LM5) within network and check its connection information: Name, MAC, dynamic IP address and static
Organización de Computadoras. Turno Recursantes Clase 8
Organización de Computadoras Turno Recursantes Clase 8 Temas de Clase Subsistema de Memoria Organización de Memoria Principal Notas de clase 8 2 Memoria Velocidad del procesador: se duplica cada 18 meses
SCADA BASADO EN LABVIEW PARA EL LABORATORIO DE CONTROL DE ICAI
SCADA BASADO EN LABVIEW PARA EL LABORATORIO DE CONTROL DE ICAI Autor: Otín Marcos, Ana. Directores: Rodríguez Pecharromán, Ramón. Rodríguez Mondéjar, José Antonio. Entidad Colaboradora: ICAI Universidad
Sesión 3: PL 2b: Sistema para la adquisición de señales analógicas.
Sesión 3: PL 2b: Sistema para la adquisición de señales analógicas. 1 Objetivo... 3 Signal Logging Basics... 3 Configure File Scope (xpc) Blocks... 3 File Scope Usage... 4 Create File Scopes Using xpc
Creating a Dynamic Section View of an Assembly By Ing. Jorge Garza Ulloa, MC www.computec.org
soluciones CAD/CAM/CAEuahua. Tels. (656)617-9665, 617-9848, 617-0889. Creating a Dynamic Section View of an Assembly By Ing. Jorge Garza Ulloa, MC The Setup Imagine that you are working on the design of
Plan 95 Adecuado. DEPARTAMENTO: ELECTRÓNICA CLASE: Electiva de Especialidad. ÁREA: ELECTRÓNICA HORAS SEM.: 4 HS. HORAS / AÑO: 64 HS.
Plan 95 Adecuado ASIGNATURA: DISEÑO DE CIRCUITOS INTEGRADOS DIGITALES CODIGO: 95-0407 DEPARTAMENTO: ELECTRÓNICA CLASE: Electiva de Especialidad. ÁREA: ELECTRÓNICA HORAS SEM.: 4 HS. HORAS / AÑO: 64 HS.
TEORIA I QÜESTIONARIS
ENGRANATGES Introducció Funcionament Velocitat TEORIA I QÜESTIONARIS Júlia Ahmad Tarrés 4t d ESO Tecnologia Professor Miquel Estruch Curs 2012-13 3r Trimestre 13 de maig de 2013 Escola Paidos 1. INTRODUCCIÓ
GUIAS ÚNICAS DE LABORATORIO TRANSFERENCIA ENTRE REGISTROS AUTOR: ALBERTO CUERVO
GUIAS ÚNICAS DE LABORATORIO TRANSFERENCIA ENTRE REGISTROS AUTOR: ALBERTO CUERVO SANTIAGO DE CALI UNIVERSIDAD SANTIAGO DE CALI DEPARTAMENTO DE LABORATORIOS TRANSFERENCIA ENTRE REGISTROS OBETIVO El lenguaje
6 El catálogo del sistema
6 El catálogo del sistema Un sistema de gestión de base de datos debe llevar la cuenta de gran cantidad de información referente a la estructura de una base de datos con el fin de efectuar sus funciones
Uso de DCMs y simulación con tiempos
Práctica Especial EDCD 1 Uso de DCMs y simulación con tiempos Objetivos Realizar un ejemplo sencillo de uso de un DCM (Digital Clock Manager), bloque de hardware dedicado en las FPGAs de Xilinx, usado
Unidad 6: Arquitectura y Organización de computadoras Subsistema de Memoria Organización de Memoria Principal
Unidad 6: Arquitectura y Organización de computadoras Subsistema de Memoria Organización de Memoria Principal Bibliografía: William Stallings Organización y Arquitectura de computadores 5ta. Edition. Editorial
La tarjeta de adquisición de datos DAQ-6024E de National Instruments. Joan Font Rosselló Versión 1.1
La tarjeta de adquisición de datos DAQ-6024E de National Instruments Joan Font Rosselló Versión 1.1 Indice 1. Diagrama de bloques la tarjeta DAQ 6024E 3 2. Pin-out de la tarjeta DAQ 6024E 4 3. Analog Input
Problemas del Tema 1
epartamento de Ingeniería Electrónica de Sistemas Informáticos y utomática Problemas del Tema.. Obtener las tablas de estado correspondientes a los siguientes diagramas: 0,,0,0,,0 -,0,0,0,0,0, 0 0, 0,
Agustiniano Ciudad Salitre School Computer Science Support Guide - 2015 Second grade First term
Agustiniano Ciudad Salitre School Computer Science Support Guide - 2015 Second grade First term UNIDAD TEMATICA: INTERFAZ DE WINDOWS LOGRO: Reconoce la interfaz de Windows para ubicar y acceder a los programas,
UNIVERSIDAD TECNOLÓGICA DE PEREIRA FACULTAD DE INGENIERÍAS: ELÉCTRICA, ELECTRÓNICA, FÍSICA Y CIENCIAS DE LA COMPUTACIÓN
UNIVERSIDAD TECNOLÓGICA DE PEREIRA FACULTAD DE INGENIERÍAS: ELÉCTRICA, ELECTRÓNICA, FÍSICA Y CIENCIAS DE LA COMPUTACIÓN PROGRAMA INGENIERÍA DE SISTEMAS Y COMPUTACIÓN ASIGNATURA: ELECTRONICA I CODIGO: IS533
V.- V.-El El manejo de de las las Interrupciones
Las Las V.- V.-El El manejo de de las las Conceptos Conceptos BásicosB Básicos Modos Modos de de Manejo Manejo Ejemplos Ejemplos de de aplicación aplicación Las Las El manejo de las en el 8051 Las interrupciones
Allegro Microsystems
Allegro Microsystems Allegro Microsystems Líder en el desarrollo, fabricación y comercialización de circuitos integrados de alta performance que incluyen sensores de efecto Hall y circuitos de potencia.
UPS TEORIA Y CONCEPTOS. Carlos Quispe Iparraguirre Área Protección eléctrica - Proyectos e Ingeniería
UPS TEORIA Y CONCEPTOS Carlos Quispe Iparraguirre Área Protección eléctrica Proyectos e Ingeniería Agenda UPS Teoría Básica Modos de Operación Configuraciones de Trabajo Características Recomendaciones
2, Detallar los diversos tipos de Flip Flop
Profesor/a(s) Ramon Flores Pino Nivel o Curso/s 4º D Unidad/Sub Unidad 3.- Circuitos de lógica Secuencial GUÍA Nº Contenidos 1.- Temporizador 555 2. Flip Flops, Contadores Aprendizajes Esperados 1 Explicar
Registros. Buses. Memorias.
Capítulo 5 egistros. Buses. Memorias. 5.. egistros. Se denomina registro a una serie de flip-flops agrupados y con señales de control común. Se considera que se leerán o escribirán como una unidad. Se
Generador de Secuencia Binaria Pseudo Aleatoria
Generador de Secuencia Binaria Pseudo Aleatoria Nota Técnica 12 Cristian Sisterna Introducción La generación de una secuencia pseudo aleatoria de números binarios es muy útil en ciertas ambientes de test
Real Time Systems. Part 2: Cyclic schedulers. Real Time Systems. Francisco Martín Rico. URJC. 2011
Real Time Systems Part 2: Cyclic schedulers Scheduling To organise the use resources to guarantee the temporal requirements A scheduling method is composed by: An scheduling algorithm that calculates the
SIMULACION BASICA DE CIRCUITOS EN PROTEUS SANDRA MILENA ARAGÓN AVILÉS
SIMULACION BASICA DE CIRCUITOS EN PROTEUS SANDRA MILENA ARAGÓN AVILÉS IBAGUÉ 2011 INTRODUCCIÓN En este capítulo se tratara todo tipo de herramientas de simulación de circuitos digitales, analógicos y mediciones
PABELLÓN DE CRISTAL. Espacio para el éxito. Casa de Campo. Venue for success
PABELLÓN DE CRISTAL Casa de Campo Espacio para el éxito Venue for success PABELLÓN DE CRISTAL GLASS PALACE CONEXIÓN CON EL MADRID ARENA El Pabellón de Cristal, construido en 1965, ha sido rehabilitado
ROLLOS LED/ FLEXIBLE LED STRIPS
ROLLOS LED/ FLEXIBLE LED STRIPS ROLLOS DE LED FLEXIBLES / FLEXIBLE LED STRIPS Las tiras flexibles que mostramos a continuación son de máxima calidad y se presentan en modelos estándar o estancos con distintos
Consumo de Potencia en CMOS
Consumo de Potencia en CMOS Lección 04.3 Ing. Jorge Castro-Godínez Escuela de Ingeniería Electrónica Instituto Tecnológico de Costa Rica II Semestre 2013 Jorge Castro-Godínez Consumo de Potencia en CMOS
Registros de desplazamiento
Registros de desplazamiento Definición de registro de desplazamiento básico Tipos de registro de desplazamiento Configuraciones específicas Aplicaciones más típicas VHDL Ejercicio propuestos Definición
UNIVERSIDAD NACIONAL FEDERICO VILLARREAL FACULTAD DE INGENIERÍA ELECTRÓNICA E INFORMÁTICA
UNIVERSIDAD NACIONAL FEDERICO VILLARREAL FACULTAD DE INGENIERÍA ELECTRÓNICA E INFORMÁTICA Escuela Académico Profesional de Ingeniería de Telecomunicaciones SILABO ASIGNATURA : SISTEMAS DIGITALES I CÓDIGO:8F0056
Sistemas Digitales y el Entrenador Lógico CE300.
Sistemas Digitales y el Entrenador Logico CE3. Sistemas Digitales y el Entrenador Lógico CE3. Marco Antonio Pérez Cisneros * y Mark Readman + * División de Electrónica y Computación, CUCEI, Universidad
INFORMACIÓN TÉCNICA SEMAFOROS TIPO LED
INFORMACIÓN TÉCNICA SEMAFOROS TIPO LED UPSISTEL DEL CAFE es una empresa que fabrica, importa y comercializa equipos electrónicos en las áreas de ENERGIA, SISTEMAS, TELECOMUNICACIONES, PUBLICIDAD EQUIPOS
Manual de Instrucciones
BAMP-611-B-N-R ALTAVOZ BLUETOOTH-RADIO FM-MICROSD Manual de Instrucciones FUNCIONAMIENTO Encendido/Apagado: Mantenga pulsado durante 2-3 segundo el interruptor trasero de encendido para encender la unidad.
Diseño de Sistemas Embebidos en FPGA Curso de Posgrado Facultad de Ciencias Exactas y Tecnología UNT.
Tema 3 Parte 1: Field Programmable Gate Array Parte 2: Lenguajes de descripción de Hardware#3 FPGA (Field Programmable Gate Array) Diseño de Sistemas Embebidos en FPGA Curso de Posgrado Diagrama en bloques
ARTICULO: 5810 Sistema de Posicionador Digital para Actuador Eléctrico Digital Positioning System for Electric Actuator
ARTICULO: 5810 Sistema de Posicionador Digital para Actuador Eléctrico Digital Positioning System for Electric Actuator Características El DPS es un accesorio para los actuadores eléctricos que convierte
ÍNDICE 1. EL SISTEMA DE NUMERACIÓN BINARIO, BASE DE LA ELECTRÓNICA DIGITAL............................. 1 Introducción.......................................... 1 Sistemas de numeración decimal y binario..................
MOBILITY SOLUTIONS CORNER. 19 de Noviembre, Barcelona
MOBILITY SOLUTIONS CORNER 19 de Noviembre, Barcelona LOGOTIPO EMPRESA Agrupación Empresarial Innovadora 1.Con más de 100 asociados 2.Volumen de facturación de más de 10.000M 3.Dan trabajo a más de 280.000
Discusión. Modelo de una compuerta. Arquitecturas de Computadores Prof. Mauricio Solar. Temario. ...Introducción
0-06-200 Temario Arquitecturas de Computadores Prof. Mauricio Solar 5 Componentes igitales Estructurados Introducción 2 Registros 3 Multiplexores 4 Codificadores y ecodificadores 5 Archivos de Registros
Circuitos secuenciales
UNIDAD 6 Circuitos secuenciales Introducción a la unidad En los capítulos anteriores hemos manejado los elementos básicos que conforman un sistema digital. Por un lado el manejo binario de la información
Tema IV. Compuertas Lógicas. Contenido. Circuitos básicos, Características eléctricas, retardos de propagación.
Circuitos Digitales I Tema IV Compuertas ógicas uis Taraza, UNEXPO arquisimeto E-3213 Circuitos Digitales I - 2004 100 Ctenido! Definicies de parámetros de corriente y voltaje.! Compuertas lógicas CMOS
Práctica 4: CONTADORES
Práctica 4: CONTADOES Introducción Biestables Son circuitos que tienen dos estados estables. Cada estado puede permanecer de forma indefinida. Son circuitos con memoria Clasificación: Asíncronos: no necesitan
Trabajo Práctico 1. 1) Convertir los siguientes números enteros escritos en binario a: I) Octal II) Decimal III) Hexadecimal
Electrónica igital Ingeniería Informática, Universidad Católica rgentina, 2 Trabajo Práctico ) Convertir los siguientes números enteros escritos en binario a: I) Octal II) ecimal III) Hexadecimal a) b)
1.2 Análisis de los Componentes. Arquitectura de Computadoras Rafael Vazquez Perez
1.2 Análisis de los Componentes. Arquitectura de Computadoras Rafael Vazquez Perez 1.2.2 Memorias 1 Conceptos básicos de manejo de la memoria 2 Memoria principal semiconductora 3 Memoria Cache Conceptos
TEMA7. SISTEMAS SECUENCIALES
Sistemas Secuenciales 1 TEMA7. SISTEMAS SECUENCIALES Los circuitos lógicos se clasifican en dos tipos: Combinacionales, aquellos cuyas salidas sólo dependen de las entradas actuales. Secuenciales, aquellos
MOSTRA DE TREBALLS REALITZATS. EL BANY un espai de tranquil litat
MOSTRA DE TREBALLS REALITZATS EL BANY un espai de tranquil litat Lluny de la freda funcionalitat del passat, avui dia el bany s ha transformat en un espai més habitable. Un lloc on la distribució està