Riesgos en circuitos combinacionales

Documentos relacionados
Diseño de circuitos combinacionales

Álgebra Booleana y Simplificación Lógica

Análisis y síntesis de sistemas digitales combinacionales

SIMPLIFICACIÓN DE FUNCIONES LÓGICAS

Tema 14: Sistemas Secuenciales

GUIAS ÚNICAS DE LABORATORIO ECUACIONES DE ESTADO AUTOR: ALBERTO CUERVO SANTIAGO DE CALI UNIVERSIDAD SANTIAGO DE CALI DEPARTAMENTO DE LABORATORIOS

Sistemas Combinacionales y Sistemas Secuenciales

Álgebra de Boole. Valparaíso, 1 er Semestre Prof. Rodrigo Araya E.

PRUEBAS DE ACCESO A LA UNIVERSIDAD DE JUNIO DE 2005 MATERIA: TECNOLOGÍA INDUSTRIAL II

Circuitos lógicos combinacionales. Tema 6

Álgebra de BOOLE. Tema 4

Circuitos Secuenciales: concepto de estado

INDICE. XVII 0 Introducción 0.1. Historia de la computación

4. Síntesis de un circuito secuencial síncrono

NOT. Ejemplo: Circuito C1

Práctica 5. Generadores de Señales de Reloj y Flip-flops

DISEÑO DE CIRCUITOS LOGICOS COMBINATORIOS

Unidad Didáctica Electrónica Digital 4º ESO

Algebra de Boole y simplificación de funciones lógicas. Capítulo 4

Tema 9. SISTEMAS COMBINACIONALES PROGRAMABLES SISTEMAS COMBINACIONALES PROGRAMABLES NO UNIVERSALES

Diseño combinacional (Parte #2) Mapas de Karnaugh

Un contador es un circuito secuencial que genera una secuencia ordenada de salidas que se repite en el tiempo. La salida coincide con el estado de

Operación de circuitos lógicos combinatorios.

El estudio del movimiento de los cuerpos generalmente se divide en dos fases, por conveniencia: la cinemática y la dinámica.

ESTRUCTURA Y TECNOLOGÍA DE LOS COMPUTADORES I. TEMA 4 Algebra booleana y puertas lógicas

Electrónica Digital. Fco. Javier Expósito, Manuel Arbelo, Pedro A. Hernández Dpto. de Física Fundamental y Experimental, Electrónica y Sistemas

FACULTAD DE INGENIERÍA MECÁNICA Y ELÉCTRICA AMPLIFICADORES OPERACIONALES PRÁCTICA 1 AMPLIFICADOR INVERSOR

ÁLGEBRA BOOLEANA El álgebra booleana es un sistema matemático deductivo centrado en los valores cero y uno (falso y verdadero). Un operador binario "

Práctica 4: Universalidad de las compuertas NAND y NOR

Oliverio J. Santana Jaria. Sistemas Digitales Ingeniería Técnica en Informática de Sistemas Curso Los objetivos de este tema son:

TEMA III.- ANÁLISIS DE CIRCUITOS COMBINACIONALES

Resumen de CONVERSORES ANALÓGICO DIGITALES Y DIGITALES ANALÓGICOS

Universidad de Alcalá

NOTAS DE ESTADISTICA DESCRIPTIVA CON AYUDA DE EXCEL 2003 y 2007

Tema 3: Sistemas Combinacionales

Existen diferentes compuertas lógicas y aquí mencionaremos las básicas pero a la vez quizá las más usadas:

CIRCUITOS LÓGICOS. Lógica FCE 1. ALGEBRA DE BOOLE

Integridad Transaccional

GUIA DE CIRCUITOS LOGICOS COMBINATORIOS

Tema 3. 2 Sistemas Combinacionales

Práctica 4. Sistemas Digitales. Objetivos particulares

M. C. Felipe Santiago Espinosa

Tema 3.1 Introducción a los circuitos combinacionales. Algebra de Boole

Electrónica. Tema 6 Circuitos Secuenciales. Tema 1 Fundamentos de semiconductores

KIT LUCES SECUENCIALES REVERSIBLES CON 16 LEDS. Luces secuenciales con efecto de scanner o simulador de alarma.

Funciones Lógicas Y Métodos De Minimización

Algebra de Boole. » a + a = 1» a a = 0

Sumador Ripple-Carry

Subsistemas aritméticos y lógicos. Tema 8

Definición y representación de los

PRACTICA Nº3: FAMILIAS LOGICAS

Sistemas Digitales. Circuitos Codificadores

EIE SISTEMAS DIGITALES Tema 5: Análisis de la lógica combinacional. Nombre del curso: Sistemas Digitales Nombre del docente: Héctor Vargas

Tema 3. Electrónica Digital

Sistemas Digitales. Guía 03 UNIVERSIDAD DON BOSCO FACULTAD DE ESTUDIOS TECNOLÓGICOS ESCUELA DE ELECTRONICA. I. Objetivos. II. Introducción Teórica

Circuitos secuenciales. Circuitos secuenciales. Circuitos secuenciales. Elementos de memoria: Latches

Análisis y síntesis de circuitos con elementos de memoria. Proceso de Análisis y síntesis de circuitos con elementos de memoria

Ministerio de Educación. Base de datos en la Enseñanza. Open Office. Módulo 4: Diseñador de Consultas (+ info)

1. Análisis de Sensibilidad

Frecuencia Máxima de un Sistema Digital Sincrónico (Básico)

F.R.H. DEPARTAMENTO MECÁNICA

CONTROL ELÉCTRICO CONTROL DE UN RECEPTOR DESDE DOS PUNTOS CIRCUITO INVERSOR DEL GIRO DE UN MOTOR

PUERTAS LOGICAS. Una tensión alta significa un 1 binario y una tensión baja significa un 0 binario.

3. Prácticas: Simplificación de funciones

sistemas secuenciales

PROBLEMAS DE ELECTRÓNICA DIGITAL. Simplificación por Karnaugh: CIRCUITO LÓGICO:

Algebra de Boole y puertas lógicas

Electrónica II. Carrera. Electromecánica EMM UBICACIÓN DE LA ASIGNATURA a) Relación con otras asignaturas del plan de estudios.

PRÁCTICA 4. CONTADORES

Transformación de binario a decimal. Transformación de decimal a binario. ELECTRÓNICA DIGITAL

Práctica 7. Control de una Máquina Expendedora Mediante Máquinas de Estado Finito (FSM)

UNIDAD 4. Algebra de Boole

Método de simplificación de funciones lógicas utilizando el método de Quine McCluskey

Guía para la creación de Sociedades por Acciones Simplificadas S.A.S.

Álgebra Booleana y Circuitos Lógicos. UCR ECCI CI-1204 Matemáticas Discretas Prof. Kryscia Daviana Ramírez Benavides

TEMA III: OPERACIONES CON LOS DATOS

PROGRAMACION CONCURRENTE Y DISTRIBUIDA

El número decimal 57, en formato binario es igual a:

Resistores en circuitos eléctricos

Aplicaciones con transistor MOSFET

TEMA 4. Diseño de Sistemas Combinacionales SSI.

Control y programación de sistemas automáticos: Algebra de Boole

Insertar y eliminar elementos

3.2. MANEJO DEL ENTORNO

INTRODUCCION 1.1.-PREAMBULO

Álgebra de Boole. Adición booleana. Multiplicación booleana. Escuela Politécnica Superior

Electrónica Digital II. Arquitecturas de las Celdas Lógicas. Octubre de 2014

DIAGRAMAS DE UML DIAGRAMAS DE CASO DE USO

9-Sistemas Secuenciales

Test de Fundamentos de Electrónica Industrial (4 puntos). 3º GITI. TIEMPO: 40 minutos May 2013

LABORATORIO DE CIRCUITOS DIGITALES (2005-II) QUINTA CLASE DE VHDL

DISEÑO DE CIRCUITOS SECUENCIALES

1. En qué consiste el registro de puntos?

Centro Asociado Palma de Mallorca. Tutor: Antonio Rivero Cuesta

TEMA 8. REGISTROS Y CONTADORES.

Práctica 1 Transistor BJT Región de Corte Saturación Aplicaciones

Introducción Flip-Flops Ejercicios Resumen. Lógica Digital. Circuitos Secuenciales - Parte I. Francisco García Eijó

+ Máquinas de Estado Finitas

Matemáticas Básicas para Computación

SUMADORES Y COMPARADORES

Transcripción:

Página 1

Ejemplo Página 2 Una función lógica tiene el siguiente mapa: A 1 El modelo lógico es: 0 1 3 2 4 5 1 1 1 B 7 6 C f ( A, B, C) = BC + AC

El circuito lógico Página 3

Página 4 Observaciones Con ABC= 101 la compuerta Y2 genera un 0 a la salida y la Yl genera un 1; Con ABC= 100 es Yl la que genera un 0, mientras Y2 genera un 1. Cuando C cambia de 1 a 0, a la compuerta Y1 le afecta inmediatamente ese cambio, mientras que para la Y2 ese cambio ha de propagarse a través de un inversor antes de que llegue a la salida. Por tanto, Y1 cambia de 1 a 0 antes de que Y2 haya cambiado de 0 a 1; en otras palabras, momentáneamente las dos entradas a la compuerta O (salidas de Y1 e Y2) valdrán 0, y la salida del circuito momentáneamente tomará el valor 0. Este comportamiento que se acaba de describir es un ejemplo sencillo de riesgo estático.

Riesgo estático Página 5 Riesgo Estático: Se dice que en un circuito lógico se presenta un riesgo estático si en una transición en la que la salida deba permanecer en el valor V, momentáneamente toma el valor V. Se le llama al cero o al uno si se produce cuando se cambia de uno a cero o de cero a uno.

Riego Dinámico También puede ocurrir que en una determinada transición en las entradas. La salida deba cambiar de 0 a 1 (o de 1 a 0), pero momentáneamente regresa al valor original, efectuando el recorrido 0 1 0 1 (1 0 1 0); en este caso se dice que hay un riesgo dinámico. Página 6

Razones por las que aparecen los riesgos Cuando el riesgo (estático o dinámico) ocurre en una transición de las entradas en la que sólo cambie una de las entradas, como en el caso anterior, se trata de un riesgo lógico. Estos riesgos ocurren por los diferentes retardos en la propagación de una misma señal en el circuito con el que se realiza la función. En el circuito anterior la señal C se propaga por dos caminos diferentes, con retardos desiguales, de manera que en un determinado instante la variable toma el mismo valor en diferentes partes del circuito, y por ello aparecen los riesgos. Página 7

Razones por las que aparecen los riesgos Por lo general el riesgo se presenta en una transición entre dos celdas adyacentes del mapa de Karnaugh, cubiertas por agrupaciones de áreas, y lo que ocurre es que se sale de la celda antes de haber entrado en la otra celda. Si los dos unos de dos celdas estuvieran cubiertos por una misma agrupación, no habría riesgos. Se tiene un procedimiento inmediato para eliminar los riesgos estáticos a los unos: basta incluir todos los implicantes primarios de la función que cubran dos o más unos. Para eliminar los riesgos estáticos a los ceros, el procedimiento es el mismo. Página 8

Razones por las que aparecen los riesgos Si los riesgos dinámicos son consecuencia de los riesgos estáticos, una vez eliminados los riesgos estáticos, también se habrán eliminado los riesgos dinámicos. Página 9

CONCLUSION Si se diseña un circuito combinacional como una red con dos niveles en forma AND a OR, para que en el circuito no aparezcan riesgos lógicos hay que incluir todos los implicantes primarios de la función. Existen riesgos siempre que, en una realización concreta, se empleen términos que son adyacentes en el mapa de Karnaugh. Página 10

Control de riesgos La eliminación de riesgos es un problema complejo debido al gran número de combinaciones de los distintos retardos. Los riesgos pueden ser eliminados en ocasiones mediante retardos insertados en lugares adecuados. También se puede enfrentar el problema añadiendo términos redundantes que hagan puente entre los causantes del riesgo en el mapa de Karnaugh. Página 11

Control de riesgos Página 12 Los glitches desaparecen cuando las señales de entrada se estabilizan y se consumen los tiempos de propagación. En vista de que son difícil de que desaparezcan los glitches lo mejor es dejar que existan y diseñar para que los eventos claves se produzcan una vez que han desaparecido. Para eliminar la posibilidad de fenómenos aleatorios dinámicos se realiza al minimizar su función por el método de Karnaugh, porque la expresión suma de productos obtenida nunca obtendrá el producto a a (o la suma a+a) si se trata de una expresión de producto de sumas.

Página 13 Control de riesgos Se tiene que garantizar que no quede ninguna pareja de 1's adyacentes sin que estén cubiertos por algún implicante común. Por lo tanto, en la fórmula lógica deberán aparecer los implicantes esenciales y no esenciales necesarios para garantizar que no exista ninguna pareja de 1 s (0 s) adyacentes que no esté cubierta por un mismo implicante. Alternativas para evitar los riesgos Inserción de retardos hardware: Su valor es difícilmente controlable y varía con las condiciones de funcionamiento, pudiendo dar lugar a nuevos riesgos. Inserción de lógica redundante: Permite eliminar únicamente los riesgos lógicos. Inserción de lógica registrada: No elimina los riesgos, sino su efecto. Consiste en muestrear la lógica cuando ha finalizado el régimen transitorio -y por tanto ya no existen glitchesalmacenando los estados de salida en flip-flops.

Riesgos funcionales Cuando las transiciones en las entradas que producen un riesgo suponen el cambio de más de una entrada, entonces se trata de un riesgo funcional. Página 14

Ejemplo Sea la siguiente función lógica mostrada en el mapa K. 1 1 1 1 1 1 Página 15

Página 16 Observaciones De la transición 0000 a 0101 hay un riesgo funcional estático a los unos, pues nunca las dos entradas BD cambiarán con absoluta simultaneidad de 0 a 1. Por lo tanto la transición de la celda 0000 a la 0101 se hará a través de la 0001 o de la 0100, y en ambos casos la función toma momentáneamente el valor 0. De igual forma, en la transición de la celda 0001 a la 0100 habrá un riesgo funcional estático c los ceros. En la transición de 0101 a 1110 hay un riesgo funcional dinámico, pues las celdas por las que pasará son: 0101 0111 0110 1110 o 0101 0111 1111 1110 o 0101 1101 1111 1110, y en todos los casos en que las salidas son: 1 0 1 0.

Observaciones Los riesgos funcionales no dependen de la forma de realización, no dependen del circuito concreto y son inevitables Son fáciles de anticiparlos y prever sus repercusiones. Implican el cambio en más de una variable; por ejemplo, si se aplica el principio de que nunca dos variables cambiarán simultáneamente, se puede analizar adecuadamente cualquier circuito combinacional, o en otras palabras, los riesgos funcionales se evitan limitando los cambios en las entradas a una sola variable. Lo normal es que estas excursiones momentáneas al 0 y al 1 que se dan en los riesgos sean de muy corta duración, lo que se conoce como pulso espurio (glitches). En cualquier caso la magnitud de estos pulsos erróneos dependen de los parámetros del circuito, del tipo de compuertas que se estén utilizando, etc. Página 17