11 knúmero de publicación: kint. Cl. 7 : G06F 161/00

Transcripción

1 k 19 OFICINA ESPAÑOLA DE PATENTES Y MARCAS ESPAÑA 11 knúmero de publicación: kint. Cl. 7 : G06F 161/00 A63D /04 12 k TRADUCCION DE PATENTE EUROPEA T3 86 knúmero de solicitud europea: k Fecha de presentación : k Número de publicación de la solicitud: k Fecha de publicación de la solicitud: k 4 Título: Sistema de control para un centro de juego de bolos automático. k Prioridad: US k 73 Titular/es: BRUNSWICK BOWLING & BILLIARDS CORPORATION West Laketon Avenue Muskegon Michigan 49443, US k Fecha de la publicación de la mención BOPI: k Fecha de la publicación del folleto de patente: k 72 Inventor/es: Mowers, David L.; Lamantia, Santo O.; Alleshouse, Bruce N.; Barczyk, Viktor S.; Pierce, Gerald A. y Wyland, David C. k 74 Agente: Ungría López, Javier ES T3 Aviso: En el plazo de nueve meses a contar desde la fecha de publicación en el Boletín europeo de patentes, de la mención de concesión de la patente europea, cualquier persona podrá oponerse ante la Oficina Europea de Patentes a la patente concedida. La oposición deberá formularse por escrito y estar motivada; sólo se considerará como formulada una vez que se haya realizado el pago de la tasa de oposición (art 99.1 del Convenio sobre concesión de Patentes Europeas). Venta de fascículos: Oficina Española de Patentes y Marcas. C/Panamá, Madrid

2 1 ES T3 2 DESCRIPCION Sistema de control para un centro de juego de bolos automático. Esta invención se refiere en general a un sistema de control de juego para un sistema de bolera, y más en concreto a un sistema automático de bolera operativo para controlar automáticamente la operación de un colocador de bolos bajo el control de un programa de juego de bolos, para jugar una pluralidad de diferentes partidas de bolos y para proporcionar facilidades de instrucción de juego de bolos. Las boleras han evolucionado desde los sistemas que requerían la colocación manual de diez bolos en la pista y la puntuación manual durante el desarrollo de la partida, a sistemas que utilizan dispositivos automáticos de colocación de bolos, tal como se describe en la patente de Estados Unidos número de Huck y otros, y en último término a sistemas que utilizan sistemas automáticos de puntuación de juego de bolos, tal como se describe en la patente de Estados Unidos número de Grosvenor y otros. Tales sistemas de bolera de la técnica anterior incluían con frecuencia una pluralidad de pares de pistas de bolos, incluyendo cada pista un colocador automático de bolos. El colocador automático de bolos servía para controlar automáticamente los ciclos del colocador de bolos dentro de una partida de bolos. En particular, bajo control automático, el colocador de bolos al comienzo de cada juego colocaría diez bolos en la plataforma. El jugador podría lanzar un máximo de dos bolas para derribar todos los bolos. El juego terminaba después de derribar todos los bolos o después de lanzar dos bolas, lo que se produjese primero. La partida constaba de diez cuadros. Lasconsolasautomáticas de puntuación de la técnica anterior estaban acopladas a los dos colocadores de bolos en el par de pistas para procesar automáticamente información de caída de bolos para los dos pistas y visualizar las puntuaciones del jugador en monitores de consola de puntuación y en pantallas de visualización CRT superiores. Se disponían interconexiones adecuadas entre la consola de puntuación y el colocador de bolos de manera que la información de caída de bolos se pudiese transmitir desde dispositivos detectores asociados con el colocador de bolos a la consola de puntuación. Para utilizar tales colocadores automáticos de bolos de la técnica anterior en un modo de práctica del juego de bolos, un mecanismo de control selectivo de colocación de bolos, tal como se describe en la patente de Estados Unidos número de Rogers, permitía que un jugador de bolos seleccionase manualmente qué bolos pondría en la plataforma para practicar el juego de bolos. Con tal mecanismo, el jugador de bolos podía jugar selectivamente una sola bola, o dos bolas, para intentar y derribar todos los bolos seleccionados. Tal mecanismo puede operar para poner un conjunto seleccionado de bolos solamente en respuesta a una petición manual del jugador de bolos. Algunos colocadores automáticos de bolos co- 2 nocidos incluyen circuitos de control cableados diseñados para implementar la operación de la partida de bolos convencional de diez bolos, o prever la práctica del juego de bolos. Estos circuitos de control no son operativos para poner selectivamente diferentes conjuntos de bolos durante el desarrollo de una partida de bolos. Por lo tanto, tales colocadores automáticos de bolos tienen limitaciones en su capacidad de proporcionar variación en el método de operación de una partida concreta de bolos. Lossistemasdeboleradelatécnica anterior también incluían una consola de control de administrador en comunicación eléctrica con las consolas de puntuación. La función primaria de la consola de control de administrador era realizar el control administrativo de la operación de los colocadores automáticos de bolos y las consolas de puntuación. Por ejemplo, la consola de control de administrador de la técnica anterior se utilizaba para proporcionar información sobre el estado de las pistas, para cargar la pantalla de visualización vídeo de puntuación desde cualquier consola de puntuación y para realizar la corrección de puntuación en una consola de puntuación particular. Tal corrección de puntuación precisaba que se detuviese el juego de bolos en la pista particular hasta que se terminase la corrección de puntuación y se enviase de nuevo a la consola de puntuación. La consola de control de administrador también incluía medios para visualizar mensajes en una consola de control preseleccionada, para transferir información de puntuación de pista desde una consola de puntuación a otra, y presentar en pantalla el torneo, por ejemplo, presentando en pantalla un par de puntuaciones de pista en cualquier número seleccionado de CRTs superiores de todo el sistema. Además, la consola de puntuación de administrador realizaba el registro de actividad y errores relacionado con la operación del sistema. En DE-A se propone facilitar una bolera con una pluralidad de pistas de bolos con un sistema de control de juego en el que cada pista está provistadeunsistemaabasedemicroprocesador que almacena los programas para diversos tipos de partidos y controla la realización de una partida seleccionada por un jugador de bolos, así como la puntuación y el desarrollo de la partida. Un sistema de control de administrador también realizaba la verificación de los sistemas de control de juego y se puede usar para enviar señales de control a los sistemas de control de juego. La presente invención proporciona un sistema de control de juego para uso en una bolera que tiene una pluralidad de pistas de bolos y un dispositivo de colocación de bolos controlado eléctricamente para cada pista, incluyendo el sistema de control de juego: una pluralidad de unidades de control de juego, conectada cada una eléctricamente a uno o varios de dichos dispositivos de colocación de bolos, incluyendo cada unidad de control de juego indicada una unidad central de proceso, un dispositivo de entrada de operador y unos medios de memoria para almacenar un programa de control de juego para operar dichos dispositivos de colocación de bolos;

3 3 ES T3 4 un sistema de control de administrador incluyendo una unidad central de proceso programada conectada a un dispositivo de visualización, un dispositivo de entrada de operador; y medios de comunicación para conectar eléctricamente la unidad de proceso de dicho terminal de control de administrador con las unidades de proceso de cada una de dichas unidades de control de juego; caracterizado porque el sistema de control de administrador incluye unos medios de memoria para almacenar uno o varios programas de control de juego; y porque hay medios asociados operativamente con uno de dichos dispositivos de entrada de operador para pedir a dicha unidad de proceso del sistema de control de administrador que transfiera uno de dichos programas de control almacenados en los medios de memoria conectados con ella por dichos medios de comunicación a la memoria acoplada a una de dichas unidades de control de juego de manera que dicha unidad de control de juego ponga en funcionamiento el dispositivo de colocación de bolos conectado a ella para jugar un juego según el programa de control de juego solicitado. Otro aspecto de la pulgada se expone en la reivindicación 12. Otras características y ventajas de la invención serán fácilmente evidentes por la memoria descriptiva y por los dibujos. Breve descripción de los dibujos La figura 1 es un diagrama general de bloques que representa una vista general de un sistema de bolera según la presente invención. La figura 2 es una representación más detallada en diagrama de bloques del sistema de control de administrador y el sistema de control vídeo/audio de la figura 1. La figura 3 es un diagrama de bloques más detallado del sistema de control de par de pistas de la figura 1. La figura 4 es una vista en alzado, con partes quitadas para mayor claridad, de un aparato automático de colocación de bolos. La figura es una vista en alzado similar a la de la figura 4 tomada desde un lado opuesto del aparato de colocación de bolos. La figura 6 es una representación general en diagrama de bloques de un control eléctrico de controlador de colocación de bolos para controlar un par de colocadores de bolos. La figura 7 es un diagrama de bloques para el recuadro común de la figura 6. La figura 8 es un diagrama de bloques para la placa CPU del controlador de colocación de bolos de la figura 6. La figura 9 es un diagrama de bloques de la placa de E/S del controlador de colocación de bolos de la figura 6. La figura es un diagrama de bloques del recuadro de interfaz de alto voltaje de la figura 6. La figura 11 es un diagrama de flujo de una operación de colocación de bolos realizada por el controlador de colocación de bolos de la figura 6. Las figuras 12A-12D incluyen un diagrama detallado de bloques para una unidad de control de juego de jugador y ordenador de administrador según la invención. La figura 13 es una representación en diagrama de bloques de un circuito interfaz de comunicaciones. La figura 14 es una representación en diagrama de bloques de una estación de entrada de jugador de bolos. La figura ilustra una plantilla removible de teclado de estación de entrada de jugador de bolos. La figura 16 es una representación en diagrama de bloques de un conmutador vídeo usado en la invención. La figura 17 es un diagrama de bloques de un circuito para el bloque de conmutación de entrada vídeo, el bloque de conmutación de salida vídeo y el bloque conmutador audio de la figura 16. La figura 18 es un diagrama de bloques de un circuito para los bloques de conmutación de monitor de la figura 16. La figura 19 es un diagrama de bloques de un circuito para el bloque decodificador de control de la figura 16. La figura es un diagrama de bloques de un terminal de zona remota. La figura 21 es un diagrama esquemático de administración de datos de trayectoria de bola. La figura 22 ilustra los campos de datos para el bloque de información para transferir datos en una línea de comunicación. La figura 23 ilustra los campos de datos para la transferencia de datos entre la unidad central principal de proceso y las unidades centrales de proceso de comunicaciones. Las figuras 24A-24C incluyen un diagrama de flujo que ilustra la operación del sistema operativo para el controlador de partida y puntuación. Las figuras A-H incluyen un diagrama de flujo que ilustra la operación de un programa para un juego de golf simulado. La figura 26 ilustra un formato de visualización gráfica para el juego de golf simulado para la presentación en pantalla en el monitor superior. La figura 27 ilustra un formato de visualización gráfica utilizado en unión con un programa alternativo de juego de golf. La figura 28 es una representación en diagrama de bloques de una vista general del proceso para operaciones de software del ordenador de administrador. La figura 29 ilustra un formato de visualización gráfica para una pantalla de visualización de trayectoria de bola. La figura es un diagrama de flujo que ilustra la operación de un subsistema vídeo según la invención. La figura 31 es un diagrama de flujo que ilustra la operación de un subsistema de administración de trayectoria de bola según la invención. La figura 32 es un diagrama de flujo que ilustra la operación de un procedimiento de descarga de archivo de juego según la presente invención. Y la figura 33 es un diagrama de flujo que ilustra el funcionamiento de una operación de corrección de puntuación a distancia según la presente invención. Descripción detallada de la invención Descripción general El juego de bolos se juega en una pista de 3

4 ES T3 6 bolos que incluye típicamente un colocador automático de bolos operativo para colocar diez bolos en la pista al comienzo de un juego. En un juego de bolos convencional de diez bolos, cada jugador de bolos puede lanzar dos bolas en un intento por derribar todos los bolos. El lanzamiento de dos bolas constituye lo que se conoce como un cuadro, excepto que se puede permitir tres bolas en el décimo cuadro, y la terminación de diez cuadros constituye un juego. La puntuación del jugador se determina según el número de bolos derribados en cada cuadro. La puntuación se puede realizar contando manualmente el número de bolos que han sido derribados. En una bolera que incluye un sistema de puntuación automática, la puntuación se calcula automáticamente y se presenta en una pantalla de visualización adecuada o se imprime utilizando un dispositivo impresor. Un sistema de bolera según la presente invención incluye medios para jugar numerosos juegos de bolos diferentes utilizando un colocador automático de bolos y un sistema de puntuación automática donde cada cuadro puede permitir el lanzamiento de más o menos de dos bolas, y puede utilizar cualquier número inferior o igual a diez bolos incluyendo cualquier configuración que el colocador de bolos sea capaz de poner. Además, el sistema está provisto de un sistema interactivo de visualización que permite visualizar selectivamente gráficos vídeo dinámicos en varios monitores de visualización del sistema a efectos de entrenamiento y análogos. Visión general Visión general del sistema general Con referencia a la figura 1, un diagrama general de bloques representa una vista general de un sistemadebolerasegún la presente invención. El sistema de bolera incluye una pluralidad de pistas de bolos 12, teniendo cada una un acceso convencional 13. En particular, se ha dispuesto un total de N+1 pistas, donde las pistas se agrupan en pares. En particular, las pistas 1 y 2 incluyen un par de pistas, las pistas 3 y 4 incluyen un par de pistas, las pistas y 6 incluyen un par de pistas, etc, etc, y las pistas N y N+1 incluyen un par de pistas. Con cada pista está asociado un colocador automático de bolos 14. Los dos colocadores de bolos 14 de cada par de pistas están conectados eléctricamente a un sistema de control de par de pistas 16. El sistema de control de par de pistas 16 opera ambos colocadores de bolos 14 para poner un conjunto deseado de bolos según la partida de bolos que se juegue, y para realizar la puntuación automática de la partida de bolos que se juegue. También está conectada a cada sistema de control de par de pistas 16 una estación de entrada de jugador de bolos 18 que es utilizada por un jugador de bolos para introducir información a transmitir al control de par de pistas 16. La estación de entrada de jugador de bolos 18 está situada físicamente cerca de una zona de estancia del jugador de bolos 19 inmediatamente adyacente al acceso asociado 13. Convencionalmente, ésta es la zona ocupada por los jugadores de bolos mientras esperan su turno para jugar a los bolos, llevar la puntuación, etc. Se ha dispuesto un monitor de visualización superior respectivo L y R para las pistas izquierda y derecha de cada par de pistas para presentar en pantalla la puntuación y otros tipos de información. Además, un terminalremotoodezonasocial21queincluye un monitor de visualización 22 y un teclado asociado 24 están conectados eléctricamente al control de par de pistas 16, pero están situados a distancia con relación a la pista de bolos 12. El terminal remoto 21 se puede utilizar, como se explica más específicamente más adelante, para que los no jugadores de bolos reciban entrenamiento uotrainformación con relación al juego de bolos en general o a una partida concreta de bolos. Tales terminales remotos 21 podrían estar situados en cualquier lugar en una bolera, incluidas posiblemente las zonas sociales. Se puede prever zonassocialesparatodosonotodoslosparesdepistassegún se desee, pero generalmente, cada una incluirá un monitor remoto 22 y un teclado 24. Cada social zona es una zona menos activa que una zona de estancia del jugador de bolos 19 en el sentido de que los ocupantes de la zona social pueden estar allí por muchas razones incluida la finalidad de jugar a los bolos y no jugar. Por ejemplo, a efectos de jugar a los bolos, pueden recibir en el monitor 22 información de la partida, información relativa a instrucciones o información vídeo que ilustra una partida que se juegue en otro lugar en la bolera. Alternativamente, se puede visualizar en el monitor 22 otra información vídeo, tal como programas de TV o TV por cable. Como otra alternativa más, las zonas sociales se pueden utilizar solamente para relax, consumo de alimentos o bebidas, conversación o análogos. Hablando en términos generales, una zona social está más lejos del par de pistas asociadas que la correspondiente zona de estancia 19. Esto es debido a la naturaleza de los varios usos antes mencionados. Al mismo tiempo, con frecuencia es deseable que una zona social esté muy cerca de al menos la zona de estancia asociada de manera que una persona que reciba instrucción en una zona social pueda pasar fácilmente a la zona de estancia asociada 19 y comenzar a hacer uso de dicha instrucción en una o ambas pistas del par de pistas. Con frecuencia, pero no siempre, una zona social puede estar dispuesta en una zona de una bolera convencionalmente utilizada para alojar espectadores, es decir, inmediatamente adyacente a una zona de estancia 19 en su lado que está alejado del par de pistas. En la medida en que una zona social se utilice de tal forma que requiera interacción con el sistema automático de bolera de la presente invención, el teclado asociado 24 se utiliza para dicha finalidad. Un sistema de control de administrador 26 comunica con cada uno de los sistemas de control de par de pistas 16 por una línea global de comunicaciones o línea COM 27. El sistema de control de administrador 26 está situado típicamente en una consola de control de administrador de bolera, o MCD, y lleva el control contable de las pistas de bolos y tiene la capacidad de descargar información de las partidas al sistema de control de par de pistas 16. El sistema de control de 4

5 7 ES T3 8 administrador 26 comunica por una línea local de comunicaciones de administrador o línea COM 29 conunsistemadecontrolvídeo/audio 28. El sistema de control vídeo/audio 28 está conectado por un bus global de distribución de vídeo/audio a cada uno de los sistemas de control de par de pistas 16. El sistema de control vídeo/audio 28 se controla en respuesta a las órdenes del sistema de control de administrador 26 para transmitir información vídeo/audio al sistema de control de par de pistas 16 para posterior presentación en pantalla en los monitores L, R o 22. Varios de los dispositivos, componentes, circuitos o análogos descritos en la presente memoria se utilizan en el sistema de bolera asociado con la pista izquierda y la pista derecha de cada par de pistas, y la zona remota o social. Por consiguiente, los elementos similares se designan utilizando números de referencia idénticos que incluyen los sufijos respectivos L, R o S cuando están asociados con la pista izquierda, la pista derecha o la zona remota o social. Por razones de sencillez de explicación, los sufijos se pueden omitir en la memoria descriptiva donde la explicación particular se refiere igualmente a cualquiera de los dispositivos análogos. Igualmente, el sistema de control de administrador 26 incluye dispositivos, componentes, circuitos o análogos correspondiente a los del control de par de pistas 16. Aunque el sistema de control de administrador 26 no se ha descompuesto como la unidad de control de pista 16, es decir, la zona izquierda, derecha o social, se utilizan sufijos similares con relación a él para mantener la coherencia entre toda discusión relativa a un sistema de control de par de pistas 16 y el sistema de control de administrador 26. Control de administrador/control vídeo Con referencia a la figura 2, se ilustra una representación más detallada en diagrama de bloques del sistema de control de administrador 26 yelsistemadecontrolvídeo/audio 28. Un ordenador de administrador programado 32 está conectado a la línea COM global 27, como se ha explicado anteriormente, para comunicar con hasta sesenta y cuatro sistemas de control de par de pistas 16, para un total de ciento veintiocho pistas de bolos. Según la realización preferida de la invención, se utiliza un máximo de sesenta y cuatro sistemas de control de par de pistas 16. Sin embargo, la línea COM 27 puede soportar hasta doscientos cincuenta sistemas de control de par de pistas, como se explica más específicamente más adelante. Los dispositivos periféricos conectados al ordenador de administrador 32 incluyen un ordenador de servicio de registro de liga, o LRS, 34 y un módem 36. El ordenador de servicio de registro de liga 34 proporciona la capacidad de transferir información de puntuación que se utiliza para poner en funcionamiento una liga de bolos. El módem 36 permite que una facilidad de servicio situada a distancia diagnostique y corrija los problemas en el ordenador de administrador 32. Más adelante se ofrece una descripción detallada del ordenador de administrador 32. Una pluralidad de unidades de interfaz de comunicación de tipo RS y hasta tres estaciones de entrada de jugador de bolos 42 están conectadas a la línea COM local de administrador 29. A las unidades de interfaz 38 están conectados eléctricamente hasta tres teclados 44, un conmutador vídeo, hasta diez impresoras de hojas de puntuación y/o diez impresoras de vales 46, una placa de interfaz DTS 48 y múltiples cajas registradoras DTS acopladas a ella, y hasta siete dispositivos fuente vídeo 2, tal como reproductores de cinta o disco vídeo. Las impresoras de hojas de puntuación se utilizan para imprimir las hojas de puntuación de los jugadores de bolos en un formato gráfico. Las impresoras de vales se utilizan para proporcionar vales o premios, por ejemplo, según la actuación del jugador de bolos. De forma ilustrativa, un jugador de bolos puede ser recompensado con un refresco gratis por haber superado una puntuación preseleccionada. Cada uno de los dispositivos fuente vídeo 2 transmite una señal vídeo compuesta por una línea de transmisión vídeo convencional 3 y una señal de salida audio por una línea audio convencional 4. Las líneas vídeo 3 para tres de los dispositivos vídeo 2 están conectadas a terminales de ENTRADA DE PUNTUACIÓN del conmutador vídeo. Las líneas vídeo 3 de las fuentes vídeo restantes 2 están conectadas a puertos de entrada de un excitador vídeo 6. A los puertos de entrada del excitador vídeo 6 están conectados también por una línea tres puertos de SA- LIDA DE PUNTUACIÓN del conmutador vídeo. El excitador vídeo 6 incluye siete puertos de salida conectados a una línea de transmisión vídeo 61 del bus global video/audio. Cuatro de los puertos de salida del excitador vídeo están conectados también a cuatro puertos de ENTRADA VÍDEO del conmutador vídeo. Un excitador audio 62 incluye siete puertos de entrada conectadosalaslíneas audio de fuente vídeo 4. El excitador audio 62 incluye siete puertos de salida conectados a una línea de transmisión audio 68 para transmitir información audio por el bus global video/audio. El conmutador vídeo incluye tres puertos adicionales de ENTRADA conectados a una línea de transmisión vídeo VÍDEO de puntuación 70, también parte del bus global video/audio. El ordenador de administrador 32 desarrolla señales vídeo RGB por las líneas vídeo 8L, 8R y 8S que están conectadas al conmutador vídeo. Monitores RGB respectivos 72L, 72R y 72S están conectados también al conmutador vídeo por líneas vídeo 9L, 9R y 9S. El ordenador de administrador 32 controla la conmutación del conmutador vídeo y la operación de las fuentes vídeo 2, como se explica más específicamente más adelante, en respuesta a peticiones de los sistemas de control de par de pistas 16 para asignar la transmisión de señales audio y vídeo a monitores seleccionados L, R, 22 o 72 en el sistema. Con cada monitor 72 está asociado un teclado 44 y una estación remota de entrada de jugador de bolos 42. El monitor 72 se puede usar en unión con ella para visualizar información como el estado en una o todas las pistas en cualquier tiempo dado. Por ejemplo, una pantalla de visión general indica el estado de la partida corriente que se juega en todas las pistas. Además,elteclado

6 9 ES T3 se utiliza para introducir órdenes para descargar software de juego del ordenador de administrador 32 a un sistema de control de par de pistas 16, y también para iniciar, parar o continuar una partida. Los monitores 72 también se utilizan para presentar en pantalla la información de puntuación que se transmite desde un sistema de control de par de pistas 16, y prever la corrección de la información de puntuación. En particular, el teclado 44 o la estación de entrada de jugador de bolos 42 se pueden utilizar para introducir datos corregidos que después se pueden transmitir de nuevo al sistema de control del par de pistas particular 16. Control de par de pistas Con referencia a la figura 3, se ilustra una representación más detallada en diagrama de bloques del sistema de control de par de pistas 16 de la figura 1. El sistema de control de par de pistas 16 puede operar para que cada par de pistas controle automáticamente la operación de los colocadores de bolos 14 según las órdenes y el software recibidos del ordenador de administrador 32 por la línea COM global 27 y el operador introduce peticiones hechas en la estación de entrada de jugador de bolos 18. En particular, el sistema de control de par de pistas 16 opera el colocador de bolos 14 para cada pista independientemente para jugar cualquiera de una pluralidad de diferentes partidas de bolos. Aunque el sistema de control de pardepistas16sedescribeenlapresentememoria controlando dos colocadores de bolos 14, el sistema de control de par de pistas 16 se podría usar para controlar cualquier número de colocadores de bolos 14. Cada sistema de control de par de pistas 16 incluye un conmutador vídeo 73 que es similar al conmutador vídeo en la consola de control de administrador. El conmutador vídeo 73 está conectado y es controlado por una unidad de control de partida y puntuación 74, denominada a continuación un controlador de partida y puntuación, e incluye siete puertos de ENTRADA VÍDEO conectados en serie con siete puertos de SALIDA VÍDEO a la línea global de transmisión vídeo 61. Igualmente, siete puertos de ENTRADA AUDIO y puertos de SALIDA AUDIO conectados en serie están conectados a la línea global de transmisión audio 68. Por consiguiente, las señales vídeo y audio procedentes del excitador vídeo de la consola de control de administrador 6 y el excitador audio 62 se transmiten por las respectivas líneas globales vídeo y audio 61 y 68 al conmutador vídeo 73 en cada par de pistas, en una configuración multipunto. La línea de transmisión de puntuación 70 también está conectada a tres puertos de ENTRADA DE PUNTUACIÓN y tres puertos de SALIDA DE PUNTUACIÓN en el conmutador vídeo 73. La línea de transmisión vídeo de puntuación 70 se utiliza para transmitir información de visualización desde cualquier sistema de control de par de pistas 16 al ordenador de administrador 32 para la presentación en pantalla en los monitores 72 y para retransmisión a otros sistemas de control de par de pistas 16 en el juego de bolos en torneo. La línea COM global 27 procedente del ordenador de administrador 32 está conectada eléctricamente al controlador de partida y puntuación 74 de cada sistema de control de par de pistas 16. El controlador de partida y puntuación 74 es un dispositivo informático similar al ordenador de administrador 32. El controlador de partida y puntuación 74 actúa como una estación principal en una línea COM local de controlador de partida y puntuación 7 que está conectada a una unidad de control de colocador de bolos 76, denominada a continuación como un controlador de colocación de bolos, para los dos colocadores de bolos de par de pistas 14. El controlador de partida y puntuación 74 y controlador de colocación de bolos 76 juntos controlan la operación automática de los colocadores de bolos 14, como se explica con más detalle más adelante, para implementar la operación de cualquiera de una pluralidad de diferentes partidas de bolos y para proporcionar información de puntuación con respecto a la partida particular. La línea COM local de controlador de partida y puntuación 7 está conectada a la estación de entrada de jugador de bolos 18, una unidad de trayectoria de bola 80 y a un circuito de interfaz de comunicación RS que está conectado al teclado remoto 24. La unidad de trayectoria de bola 80 rastrea el paso de la bola cuando baja por la pista y suministra datos de rastreo de bola al controlador de partida y puntuación 74. El monitor remoto 22 asociado con el teclado remoto 24 está conectado a puertos de SALIDA AUDIO y de SALIDA VÍDEO en el conmutador vídeo 73 para recibir de ellos respectivas señales audio y vídeo. Puertos adicionales de SALIDA VÍDEO del conmutador vídeo 73 están conectados a los monitores superiores de pista izquierda y derecha L y R a través de circuitos buffer vídeo convencionales 82, si es necesario o se desea. Los monitores superiores de pista L y R se utilizan para presentar en pantalla la puntuación yotrainformación con relación a una partida de bolos que se juegue en su pista asociada. El monitor remoto 22 se puede utilizar en unión con su teclado 24 a efectos de entrenamiento o para obtener información con relación a una partida de bolos que se juegue en su pista izquierda o derecha asociada. El controlador de colocación de bolos76 recibe órdenes del controlador de partida y puntuación 74 para operar los colocadores automáticos de bolos 14 según un programa de juego de bolos. En particular, el controlador de colocación de bolos 76 está conectado a los colocadores de bolos 14 através de circuitos convertidores de alto voltaje 84. También están conectados al controlador de colocación de bolos 76 un escáner de bolo 86, un sensor de lanzamiento de bola 88, un detector de falta 92, una estación de control de jugador 93 y un cuadro común 96. El escáner de bolo 86 es un escáner de tipo óptico de forma conocida que detecta los bolos que están de pie en la plataforma en cualquier tiempo dado. El detector de falta 92, que puede ser un detector óptico de forma conocida, proporciona una indicación de cuando un jugador de bolos ha pisado la línea de falta al 6

7 11 ES T3 12 lanzar una bola. El sensor de disparo de bola 88 se dispara cuando la bola de bolos ha sido jugada por el jugador de bolos. El cuadro común 96 está conectado a una fuente de alimentación principal para suministrar potencia al conmutador vídeo 73, el controlador de partida y puntuación 74, el controlador de colocación de bolos 76 y los convertidores de alto voltaje 84. Descripción del sistema - par de pistas Colocador de bolos El colocador de bolos 14 para cada pista es un aparato automático de manejo de bolos. El colocador de bolos 14 puede operar para poner hasta un máximo de diez bolos en la configuración o disposición triangular de bolos convencional. En la realización preferida, el colocador de bolos 14 incluye el colocador de bolos Brunswick modelo GS. El funcionamiento mecánico del colocador de bolos GS se describe en el Manual de Funcionamiento y Servicio del Brunswick GS de julio de 1986, pieza número , que se incorpora aquí por referencia. Sin embargo, el sistema de control electromecánico del colocador de bolos GS se sustituye por el controlador de colocación de bolos 76 aquí descrito con detalle. Con referencia a las figuras 4 y, se ilustran porciones seleccionadas del colocador de bolos Brunswick modelo GS para describir su operación que puede ser necesaria para la comprensión de la operación del sistema de bolera según la presente invención. El colocador de bolos 14 incluye un elevador de bolos 0 que recibe bolos aleatoriamente de un transportador de pozo convencional (no representado) y los eleva a un dispositivo de giro de bolos 2 que orienta primero la base de los bolos y los deposita en una canaleta de bolos 4 que, a su vez, los lleva a un distribuidor 6. El distribuidor 6 suministra los bolos a diez estaciones de bolos para la descarga eventual en una plataforma de colocación 8. La plataforma de colocación 8 incluye diez cestas basculantes, una para cada bolo, para sujetar los bolos que se han de poner en la pista. Tal cesta basculante se describe en Schmid y otros, patente de Estados Unidos número , cuya memoria descriptiva se incorpora a la presente memoria por referencia. Cada cesta basculante incluye un conmutador operable para detectar la presencia de un bolo P, y un solenoide que opera un par de aletas que enganchan de forma controlable el cuello de un bolo P antes de ponerlo en la plataforma. Se utilizan unas tijeras para levantar un bolo de pie cuando se va a barrer la cubierta y para soltar un bolo para volver a ponerlo en posición. La plataforma de colocación 8 está montada de forma móvil de manera que se pueda bajar para detectar una condición de bolo golpeado o de pie, para coger y después volver a poner bolos de pie después de que un rastrillo 1 haya quitado los bolos caídos, o para poner bolos nuevos. Por consiguiente, la plataforma de colocación 8 se mueve en una carrera corta controlada para detectar, coger y volver a poner bolos de pie, y se mueve en una carrera más larga para poner bolos nuevos. Después de haber jugado una bola B, un amortiguador de bola 112 detiene el movimiento hacia adelante de la bola y después pasa la bola B a un acelerador de bola 114, común a ambas pistas de un par, que impulsa la bola pista abajo a un elevador de bola (no representado) en la zona de estancia del jugador de bolos 19 o acceso 13. Un conjunto de tren de engranajes 116 colocado encima del distribuidor 6 está dispuesto como un mecanismo de accionamiento responsable de poner en funcionamiento partes móviles en el colocador de bolos 14. El conjunto de tren de engranajes 116 incluye un motor de distribuidor, un motor de barrido, un motor de plataforma de colocación, y ejes asociados, engranajes, cintas, cadenas, etc. Además, el tren de engranajes incluye un conjunto excéntrico de conmutadores 1 incluyendo cuatro conmutadores de contacto normalmente abiertos de posición de plataforma de colocación (no mostrados), los conmutadores A, B, C y D, que están unidos para detectar cuatro posiciones preseleccionadas de la plataforma de colocación. Específicamente, el conmutador A representa la posición más alta de la plataforma, el conmutador B la posiciónmediadelaplataforma, el conmutador C la posición más baja de la plataforma, y conmutador D también la posición media de la plataforma. Los conmutadores se ponen en funcionamiento mediante un eje excéntrico movido por el motor de plataforma de colocación. Se han dispuesto dos conmutadores de posición media, el conmutador B y el conmutador D, para determinar la dirección de rotación del motor de plataforma de colocación dependiendo del ciclo particular que se realice. En particular, cuando el motor de plataforma de colocación se está moviendo hacia la izquierda, el orden de los cierres de conmutador es A-B-C-D-A. A la inversa, cuando el motor de plataforma de colocación se está moviendo hacia la derecha, el orden de los cierres de conmutador es A-D-C-B-A. Controlador de colocación de bolos Con referencia a la figura 6 se ilustra una representación general en diagrama de bloques de los componentes eléctricos y electrónicos utilizados en unión con el controlador de colocación de bolos 76 para controlar dos colocadores de bolos 14 para una pista izquierda y una pista derecha en un par de pistas. Dado que los componentes específicos relacionados con la pista son idénticos, solamente se explican aquí con detalle los de una pista. Como se ha explicado anteriormente, el controladorde colocación de bolos 76 comunica datos a y desde el controlador de partida y puntuación 74 por la línea COM local 7. El controlador de colocación de bolos 76 también está conectado al escáner óptico detector de bolo 86, el detector de falta 92, la estación de control de jugador 93, el cuadro de alto voltaje 84 y el cuadro común 18. El cuadro de alto voltaje 84 actúa como una interfaz de alto voltaje entre el controlador de colocación de bolos 76 y los dispositivos de entrada y salida asociados con el colocador de bolos 14. Con referencia también a la figura 7, el cuadro común 18 incluye dispositivos adecuados para el acoplamiento a una fuente 119 de potencia trifásica de línea. Una sola fase de la potencia se suministra al controlador de partida y puntuación 74. La potencia trifásica se suministra 7

8 13 ES T3 14 directamente desde ella a los cuadros de alto voltaje 84 por líneas de potencia convencionales 1. El cuadro común 118 incluye circuitos convertidores de potencia CC convencionales 121 para suministrar potencia CC regulada al controlador de colocación de bolos 76 por una línea de potencia 122 y potencia CA al escáner óptico 86 por una línea de potencia 123. Una pluralidad de circuitos acopladores ópticos convencionales 124 están conectados a una placa de E/S de controlador de colocación de bolos 142, véase la figura 9, y reciben señales de control de ellos. Los circuitos acopladores ópticos 124 están conectados a circuitos excitadores de relé convencionales 1. Algunos de los circuitos excitadores de relé están conectados a dispositivos periféricos de salida 127, tal como una unidad detectora de falta 92. La unidad detectora de falta 92 proporciona una indicación de cuándo un jugador de bolos ha pisado la línea de falta. Los circuitos de interfaz convencionales 128 están conectados a los circuitos excitadores de relé 1 para convertir señales de control a niveles de voltaje adecuados para poner en funcionamiento un dispositivo elevador de bola convencional 126 y el acelerador de bola 114. Con referencia también a la figura 8, se ilustra un diagrama de bloques para una placa CPU de controlador de colocación de bolos 1. En particular, la placa CPU 1 incluye una CPU Intel conectada a un circuito temporizador vigilante 132 y a un bus 133. El bus 133 transmite información tanto de dirección como de datos. Al bus 133 está conectada una memoria de lectura solamente, o ROM, 134, una memoria de acceso aleatorio, o RAM, 1, un transmisor receptor asíncrono universal múltiple, o MUART, 136, respectivos circuitos de retención de escritura y lectura 137 y 138, y un circuito de interfaz de comunicaciones o PCI 139. El CPI Intel tipo 8344 es un procesador de interfaz universal remoto que lleva incorporada una CPU tipo 801. La CPU está conectada através de un circuito buffer de línea COM 1 a la placa de E/S de controlador de colocación de bolos 142 para conexión a la línea COM local de controlador de partida y puntuación 7. Como tal, la CPU 131 sirve como un controlador de subsistema de comunicación en la línea COM local 7. Además, la CPU 131 opera según un programa de control, descrito con más detalle más adelante, para implementar el control del colocador de bolos 14. La ROM 134 almacena el programa de CPU que controla las operaciones del colocador de bolos en uno de cinco modos. Un modo normal de operación requiere comunicaciones entre la CPU 131 y el controlador de partida y puntuación 74. En los cuatro modos restantes el controlador de colocación de bolos 76 opera el colocador de bolos 14 como un sistema autónomo para jugar una partida de bolos sin el uso de las características asociadas con el controlador de partida y puntuación 74. La RAM 1 almacena temporalmente datos para ser usados por la CPU 131 tal como los datos de caída de bolo recibidos del escáner óptico 86 o el colocador de bolos conmutadores. La RAM 1 también opera como un buffer para almacenar datos a o desde la línea COM local 7. El MUART 136 es un controlador de soporte de microprocesador multifunción Intel 86 que proporciona conversión bidireccional de datos serie a paralelo de puertos múltiples. El MUART 136 está conectado a conmutadores de función 141 que se utilizan para poner el modo de operación del controlador de colocación de bolos 76. El MUART 136 también está conectado a la placa de E/S 142 para conectar dispositivos periféricos tal como el detector de bola 88 y el detector de falta 92 al bus 133. El circuito de retención de escritura 137 está conectado a la placa de E/S de controlador de colocación de bolos 142 y transmite datos, según ordene la CPU 131, para ser emitidos a través de circuitos de conversión adecuados en la placa de E/S 142, como se explica más adelante. El circuito de retención de lectura 138 también está conectado a la placa de E/S de controlador de colocación de bolos 142 y actúa como una memoria intermedia para almacenar información a leerse de dispositivos de entrada conectados a la placa de E/S de controlador de colocación de bolos, como se explica más adelante. La PCI 139 es una interfaz de comunicaciones programables Intel 81 que está conectada através de un circuito acoplador óptico 143 al escáner óptico 86. El escáner óptico 86 es un sistema fotoeléctrico de detección de caída de bolo tal como se describe en Gautraud y otros, patente de Estados Unidos número , propiedad del cesionario de la presente invención, cuya memoria descriptiva se incorpora a la presente memoria por referencia. El escáner 86 transmite datos serie de caída de bolo a la PCI 139. La 81 es un receptor transmisor síncrono/asíncrono universal diseñado para convertir datos serie a paralelo y viceversa, e indica a la CPU 131 siempre que está listo para aceptar datos para transmisión o siempre que ha recibido datos a leer por la CPU 131. La CPU 131 controla consiguientemente la operación del escáner 86 y lee en él datos de caída de bolo. La CPU 131 también puede transmitir información al escáner 86 tal como para identificar los bolos de pie para calibrar el escáner 86 a la configuración de bolos existente. La identificación de los bolos de pie para tal calibración puede ser determinada por los conmutadores de plataforma de posición del colocador de bolos. Con referencia a la figura 9, un diagrama de bloques representa la interconexión de elementos para la placa de E/S de controlador de colocación de bolos 142. Por razones de sencillez, la placa de E/S de controlador de colocación de bolos 142 ilustra la placa CPU 1 como un bloque. Un bus de lectura de CPU 146 y un bus de escritura de CPU 147 se representan conectados a la placa CPU 1. En particular, el BUS de lectura 146 está conectado al retén de lectura de la placa CPU 138, y el BUS de escritura 147 está conectado al retén de escritura de la placa CPU 137, véase la figura 8. Respectivos decodificadores de dirección de lectura y escritura 148 y 1 están conectados operativamente al bus 133 en la placa CPU 1. Un circuito filtro/retén 1 incluye una pluralidad de puertos de entrada conectados a través del cuadro de alto voltaje 84 a una pluralidad de dispositivos de entrada de colocador de bolos, tal 8

9 ES T3 16 como por ejemplo los conmutadores de bolo, los conmutadores de posición de la plataforma de colocación y los conmutadores de parada/colocación y potencia. Se disponen filtros adecuados para proteger los circuitos de los problemas estáticos y los altos voltajes necesarios para operar los colocadores de bolos 14. El circuito filtro/retén 1 lee continuamente el estado activado/desactivado de cada dispositivo de entrada y almacena el estado utilizando circuitos de retención convencionales. Cuando lo ordene el circuito decodificador de dirección de lectura 148, el circuito filtro/retén 1 transmite el estado desde los circuitos de retención al bus de lectura 146 para transmisión a la placa CPU 1. El decodificador de dirección de escritura 1 está conectado a un circuito buffer de salida 2. El circuito buffer de salida 2 está conectado al bus de escritura 147 e incluye circuitos buffer de retención para almacenar información recibida del bus de escritura 147, y una pluralidad de puertos de salida conectados a través del cuadro de alto voltaje 84 a varios dispositivos de salida en el colocador de bolos, tal como los solenoides de bolo y motores. Además, puertos de salida están conectados al cuadro común 118 para operar dispositivos de control periféricos seleccionados, como se ha explicado anteriormente. Cuando el circuito decodificador de dirección 1 lee una dirección correspondiente a un dispositivo de salida particular, el circuito decodificador de dirección 1 ordena al buffer de salida que lea nuevos datos del bus de escritura 147 para controlar la operación de los dispositivos de salida particulares. Un circuito filtro y transceptor diferencial 3 conecta la estación de control de jugador 93 al MUART 136 en la placa CPU 1. La estación de control de jugador 93 incluye una red de pulsadores de accionamiento manual y LEDs, uno para cada bolo, utilizados para seleccionar manualmente una disposición de bolos a poner para practicar el juego de bolos y proporcionar una indicación al jugador de bolos de los bolos de pie corrientes. El circuito filtro y transceptor diferencial 3 incluye un puerto de comunicaciones bidireccionales serie para transmitir la información de bolos de pie al jugador de bolos, así como para recibir las selecciones de colocación manualde bolos para transmisión a la CPU 131. Un circuito transceptor de línea diferencial 4 es un puerto de comunicaciones bidireccionales serie que está conectadoalalínea COM local de controlador de partida y puntuación 7 y se acopla a través de la línea COM buffer 1 a la CPU 131. Este circuito 4 incluye un conmutador de desconexión de línea COM (no representado) para permitir el aislamiento del controlador de partida y puntuación 74 si se desea operar el controlador de colocación de bolos 76 en el modo autónomo. El modo autónomo se puede utilizar, por ejemplo, cuando se está realizando el servicio del sistema o cuando el controlador de partida y puntuación 74 está inoperativo. Un circuito filtro/buffer está acoplado al detector de bola 88 y el detector de falta 92 para leer el estado de estos dispositivos de entrada. Tanto el detector de bola 88 como el detector de falta 92 incluyen sensores ópticos que transmiten señales de nivel CC convertidas. La amplitud CC cambia cuando el respectivo sensor detecta que la bola ha sido lanzada o se ha producido una falta. El circuito filtro/buffer está conectado al MUART 146 en la placa CPU 1. Con referencia a la figura, un diagrama de bloques ilustra un circuito para los cuadros de alto voltaje 84. Cada cuadro de alto voltaje 84 incluye circuitos interfaz que convierten señales de voltaje relativamente bajos del controlador de colocación de bolos 76 a voltajes adecuados para poner en funcionamiento el colocador de bolos 14. El cuadro de alto voltaje 84 incluye circuitos acopladores ópticos convencionales 6 conectados a los circuitos buffer de salida 2 de la placa de E/S 142. Los circuitos acopladores ópticos 6 aíslan el controlador de colocación de bolos 76 del cuadro de alto voltaje 84. Los circuitos acopladores ópticos 6 están conectados a circuitos excitadores de salida convencionales 8 para la conversión al voltaje necesario para excitar los solenoides de bolo del colocador de bolos, motores y otros dispositivos. Todas las conexiones de entrada y salida entre el controlador de colocación de bolos 76 y el colocador de bolos 14 se hacen através de un circuito acoplador óptico similar 9 en el cuadro de alto voltaje 84. Un circuito de potencia convencional 1 está conectado a la línea trifásica 1 desde el cuadro común 118 para la conversión a los voltajes necesarios utilizados para excitar los circuitos excitadores de salida 8. Operación del controlador de colocación de bolos Como se ha explicado anteriormente, el controlador de colocación de bolos 76 se programa de manera que opere dos colocadores de bolos separados 14, uno para la pista izquierda y uno para la pista derecha. Los dos colocadores de bolos 14 se pueden poner en funcionamiento juntos para jugar una partida de bolos en pista cruzada en dos pistas, o se pueden poner en funcionamiento independientemente para jugar dos partidas de bolos distintas. La ROM de controlador de colocación de bolos 134 almacena instrucciones de software para poner en funcionamiento los colocadores de bolos 14 de manera que realicen operaciones de máquina convencionales utilizadas en una partida de bolos. Estas operaciones de máquina incluyen operaciones para leer los bolos, coger los bolos y barrer la plataforma después de haber lanzado una bola, y poner un nuevo servicio de bolos. En el modo normal de operación, antes explicado, el controlador de colocación de bolos 76 recibe órdenes del controlador de partida y puntuación 74 para implementar operaciones selectivas de las operaciones de máquina. Además, la ROM 134 almacena cuatro programas de partida completos que se utilizan para poner en funcionamiento el controlador de colocación de bolos 76 en un modo autónomo. Estos cuatro juegos incluyen juego de diez bolos, bolos artísticos, bolos de eliminación de figuras y una partida de bolos utilizada para diagnóstico. Los conmutadores de función 141, véase la figura 8, se utilizan para seleccionar si el controlador de colocación de bolos opera según uno de los cuatro juegos de bolos autónomos en el modo autónomo, 9

10 17 ES T3 18 osegún instrucciones del controlador de partida y puntuación 74 en el modo normal. Si los conmutadores de función 141 se ponen para jugar uno de los juegos autónomos, entonces el sistema puede operar para ejecutar el programa de juego asociado con el juego autónomo seleccionado directamente de la ROM 134. La CPU 131 opera después de manera convencional para controlar la operación del colocador de bolos 14 en respuesta a las varias señales de entrada y órdenes. La partida autónoma de diez bolos es la partida de diez juegos estándar que se explica anteriormente. El juego de bolos artístico incluye utilizar la estación de control de jugador 93 para seleccionar una configuración particular de los bolos para practicar el juego de bolos. La eliminación artística es similar al juego de bolos artístico excepto que el jugador de bolos tiene todas las oportunidades que sea necesario para derribar todos los bolos. En el modo normal de operación, el controlador de colocación de bolos 76 comunica con el controlador de partida y puntuación 74 por la línea COM local 7 para poner en funcionamiento el colocador de bolos 14 para jugar una partida. En particular, el controlador de partida y puntuación 74 transmite señales de orden al controlador de colocación de bolos 76 para controlar las operaciones de máquina del colocador de bolos para jugar una partida de bolos según un programa implementado por el controlador de partida y puntuación, como se explica más adelante. El controlador de colocación de bolos 76 a su vez proporciona información de estado procedente del colocador de bolos 14 al controlador de partida y puntuación 74 según los resultados de la partida particular que se juega. La operación mecánica del colocador de bolos 14, bajo control del programa, se puede caracterizar por tres operaciones básicas de la máquina. Estas operaciones son idénticas si el colocador de bolos 14 está operando en el modo normal bajo la orden del controlador de partida y puntuación 74, o en el modo autónomo. La primera operación es un ciclo para leer los bolos que utiliza la plataforma de colocación 8 para determinar qué bolos están de pie. Esta operación se utiliza, por ejemplo, en un sistema que no incluye el escáner óptico 86 y se basa en conmutadores detectores de bolos convencionales en la plataforma de colocación 8. El movimiento comienza con la plataforma en la posición superior o inicial, las tijeras abiertas y el rastrillo subido. En particular, la operación de leer los bolos realiza los pasos siguientes: 1. Cerrar la puerta de bolas; 2. Poner en marcha el distribuidor elevador; 3. Esperar 0, segundos; 4. Bajar el rastrillo;. Esperar 0, segundos; 6. Cerciorarse de que el rastrillo está bajadoy hacia adelante; 7. Esperar 1,8 segundos; 8. Abrir la puerta de bolas; 9. Arrancar el motor de plataforma de colocación girando a la izquierda;. Cuatro segundos después del inicio del ciclo, la plataforma de colocación deberá estaren contacto con las cabezas de los bolos y el contacto del conmutador B deberá estar cerrado; 11. Esperar 2 milisegundos para se estabilicen los conmutadores detectores de bolos; 12. Leer el estado de los conmutadores detectores de bolos y guardar después el estado de cada conmutador en la RAM 1; y 13. Finalizar el ciclo de lectura. La operación de levantar y barrer puede continuar directamente desde la operación de leer los bolos. Alternativamente, si no es necesaria la operación de leer losbolos, ylaplataformadecolocación 8 está en la posición inicial, entonces la operación de levantar y barrer utiliza los pasos 1, 4,, 6, 8, 9 y anteriores, y después continúa como sigue: 14. Arrancar el motor de la plataforma de colocación moviéndose hacia la izquierda;. Empezar a cerrar las tijeras; 16. Buscar el cierre del conmutador D que indica que los bolos han sido levantados de la plataforma; 17. Detener el cierre de las tijeras; 18. Esperar a que el conmutador A se cierre, y detener después el motor de plataforma de colocación; 19. Poner en marcha el rastrillo para limpiar los bolos caídos;. Esperar 1 segundo; 21. Cerciorarse de que el rastrillo está hacia adelante; 22. Desactivar el rastrillo; 23. Arrancar el motor de la plataforma de colocación moviéndolo a la derecha; 24. Buscar el cierre del conmutador D;. Desbloquear las tijeras; 26. Buscar el cierre del conmutador B que indica que los bolos están en la plataforma; 27. Soltar las tijeras; 28. Esperar que se cierre el conmutador A y desactivar después el motor de plataforma de colocación; y 29. Fin del ciclo de levantamiento y barrido.

11 19 ES T3 Cada una de las operaciones antes descritas se lleva a cabo mediante el colocador estándar de bolos GS, excepto para escribir el estado de bolo en la RAM 1 en el paso 12. Con referencia a la figura 11, un diagrama de flujo ilustra la operación del controlador de colocación de bolos 76 para llevar a cabo una operación de colocar bolos. Esta operación comienza después de que la plataforma ha quedado libre. La operación de colocar bolos comienza en el bloque de decisión 1 que determina si es necesario o no poner un nuevo servicio de bolos. Normalmente, la operación de colocar bolos se utiliza al comienzo de una partida y al comienzo de cada cuadro. Además, si los bolos han sido derribados accidentalmente, o el colocador de bolos 14 ha sido reposicionado accidentalmente, entonces se puede realizar la operación de colocación. Si no se desea la operación de colocar bolos, entonces el control sale de la operación de colocar bolos. Si se determina que se deberá colocar nuevos bolos, entonces, en el bloque 161, el controlador de colocación de bolos 76 opera el colocador de bolos 14 para bajar el rastrillo. Después, la plataforma de colocación 8 realiza un ciclo poniendo en marcha el motor de plataforma de colocación. Cuando se lleva a cabo el ciclo, los solenoides de bolo están energizados de manera que las aletas están abiertas. Como la plataforma de colocación se desplaza hacia arriba al final del ciclo, las aletas accionan una palanca que se empuja hacia arriba permitiendo por ello que los bolos bajen del distribuidor 6. A la terminación del ciclo de la plataforma de colocación, el rastrillo se pone en marcha en el bloque 163. Después de un tiempo de espera predeterminado, en el bloque 164, el rastrillo 1 se para en el bloque 1. El bloquededecisión 166 vuelve a ciclar sobre sí mismo hasta que los diez bolos, o hasta que todos los bolos necesarios para cumplir la configuración seleccionada, hayan sido cargados en la plataforma de colocación 8 según determinen los conmutadores de detección de bolo en cesta basculante de la plataforma de colocación, antes explicado. Unavezquelaplataformadecolocación 8 está llena, según se determine en el bloque 166, todos los solenoides de bolo se desactivan en el bloque 167. Después, el motor de plataforma de colocación se pone en marcha en el bloque 168 para iniciar la caída de la plataforma de colocación 8 para poner bolos P en la plataforma. En el bloque 169 se lee la configuración de bolos preseleccionada en la RAM de controlador de colocación de bolos 1. La configuración de bolos preseleccionada es diez bolos en juego de diez bolos, es seleccionada manualmente por la estación de control de jugador 93 en el juego de bolos artístico y es determinada automáticamente por el controlador de partida y puntuación 74 en el modo normal de operación, como se explica con más detalle más adelante. Una vez que los datos de configuración ha sido leídos,elbloquededecisión 170 espera que se cierre el conmutador C del colocador de bolos, indicandoquelaplataformadecolocación 8 está en su posición más baja. Una vez que la plataforma de colocación de bolos 8 está en la posición más baja, está lista para soltar los bolos P. Por lo tanto, en el bloque 171 se activan los solenoides de bolo correspondientes a los bolos de la configuración de bolos preseleccionada, leída en el bloque 169. Como resultado, se sueltan los bolos seleccionados y a medida que continúa el movimiento de la plataforma de colocación 8, permanecen en la plataforma los bolos en las posiciones donde los solenoides han sido activados. Los bolos no seleccionados son alejados de la plataforma por la subida de la plataforma de colocación 8. El bloque de decisión 172 espera después hasta que el conmutador B del colocador de bolos se cierre, indicando que la plataforma de colocación de bolos 8 está en su posición media. Después, los solenoides de bolo se desactivan en el bloque 173. Los solenoides de bolo no se desactivan hasta que se cierra el contacto del conmutador B para evitar que los bolos seleccionados sean quitados de la plataforma desenergizando el solenoide demasiado pronto. Finalmente, el bloque de decisión 174 espera hasta que el conmutador A del colocador de bolos se haya cerrado, indicando que la plataforma de colocación 8 está en la posición inicial. Después, el motor de plataforma de colocación se desactiva en el bloque 17 y termina la operación de colocar bolos. Controlador de partida y puntuación/mcd Según la realización preferida de la invención, el controlador de partida y puntuación 74 y el ordenador de administrador 32 utilizan circuitos sustancialmente idénticos. Por lo tanto, solamentehayquedisponeruntipoúnico de dispositivo, dando lugar a la necesidad de menos spares y facilitando los requisitos de servicio. Las figuras 12A-12D ilustran representaciones en diagrama de bloques de un circuito electrónico para el controlador de partida y puntuación 74 y ordenador de administrador 32. Por razones de sencillez, la explicación de la presente memoria se refiere solamente al controlador de partida y puntuación 74, aunque tal explicación también es aplicable al ordenador de administrador 32, excepto donde se indique específicamente. Con referencia a la figura 12A, el controlador de partida y puntuación 74 tiene una unidad central principal de proceso tipo (CPU) 0. La CPU principal 0 opera de manera conocida para controlar todas las líneas de dirección y datos del sistema y generar todas las marcas estroboscópicas de temporización requeridas para acceder a la memoria y dispositivos periféricos conectados a ella. La memoria de la CPU principal 0 consta de una memoria dinámica de acceso aleatorio, o DRAM, 2, una memoria de lectura solamente programable eléctricamente, o EPROM, 4, y una CMOS RAM 6. La CPU principal 0 direcciona los datos almacenados en la DRAM 2 enviando una dirección en un bus de dirección, o BUS A, 8 que se acopla a la DRAM 2 a través de una controladora de DRAM 2. La DRAM 2 responde a una dirección enviando datos a la CPU principal 0 a través de un circuito de retención 211 a un bus de datos de dieciséis bits, o BUS D, 212. El circuito de retención 211 incluye un par de circuitos transceptores de bus de 2 octales de tipo convencional con tres salidas de estado que proporcionan comunicación bidireccional síncrona y 11

12 21 ES T3 22 también proporcionan aislamiento cuando la CPU principal 0 no requiere acceso a la DRAM 2. Un circuito de retención 214 conecta el BUS A 8 a un bus de dirección B aislado, o BUS BA, 2. El circuito de retención 214 incluye tres circuitos de excitación de línea y buffer de 244 octales de tipo convencional que tienen tres salidas de estado. Igualmente, un circuito de retención 216, que incluye un par de circuitos de retén 2 de tipo convencional antes explicados, conecta el BUS D 212 a un bus de datos B aislado, o BUS BD, 217. Cuando los circuitos de retención 214 y 216 son habilitados de manera convencional según ordene la CPU principal 0, la CPU principal 0 direcciona los datos almacenados en la EPROM 4 o la CMOS RAM 6. La EPROM 4 y la CMOS RAM 6 responden a una dirección enviando datos a la CPU principal 0 mediante el BUS BD 217 y el BUS D 212. También está conectado al BUS BA 2 un circuito de temporización y decodificación de dirección 218. El circuito de temporización y decodificación de dirección 218 verifica las direcciones de salida en el BUS A 8 a través del BUS BA 2 y genera señales de selección para habilitar dispositivos con los que está asociada una dirección. Por ejemplo, el circuito de temporización y decodificación de dirección 218 genera una señal DRAMS, una señal EPROMS, y un señal CMOS RAMS acopladas respectivamente a la controladora de DRAM 2, la EPROM 4 y la CMOS RAM 6. Un circuito de retención 2, que es un circuito de tipo 244, conecta el BUS A 8 a un circuito de reloj calendario 221. El circuito de reloj calendario 221 es un chip de reloj calendario Motorola MC que muestra todas las horas del día con alarma y un calendario de cien años incorporado, así como la capacidad de generar una señal de petición de interrupción CIRQ. El circuito de reloj calendario 221 recibe una señal de selección de dirección CCLKS del circuito de temporización y decodificación de dirección 218. El circuito de reloj calendario 221 responde a una dirección enviando datos de fecha y hora a través de un circuito de retención 222, que es un circuito de retención de tipo 2, al BUS D 212. La función del circuito de reloj calendario 221 es dar una interrupción periódica a la CPU principal 0 para activar varias tareas de software. En particular, cuando se utiliza como el ordenador de administrador 32, la CPU principal 0 requiere una fuente exacta de reloj calendario para etiquetar los eventos que se producen en el sistema con un sello de hora y fecha. La interrupción de reloj de calendario CIRQ está conectada a un circuito de control de interrupción 224. El circuito de control de interrupción 224 responde a peticiones de temporización y prioriza las peticiones que después son transmitidas a la CPU principal 0. Una vez que un nivel de interrupción ha sido recibido por la CPU principal 0, se puede realizar entonces el tratamiento de las tareas asociadas con la interrupción específica. También está conectado a la CPU principal 0 un circuito generador de reloj convencional 223 y dos circuitos temporizadores de vigilancia convencionales 2. El circuito de reloj 223 opera amhzsegún se requiera para la CPU principal 0. Los circuitos temporizadores de vigilancia 2 verifican la ejecución apropiada del programa e instrucciones procedentes de la CPU principal 0 Ėn aplicación como un controlador de partida y puntuación 74, la memoria DRAM 2 almacena un programa transferido desde el ordenador de administrador 32, como se explica con más detalle más adelante, para implementar la operación de una partida de bolos. La EPROM 4 almacena un programa de inicialización para inicializar la CPU principal 0, el programa de sistema operativo del controlador de partida y puntuación, un conjunto de caracteres por defecto, y un programa de juego para una partida autónoma de diez bolos. La CMOS RAM 6 que está conectada a una batería 7 almacena datos de caída de bolo que se utilizan en la puntuación. Como resultado, la CMOS RAM 6 opera como una memoria no volátil que retiene datos de caída de bolo incluso en caso de fallo de la corriente. El controlador de partida y puntuación puede operar en cualquiera de cuatro modos de operación. Estos cuatro modos incluyen el modo normal donde el controlador de partida y puntuación recibe un programa de juego del ordenador de administrador 32, un modo de liga autónomo donde el controlador de partida y puntuación utiliza un programa almacenado en la EPROM 4 para que el controlador de partida y puntuación implemente una partida de diez bolos del tipo de liga en pista cruzada, un modo abierto autónomo donde la EPROM 4 almacena un programa de partida de diez bolos estándar que se puede mover independientemente en cada pista, y un modo de diagnóstico donde se ejecuta una diagnóstico rutinario en el hardware y software del controlador de partida y puntuación. Más específicamente, se pone manualmente un conmutador accionado por tecla de modo 226 en cualquiera de cuatro posiciones, una para cada uno de los modos. El conmutador de tecla de modo 226 está conectado através de un circuito de retención de tipo al BUS BD 217. Con referencia también a la figura 12B, un diagrama de bloques representa un circuito de control para controlar comunicaciones en la línea COM global 27 y la línea COM local de controlador de partida y puntuación 7. El controlador de partida y puntuación 74 incluye un circuito interfaz de línea COM global 228 y un circuito interfaz de línea COM local 229. Como cada circuito es sustancialmente idéntico, solamente se explica aquí con detalle el circuito interfaz de línea COM global 228. La línea COM global 27, la línea COM local de ordenador de administrador 29, y la línea COM local de controlador de partida y puntuación 7 proporcionan juntos una red de comunicaciones para el sistema de bolera. El control de comunicación se implementa utilizando unidades centrales de tratamiento Intel tipo El tipo 8344 es un procesador de interfaz universal remoto que incluye una CPU de ocho bits de tipo 801 que utiliza memoria ROM y RAM externa, 12

13 23 ES T3 24 y una controladora de protocolo HDLC/SDLC de interfaz serie independiente. Específicamente, la CPU 8344 controla la transferencia bidireccional de datos entre un puerto serie y un puerto paralelo Ḋentro del sistema de bolera, cada dispositivo conectado a una líneacom27,29o7incluyeun procesador 8344 que opera como una interfaz serie inteligente de manera que el dispositivo pueda servir como una estación principal o secundaria. De hecho, cada línea COM incluye una estación principal y una o varias estaciones secundarias. En la línea COM principal 27, el ordenador de administrador 32 es la estación principal y cada uno de los controladores de partida y puntuación 74 es una estación secundaria. En la línea COM local de ordenador de administrador 29, el ordenador de administrador es de nuevo la estación principal, con sus dispositivos periféricos asociados, como por ejemplo, los teclados 44 y la impresora 46, que sirven como estaciones secundarias. Cada controlador de partida y puntuación 74 es el principal en su línea COM local 7 asociada. Los dispositivos restantes, como, por ejemplo, el controlador de colocación de bolos 76 y el teclado 24, en la línea COM local de controlador de partida y puntuación 7 son estaciones secundarias. El controlador de partida y puntuación 74 incluye un procesador de interfaz de línea COM global, o GCOM CPU 2, que es el procesador de tipo La GCOM CPU 2 convierte los datos recibidos del BUS BD 217 en formato paralelo a formato serie para transmisión en la línea COM 27. La GCOM CPU 2 está conectada a un circuito interfaz EIA tipo RS que a su vez está conectado a un circuito aislador óptico 234 que está conectado a la línea COM global 27. Se incluye un conmutador de desconexión de línea COM (no representado) para desconectar el controlador de partida y puntuación 74 de la línea COM 27. Este conmutador se puede usar si se desea poner fuera de línea un controlador de partida y puntuación particular 74. La GCOM CPU 2 se utiliza con una ROM externa 231 y RAM 232 para operar como una controladora de comunicaciones. La ROM 231 almacena un programa para poner en funcionamiento la GCOM CPU. La RAM 232 proporciona un buffer de datos serie para mensajes con destino y procedentes de la línea COM global 27. La GCOM CPU 2 está conectada a un bus GD 237 que multiplexa información de dirección y datos en un bus único. El bus GD 237 está conectado a un circuito de retención 2, la ROM 231 y la RAM 232. El circuito de retención 2 es un circuito de retención transparente tipo D de 373 octales de tipo convencional que tiene tres salidas de estado. El circuito de retención 2 puede operar para demultiplexar la información de dirección y datos para proporcionar por ello direcciones a la ROM 231 y RAM 232 en un bus de dirección de comunicación global o BUS GA 236. Específicamente, la ROM 31 y la RAM 232 responden a una dirección en el bus GA 236 enviando datos al bus GD 237. El BUS GD 237 está conectado a un circuito de retención de tipo Un circuito FIFO de escritura 239 conecta el circuito de retención 238 al BUS BD 217. El circuito FIFO de escritura 239 opera como un buffer para almacenar datos desde el BUS BD 217 que van a ser enviados por la línea COM global 27. El circuito FIFO de escritura 239 se habilita por una señal de selección COM global GCOMS procedente del circuito de temporización y decodificación de dirección 218, véase la figura 12A. Un circuito FIFO de lectura 2, similar al circuito FIFO de escritura 239, está conectado al BUS GD 237, y al BUS BD 217 a través de un circuito de retención de tipo El circuito FIFO de lectura 2 opera como un buffer para almacenar temporalmente datos que se reciben por la línea COM global 27 antes de ser transmitidos al BUS BD 217 según ordene la señal de selección de decodificación y temporización de dirección GCMOS que también está conectada al circuito FIFO de lectura 2. Los circuitos FIFO 239 y 2 almacenan sesenta y cuatro bytes de datos e incluyen líneas de estado que generan señales cuando la memoria está llena y cuando se han introducido datos en la memoria. Como deberá ser evidente, se incluyen circuitos adecuados para seleccionar el circuito FIFO de lectura 2 o el circuito FIFO de escritura 239 en respuesta a la señal de selección GCOMS, según que se desea leer o escribir datos del BUS BD 217. Aunque no se representa, la GCOM CPU 2 incluye un circuito reloj convencional y circuito de vigilancia conectados a ella. La GCOM CPU 2 proporciona dos dispositivos externos que generan señales de interrupción. Se genera una señal INT1 por una línea disponible de datos del circuito FIFO de escritura 239 para indicar cuándo la CPU principal 0 tiene datos a transmitir por la línea COM global 27. El circuito FIFO de lectura 2 genera una señal INT0 cuando su buffer está lleno de manera que ya no pueda aceptar datos hasta que la CPU principal 0 lea datos de él. El controlador de partida y puntuación 74 incluye un conmutador DIP de dirección 242 conectadoatravés de un circuito de retención de tipo al BUS GD 237. El conmutador de dirección 242 para cada controlador de partida y puntuación 74 se establece según la dirección de estación en la línea COM global. Cuando se utiliza como un ordenador de administrador 32, no se usa el conmutador de dirección 242 del circuito interfaz COM global 228 puesto que el ordenador de administrador 32 sirve como la estación principal. Como se ha explicado anteriormente, el circuito interfaz COM local 229 es sustancialmente idéntico al circuito interfaz COM global 228. El prefijo G se sustituye por el prefijo L para indicar que tales circuitos se refieren a la línea COM local. De otro modo, números de referencia análogos indican componentes análogos. La principal diferencia entre los circuitos 228 y 229 es que como el controlador de partida y puntuación 74 es la estación principal en su línea COM local 7, no se requiere un conmutador de dirección 242. Ambas CPUs GCOM y LCOM 2 están acopladas a un circuito de retención de estado de escritura 244 y un circuito de retención de estado de lectura 2. Cada uno de los circuitos de retención 244 y 2 también está conectado al BUS BD 217. El circuito de retención de estado de es- 13

14 ES T3 26 critura 244 es un circuito flip-flop de tipo D hex 17 de tipo convencional con una entrada de borrado. El circuito de retención de estado de lectura 2 es un circuito tipo 373, antes explicado. Los circuitos de retención 244 y 2 reciben información de estado de las CPUs 2 que indican el estado de información entrante o saliente, además de indicar cuándo los datos transmitidos o recibidos están corrompidos. El retén de estado de escritura 244 aconseja a la CPU particular 2 cuándo se han de escribir datos en ella. El circuito de retención de estado de lectura 2 genera una señal de interrupción CDAV al control de interrupción 224, véase la figura 12A, cuando los datos han sido leídos por una de las CPUs 2 de su línea COM asociada para transmitirlos al BUS BD 217. El controlador de partida y puntuación 74 puede operar para generar señales gráficas vídeo para activar tres monitores, en particular los monitores superiores izquierdo y derecho L y R, respectivamente, y el monitor de zona remota 22. Estas señales proporcionan la presentación gráfica, por ejemplo, de información de puntuación e información relativa a instrucciones. Según el requisito de soportar tres monitores de visualización vídeo, se utiliza una cantidad sustancial de tiempo de procesado para generación vídeo. Por lo tanto, se debe tener apropiadamente en cuenta la temporización y el control del sistema vídeo. Con referencia a la figura 12C, se ilustra una representación en diagrama de bloques de un circuito de control del sistema generador vídeo 246. El sistema generador vídeo 246incluyeun circuito de control vídeo 248 conectado al BUS A 8 para recibir información de dirección de la CPU principal. El circuito de control vídeo 248 también está conectado al BUS D 212 para transmitir y recibir datos a y de la CPU principal 0. Un circuito multiplexor 3 está conectado al BUS A 8 y a respectivas señales de selección de columna y fila SELCOL y SELROW procedentes del circuito de control vídeo 248 para multiplexar información de dirección a un bus de dirección vídeo o BUS VA, 2. Tres bloques de memoria RAM vídeo, VRAML 249, VRAMR 2, y VRAMS 1, asociados con las pantallas respectivas L, R y 22, se aplican al espacio de dirección de la CPU principal. Cada uno de los bloques RAM vídeo incluye una NMOS RAM dinámica de doble puerto, tal como un chip de memoria tipo fabricado por NEC Electronics, Inc. El chip de memoria incluye un puerto de RAM dinámica de 64 K X 4 y un puerto de lectura serie de 6 X 4. El puerto de lectura serie está conectado a un registro de datos interno de bits a través de un control de salida de lectura serie de 6 palabras X 4 bits, cada una de cuyas palabras se lee en serie cuatro bits a la vez. El multiplexor 3 direcciona datos almacenados en los bloques RAM vídeo enviando una dirección vídeo en el BUS VA 2 conectado a cada uno de los bloques RAM vídeo Cada uno de los bloques RAM vídeo recibe una señal de selección de dirección RAM vídeo respectiva VRAM1S, VRAM2S y VRAM3S del circuito de temporización y decodificación de dirección 218, véase la figura 12A. El puerto de RAM de cada bloque RAM vídeo está conectado a un bus de datos vídeo o BUS VD 4 que está conectado a través de un circuito de retención al BUS D 212. El circuito de retención incluye un flip-flop 374 de tipo convencional y un par de circuitos transceptores tipo 2. El puerto de salida de lectura serie de cada bloque RAM vídeo está conectado a un circuito respectivo de puerta y retención 6-8. Los circuitos de puerta y retención 6-8 incluyen circuitos de puerta conocidos que son operativos para poner un borde de color rodeando una pantalla vídeo, y también incluyen un circuito flip-flop tipo 374. Los circuitos de puerta y retención 6-8 están conectados a respectivos circuitos de paleta de colores Los circuitos de paleta de colores son los circuitos de tabla de consulta de color CMOS de alto rendimiento Inmos IMS G170. El IMS G170 integra el funcionamiento de una paleta de colores o tabla de consulta, conversión digital a analógica e interfaz de microprocesador. El circuito de paleta de colores es capaz de visualizar simultáneamente hasta 6 colores de colores posibles, por ejemplo, convirtiendo una palabra de ocho bits por pixel a un color. Cada uno de los circuitos de paleta de colores está conectado al BUS A 8 y el BUS D 212 e incluye un puerto de salida vídeo de tipo RGB que está conectado a un circuito de excitación RGB respectivo Los circuitos de excitación RGB están conectados al conmutador vídeo 73, como se explica más específicamente más adelante, mediante respectivas líneas de señal RGB Cada uno de los circuitos de paleta de colores recibe una señal de borrado respectiva LBLANK, RBLANK y SBLANK procedentes del circuito de control vídeo 248, así como una señal PIX CLK. El circuito de paleta de colores es un dispositivo de escritura solamente con relación a la CPU principal 0. Los datos escritos en un circuito específico de paleta de colores puede ser la dirección de un color, el valor de color, o un valor de máscara de pixel. Para inicializar el circuito de paleta de colores o cambiar el valor en la tabla de consulta, la CPU principal 0 escribe en el registro de dirección de pixel del circuito de paleta de colores para poner el indicador de dirección al color específico que se ha de cambiar. Cuando la operación es para la inicialización de la dirección de la paleta de colores, entonces se debería usar 0. La CPU principal 0 realiza entonces tres operaciones de escritura sucesivas en el registro de valores de color. La seis bits menos significativos de los datos se toman de cada octeto escrito. Los valores se concatenan después a una palabra de 18 bits para el valor de color. El primer octeto escrito define la intensidad del color rojo, el segundo especifica la intensidad del color verde y el último especifica la intensidad del color azul. Después de la tercera escritura en el registro de valores de color, el registro interno de dirección de pixel incrementa su valor en uno. Esta función es útil durante la inicialización del circuito de paleta de colores después de la conexión puesto que la CPU principal 0 solamente necesita ordenar el 14

15 27 ES T3 28 registro de dirección de pixel una vez y después ordenar cada valor de color sucesivo en la secuencia antes descrita. El circuito de paleta de colores contiene un registro de máscara de pixel. El registro de máscara de pixel permite que el chip realice una intersección lógica bit a bit del contenido del registro y el color de pixel entrante de su bloque RAM vídeo asociado. Esta función es útil para alterar los colores de la pantalla sin afectar a los valores de color de los bloques RAM vídeo. Dividiendo las definiciones de color por uno o varios bits en la dirección de pixel, se puede producir animación gráfica y parpadeo de color. El circuito de control vídeo 248 realiza tres funciones básicas, a saber, actuando como una interfaz a la CPU principal 0, generando señales de control de monitor, y actuando como una controladora de RAM vídeo para los bloques RAM vídeo Como una interfaz con la CPU principal 0, el circuito de control vídeo 248 conmuta datos a y desde la CPU principal 0 y genera dos señales de interrupción, VIDEO1 INT y VIDEO2 INT que son transmitidas al circuito de control de interrupción 224, véase la figura 12A. Estas señales de interrupción se utilizan para notificar a la CPU principal 0 cuándo se han alcanzado varias posiciones durante el refresco de un monitor L, R o 22. Específicamente, permiten que la CPU principal 0 actualice los datos en los bloques RAM vídeo después de que el sistema vídeo haya refrescado los respectivos monitores asociados L, R y 22 con la información almacenada más recientemente. El uso de este característica de interrupción da lugar a la reducción del parpadeo que se produce en la pantalla durante las actualizaciones de la pantalla. La primera interrupción es una interrupción de repetición VIDEO1 INT que se produce durante un refresco de la pantalla vídeo. Este refresco se puede producir al comienzo o al final de vídeo activo o un tiempo de borrado de pantalla. La segunda interrupciónvideo2intseproduceal comienzo de una línea de exploración específica. Para controlar la operación de los monitores L, R y 22, el circuito de control vídeo 248 genera señales apropiadas de sincronización y borrado. En particular, un circuito de retención controla el borrado de pantalla de cada monitor, permitiéndole la información de retén disponible para la CPU principal 0 controlar independientemente el control de borrado de cada monitor. El circuito de control vídeo 248 combina mediante puerta O la señal de borrado compuesta que tiene que estar presente durante el tiempo de retorno con las líneas de control de borrado de retén. La señal resultante en las líneas de selección LBLANK, RBLANK y SBLANK se utiliza para controlar el borrado de los monitores respectivos L, R y 22. El circuito de control vídeo 248 opera como una controladora de RAM dinámica refrescando periódicamente la memoria RAM vídeo 249-1, a la vez que garantiza que el ciclo de refresco no interfiera con la operación de los monitores. El control vídeo 248 utiliza los bloques RAM vídeo solamente aproximadamente cinco por ciento del tiempo dejando por ello que la CPU principal 0 tenga acceso casi inmediato al contenido de la memoria. Esto da lugar a aumentar las capacidades de tratamiento de la CPU principal y reducir las latencias del sistema. Con referencia a la figura 12D, un diagrama de bloques representa un circuito de interfaz periférico para el controlador de partida y puntuación 74 y el ordenador de administrador 32. Se ha previsto una interfaz de entrada/salida serie utilizando un receptor transmisor asíncrono universal doble, o DUART, 2 que está conectado al BUS BD. El DUART 2 incluye un controlador de entrada/salida serie SIO Zilog Z80. El DUART incluye dos canales duplex total independientes. El DUART 2 convierte datos paralelos del BUS BD 217 en datos serie para un puerto A y un puerto B y viceversa. Los canales A y B del DUART 2 están conectados a respectivos circuitos convertidores RS y 267 cuando están configurados como un controlador de partida y puntuación 74, o respectivos circuitos convertidores RS y 267 cuando están configurados como un ordenador de administrador 32. Para la aplicación de controlador de partida y puntuación 74, el convertidor de canal A 266 está conectado al conmutador vídeo 73. Cuando se utilizan como un ordenador de administrador 32, el convertidor de canal A 266 está conectado al módem 36, y el convertidor de canal B 267 está conectado al ordenador de servicio de registro de liga 34. El DUART 2 se habilita por una señal de selección de entrada/salida serie, o SIOS, procedente del circuito de decodificación y temporización de dirección 218, véase la figura 1. Cuando el DUART 2 tiene que transmitir datos en el bus BD 217, genera una señal de interrupcióne/sseriesiointquesetransmiteal control de interrupción 224. Para que el ordenador de administrador 32 conecte con un disco duro y un disquete, un puerto SCSI convencional 268 está conectado al bus BD 217. El puerto SCSI 268 proporciona una interfaz con un bus interfaz de sistema informático pequeño 269 cubierto por la norma ANSI X3T92 que proporciona una interfaz estandarizada y conjunto de órdenes entre fabricantes de discos duros y flexibles, así como placas controladoras. El puerto SCSI 268 recibe una señal de selección SCSI del circuito decodificador y temporizador de dirección 218, véase la figura 12A, y genera una señal SCSI Int al control de interrupción 224. El puerto SCSI 268 se acopla a un disco duro 270 y un disquete 272. El disquete 272 se utiliza para cargar nuevo software en el sistema tal como nuevos juegos que se han desarrollado y para proporcionar la copia de seguridad de datos o programas del disco duro 270. Como se explica más específicamente más adelante, el disco duro 270 almacena programas recreativos para una pluralidad de diferentes partidas de bolos, el sistema operativo para el ordenador de administrador 32, un registro histórico que incluye información de trayectoria de bola y caída de bolo para las últimas diez partidas de bolos jugadas en cada pista, y un registro de errores del sistema.

16 29 ES T3 Interfaz de línea Com Para que cualquier dispositivo en el sistema de bolera comunique en una línea COM, tal dispositivo debe conectarse a su línea COM asociada utilizando un circuito interfaz de comunicaciones. En particular, se utiliza un circuito interfaz de comunicaciones RS para conectar dispositivos preseleccionados a la línea COM local de administrador 29, véase la figura 2, y se utiliza un circuito de comunicaciones RS232 similar 78 para conectar el teclado 24 a la línea COM local de controlador de partida y puntuación 7. Con referencia a la figura 13, un diagrama de bloques representa un circuito para los circuitos interfaz de comunicaciones RS y 78. El circuito interfaz de comunicaciones 78 o 38 usa una COM CPU serie 0. La COM CPU 0 incluye un puerto serie que está conectado a través de un circuito interfaz RS48 convencional 2 y un circuito aislante óptico 4 a su línea COM respectiva 7 o 29. La COM CPU serie 0 es el procesador de interfaz periférico universal remoto Intel 8344, antes explicado con relación al controlador de partida y puntuación 74, configurado para que sirva como una estación secundaria en la línea COM 7 o 29. Un circuito reloj convencional 6 y unos circuitos temporizadores de vigilancia convencionales 8 están conectados a la COM CPU 0 para garantizar su operación correcta. El puerto paralelo de la COM CPU 0 está conectado a un bus 3. El bus 3 está conectado a una EPROM 312 y una RAM 314. El bus 3 transporta señales de dirección y datos. En particular, las señales de dirección direccionan posiciones de memoria en la EPROM 312 y RAM 314. Las señales de datos se refieren a peticiones recibidas del dispositivo concreto conectado, por ejemplo, el teclado de zona remota 44, a transmitir en la línea COM 29, u órdenes recibidas por la línea COM 29 a transmitir al dispositivo concreto, por ejemplo, órdenes de impresora a la impresora 46. La EPROM 312 almacena un programa para poner en funcionamiento la COM CPU 0 de manera convencional para implementar la transferencia bidireccional de datos entre el bus 3 ylalínea COM asociada 7 o 29. La RAM 314 opera como un buffer para almacenar datos destinados a o procedentes de la línea COM 7. Un circuito de dirección de estación 316 está conectado al bus 3 para transmitir las direcciones de estación de la estación secundaria particular a su COM CPU asociada 0. También está conectado al bus 3 un receptor transmisor síncrono/asíncrono universal, o USART, 318. El USART es un transceptor bidireccional que convierte datos paralelos procedentes del bus 3 en datos serie en un puerto serie, o viceversa. El puerto serie USART está conectado a un circuito convertidor RS232 estándar 3 para conexión a dispositivos externos que comunican según la norma de comunicaciones serie RS232. En particular, en el sistema presente, el circuito convertidor RS232 3 se utiliza para conectar la línea COM local de controlador de partida y puntuación 7 al teclado 24. El circuito interfaz 38 para la línea COM local de administrador 29 conecta el circuito convertidor 3 al conmutador vídeo, la(s) impresora(s) 46, la interfaz DTS 48, y los dispositivos fuente vídeo 2. Un circuito interfaz de teclado 322 incluye un puerto paralelo conectado al bus 3. El circuito interfaz de teclado 322 está conectado al teclado de administrador 44, y recibe datos serie del mismo cuando se pulsan teclas. El circuito 322 puede operar para convertir los datos de teclado en un formato paralelo para transmisión en el bus 3. Estación de entrada del jugador de bolos Con referencia a la figura 14, un diagrama de bloques representa un circuito para la estación de entrada de jugador de bolos 18 que está conectada al controlador de partida y puntuación 74 por la línea COM local 7. La estación de entrada de jugador de bolos 18 se utiliza para proporcionar interacción del jugador de bolos con la operación de jugar a los bolos, como se explica en la presente memoria. La estación de entrada de jugador de bolos 18 incluye un teclado 328, véase la figura siguiente, que es utilizado por un jugador de bolos para introducir información o peticiones al controlador de partida y puntuación 74. La estación de entrada de jugador de bolos 18 incluyeuncircuito aislanteóptico 3 conectado a la línea COM local 7 y a un circuito convertidor RS48 convencional 332. El circuito convertidor 332 está conectado a un puerto serie de una COM CPU 334. La COM CPU 334 es el procesador Intel tipo 8344 antes explicado, que sirve como controlador de subsistema para la línea COM local 7. La COM CPU 334 está configurada como una estación secundaria. Un circuito reloj convencional 336 y unos circuitos temporizadores de vigilancia convencionales 338 están conectados a la COM CPU 324 para garantizar su operación correcta. La COM CPU 334 incluye un puerto paralelo que está conectado a un bus local 3. El bus 3 está conectado a una EPROM 342 y una RAM 344. Un circuito de dirección de estación 346 está conectado al bus 3 para suministrar una dirección de estación de línea COM a la COM CPU 334. El bus 3 transmite señales de dirección y datos. En particular, las señales de dirección direccionan posiciones de memoria en la EPROM 342 y la RAM 344. Las señales de datos se refieren a las peticiones del jugador de bolos a transmitir por la línea COM local 7, o información de estado recibida por la línea COM local 7. La EPROM 342 almacena un programa para poner en funcionamiento la COM CPU 334 de manera convencional para implementar la transferencia bidireccional de datos entre el bus 3 y la línea COM 7. La RAM 344 opera como un buffer para almacenar los datos a o de la línea COM 7. Un circuito codificador de teclado 348 conecta el teclado de estación de entrada de jugador de bolos 328, véase la figura, al bus 3. El teclado 328 es un teclado del tipo de membrana convencional que incluye una matriz de conmutadores 3. El circuito codificador de teclado 348 detecta cuándo se pulsa una tecla y genera una señal codificada para transmisión por el bus 3. Un circuito excitador de salida 2 está acoplado al bus 3. El circuito excitador de salida 16

17 31 ES T incluye puertos de salida conectados a un generador de tono 4 y un circuito excitador de pantalla 6. El circuito excitador de pantalla 6 opera un dispositivo de visualización 8 que incluye una pluralidad de dispositivos iluminantes que sirven para la iluminación trasera de posiciones de tecla translúcidas seleccionadas en el teclado 328. El generador de tono 4 genera un sonido audible. Con referencia a la figura, se ilustra una plantilla removible de teclado de membrana 328 para la estación de entrada de jugador de bolos 18. En particular, el teclado 328 incluye una sección de teclas alfanuméricas QWERTY convencional 8, una sección de teclas de nueva preparación 3, una sección de teclas de visualización 362, una sección de teclas de características 364 y una sección de teclas de cambios 366. La función de cualquier tecla en las secciones de teclas antes descritas depende del software de juego seleccionado utilizado para poner en funcionamiento el controlador de partida y puntuación 74. De forma ilustrativa, la sección de teclas alfanuméricas 8 se puede usar para introducir información tal como los nombres de los jugadores de bolos o análogos. La sección de teclas de nueva preparación 3 se puede usar para iniciar el desarrollo de una partida de bolos e introducir información de juego de bolos en liga. La sección de teclas de visualización 362 se puede usar para modificar la configuración de la pantalla de puntuación mostrada en la pantalla superior. La sección de teclas de características 364 se puede usar para que un jugador de bolos pueda pedir practicar el juego de bolos o pedir un menú de juego de bolos de características especiales. La sección de teclas de cambios 366 se puede utilizar en una estación de entrada de jugador de bolos 18 que está configurada para realizar la corrección de la puntuación. Si no se permite la corrección de puntuación desde una estación particular de entrada de jugador de bolos 18, entonces se omite la sección de teclas de cambios 366 de la plantilla removible 328. Si se pulsa una tecla particular, entonces se acciona un conmutador asociado desde la matriz 3. El circuito codificador puede operar para codificar la pulsación de tecla a una señal de datos paralelos representativa de ella. La estación de entrada de jugador de bolos 42 en la consola de control de administrador es similar a la estación de entrada de jugador de bolos 18, antes explicada, e incluye en general la sección de teclas de cambios 366. En consecuencia, la interacción con un controlador de partida y puntuación 74, por ejemplo para corrección de puntuación, se puede implementar en la consola de control de administrador, como se explica más específicamente más adelante. Cuando un jugador de bolos entra por vez primera en la bolera, el jugador de bolos debe pasar por caja antes de empezar a jugar. Después de haber realizado los pagos oportunos, se prepara el control de pista 16 para permitir el juego de bolos. Cuando el jugador de bolos está listo para empezar a jugar, el jugador de bolos utiliza el teclado 328 en la estación de entrada de jugador de bolos 18 para iniciar el juego. Bajo el control del juego, la estación de entrada de jugador de bolos 18 opera en un modo fácil de usar, por lo que los dispositivos de visualización 8 se utilizan para llevar al jugador de bolos por las opciones de selección disponibles en cualquier tiempo dado. Un ejemplo de un jugador de bolos que inicia la operación de una partida de bolos consiste en que el jugador de bolos pasa a la estación de entrada de jugador de bolos 18, donde están parpadeando las teclas de pista izquierda y pista derecha. Las teclas de parpadeo indican que el jugador de bolos puede seleccionar a qué pistase refiere una petición siguiente. Después de pulsar una de las teclas de pista, se ilumina una tecla de menú de partidas y una tecla de introducir el nombre del jugador de bolos. Si el jugador de bolos desea jugar el juego actualmente cargado, se pulsa la tecla de introducir el nombre del jugador de bolos y el jugador de bolos introduce los nombres de los jugadores de bolos. Alternativamente, si se va a jugar una partida nueva, entonces se pulsa la tecla de menú de partidas. En respuesta a ello, se visualiza el menú de partidas en el monitor superior de la pista seleccionada L o R. El jugador de bolos selecciona la partida introduciendo una referencia número asociado con la partida particular. Después de seleccionar una partida, el programa de juego es transferido después, como se explica más adelante, desde el ordenador de administrador 32 al controlador de partida y puntuación 74. Una vez que el juego ha sido transferido, de nuevo parpadean las teclas de pista izquierda y pista derecha. Para introducir los nombres de los jugadores de bolos, se pulsa la tecla de pista correcta y se ilumina la tecla de introducir el nombre del jugador de bolos indicando al jugador de bolos que introduzca los nombres. Después de introducir los nombres, el jugador de bolos pulsa de nuevo la tecla de pista particular y pulsa la tecla de empezar a jugar. En consecuencia, el controlador de partida y puntuación 74 ordena al controlador de colocación de bolos 76, y por lo tanto al colocador de bolos 14, que comience la operación para el primer cuadro. Conmutador vídeo Los respectivos conmutadores vídeo y 73, asociados con el ordenador de administrador 32 y el controlador de partida y puntuación 74, seleccionan y enrutan las señales vídeo generadas por el controlador de partida y puntuación y global programa vídeo señales desde los dispositivos fuente vídeo 2 a un monitor seleccionado asociado con un control de par de pistas 16. Además, se realiza acondicionamiento de señal para mantener los niveles vídeo, decodificación compuesta a RGB, y codificación RGB a compuesta. El RGB codificado está disponible para ser enviado al ordenador de administrador 32 para corregir la puntuación o, durante el modo de torneo cuando la pantalla de puntuación para una pista o par de pistas se distribuye a través del recinto en las líneas vídeo globales 61, para la presentación en otros monitores seleccionados. Las señales audio que son transmitidas con las señales vídeo 17

18 33 ES T3 34 desde los dispositivos vídeo 2 se conmutan al monitor utilizado para visualizar el vídeo asociado. Los programas audio suelen estar asociados con el terminal remoto 21. La selección de la configuración operativa de los siete puertos de ENTRADA VÍDEO, el controlador de partida y puntuación, o el ordenador de administrador, las señales de excitación RGB, los puertos de EN- TRADA AUDIO, la salida del monitor RGB y los tres puertos de SALIDA DE PUNTUACIÓN se controlan desde el ordenador de administrador 32 o el controlador de partida y puntuación 74 mediante una línea de comunicaciones serie. Aunque el sistema se describe aquí utilizando siete líneas vídeo globales 61 y siete líneas audio globales 68, el sistema podría acomodar fácilmente ocho líneas de vídeo globales y audio globales. Igualmente, mediante la conmutación adecuada realizada en el ordenador de administrador 32, se podría disponer dispositivos fuente vídeo adicionales 2 para el acoplamiento selectivo con las líneas vídeo y audio globales 61 y 68, respectivamente. Además, con la adición de circuitos adecuados en los conmutadores vídeo, se puede utilizar líneas vídeo o audio globales adicionales. Con referencia a la figura 16, un diagrama de bloques ilustra un circuito para el conmutador vídeo 73, véase la figura 3. El conmutador vídeo de control de administrador es idéntico al del controlador de partida y puntuación 74 y no se explica aquí condetalle.elconmutadorvídeo 73incluyeelbloquedeconmutación de entrada vídeo 370, tres bloques de conmutación de monitor vídeo 372L, 372R y 372S y un bloque de conmutación de salida vídeo 374, así comounbloque conmutador audio 376 y un bloque decodificador de control 378. El bloque de conmutación de entrada vídeo 370 incluye siete canales de entrada I1-I7, uno para cada una de las siete líneas de vídeo compuesto globales 61 movidas por el circuito excitador vídeo 6 en la consola de control de administrador, véase la figura 2, conectado a los siete puertos de entrada vídeo. Los siete puertos de ENTRADA VÍDEO también están conectados en serie con los siete puertos de SALIDA VÍDEO. Por lo tanto, cada canal de entrada I1-I7 se dedica a una de las siete líneas de vídeo compuesto globales 61. El bloque de conmutación de entrada vídeo 370 incluye tres canales de salida 01-03, y tres canales de control C1-C3. Los tres canales de salida están conectados respectivamente a los tres conmutadores de monitor vídeo 372L, 372R y 372S y al conmutador de salida vídeo 374. Los canales de control C1-C3 están conectados al decodificador de control 378. El conmutador de entrada vídeo 370 puede operar para conectar cualquiera de los canales de salida a cualquiera de los canales de entrada I1-I7 en respuesta aseñales de control recibidas del decodificador de control 378 en los respectivos canales de control C1-C3. En particular, el primer canal de control controla la conmutación del canal de salida 01 para conectarlo selectivamente a ningún canal de entrada o a cualquiera de los siete canales de entrada I1-I7. El control de conmutación a los canales de salida 02 y 03 se determina igualmente según las señales presentes en respectivos canales de control C2 y C3. Con referencia a la figura 17, un diagrama de bloques ilustra un circuito de control para el conmutador de entrada vídeo 370. Cada una de las señales de entrada recibidas en los siete canales de entrada I1-I7 incluye una señal vídeo compuesta. Los siete señales vídeo compuesto están acopladas a través de un circuito de etapa de entrada 380 a tres conmutadores analógicos La etapa de entrada proporciona aislamiento para las señales vídeo compuesto e incluye amplificadores Darlington seguidos por circuitos seguidores de emisor. Cada uno de los conmutadores analógicos incluye un conmutador analógico tipo 1, tal como el Motorola tipo MC1. Cada uno de los conmutadores analógicos incluye un terminal de SALIDA conectado a través de una etapa de ganancia convencional que normaliza el nivel de señal a los respectivos canales de salida 01, 02, 03. Cada conmutador analógico también incluye terminales A, B, C e I conectados a los respectivos canales de control C1-C3. Los terminales A, B y C reciben una señal binaria de tres dígitos para seleccionar cuál de las ocho señales de entrada ha de conectarse al terminal de SALIDA. El terminal I es un terminal de inhibición y cuando está habilitado, evita que cualquiera de los terminales de entrada esté acoplado al terminal de SALIDA. Los tres conmutadores de monitor vídeo 372 utilizan circuitos idénticos. Tal circuito se ilustra en forma de diagrama de bloques en la figura 18. Cada conmutador de monitor 372 incluye un circuito convertidor de compuesto a RGB convencional 38, un conmutador analógico 386 y un circuito convertidor de RGB a vídeo compuesto convencional 388. El circuito convertidor de compuesto a RGB 38 está conectado y recibe una señal vídeo compuesto de uno de los canales de salida del conmutador de entrada vídeo 370 y convierte señal vídeo compuesto del mismo en una señal vídeo RGB. La salida RGB del circuito convertidor 38 está conectada al conmutador analógico 386. Al conmutador analógico 386 se conectan también las señales vídeo RGB por una de las líneas de señal procedentes de los respectivos excitadores vídeo RGB del controlador de partida y puntuación , véase la figura 12C. El conmutador analógico 386 incluye dos circuitos multiplexor-demultiplexor de ocho canales tipo 3, tal como el Motorola tipo MC3. El circuito tipo 3 incluye ocho canales de entrada y tres canales de salida que están adecuadamente interconectados en respuesta a una señal de control binaria de tres dígitos recibida en los tres terminales de control. También se incluye un terminal de inhibición para excluir cualquier interconexión. Los terminales de control y los terminales de inhibición están conectados al circuito decodificador de control 378 que opera el conmutador analógico para conectar la señal RGB procedente del controlador de partida y puntuación 74 o del circuito convertidor de RGB compuesto 38 a sus terminales de salida. El terminal de inhibición se habilita cuando se desea 18

19 ES T3 36 que el monitor de visualización asociado L, R o22estéenblanco. Laseñal RGB seleccionada en el terminal de salida se tampona y amplificado de manera convencional. Los terminales de salida de conmutación analógica están conectados a su monitor asociado L, R o 22 y también a un circuito convertidor de RGB a compuesto 388. El circuito convertidor de RGB a compuesto 388 proporciona la codificación de cualquier señal RGB presentada en pantalla en el monitor asociado, L, R o 22 a una señal de color compuesta. Esta señal convertida se transmite al conmutador de salida vídeo 374 y puede ser enrutada en último término al ordenador de administrador 32 a efectos de corrección de puntuación o utilizar para distribución en la línea vídeo global 61 durante un juego de torneo. El bloque de conmutación de salida vídeo 374 incluye seis canales de entrada I1-I6. Los tres primeros canales de entrada I1-I3 están conectados al convertidor de RGB compuesto 388 de los respectivos conmutadores de monitor vídeo 372L, 372R y 372S. Los tres últimos canales de entrada I4-I6 están conectados a los respectivos canales de salida del conmutador de entrada vídeo 370. El conmutador de salida vídeo tiene tres canales de salida conectados a un contacto fijo normalmente abierto de respectivos conmutadores de relé R1-R3. Los conmutadores de relé R1-R3 también incluyen un contacto fijo normalmente cerrado conectado a los tres puertos de ENTRADA DE PUNTUACIÓN y un contacto móvil conectado a los tres puertos de SALIDA DE PUNTUACIÓN. La posición de un contacto móvil de conmutador de relé particular determina si su puerto de ENTRADA DE PUNTUACIÓN asociado está conectado en serie o no con un puerto de SALIDA DE PUNTUACIÓN asociado o su puerto de SALIDA DE PUNTUACIÓN asociado está conectado a su canal de salida del conmutador de salida vídeo asociado. El conmutador de salida vídeo 374 incluye tres canales de control C1-C3 conectados al decodificador de control 378. Los canales de control también están conectados a los relés R1-R3. Una señal en cada uno de los canales de control C1- C3 determina qué canal de entrada I1-I6, si lo hay, está conectado a su respectivo canal de salida asociado Además, los relés R1-R3 y por lo tanto los contactos de conmutador de relé R1-R3 se ponen en funcionamiento según la señal recibida en el canal de control respectivo C1-C3. Por ejemplo, si la señalenelprimercanalde control C1 indica que ningún canal de entrada I1-I6 deberá conectarse al primer canal de salida 01, entonces el primer contacto de conmutador de relé R1 sigue estando en su posición normal conectando sus puertos de ENTRADA DE PUN- TUACIÓN y SALIDA DE PUNTUACIÓN asociados de manera que la línea de transmisión de puntuación vídeo particular ignore efectivamente el conmutador vídeo 73. En cambio, si la señal en el primer canal de control C1 indica que el primer canal de salida 01 ha de conectarse, por ejemplo, al primer canal de entrada I1, entonces esta conexión se hace de manera convencional, y el con- tacto móvil del primer contacto de conmutador de relé R1 se conmuta para conectar el primer canal de salida 01 al puerto de PUNTUACIÓN DESALIDAyporlotantoalalínea de transmisión de puntuación vídeo 70. Por lo tanto, la señal vídeo compuesto recibida en el primer canal de entrada I1 del RGB al circuito convertidor 386 se transmite por la línea de transmisión de puntuación vídeo 70 al puerto de ENTRADA VÍDEO del conmutador vídeo en la consola de control de administrador. Esta característica se utilizaen el juego de bolos en torneo cuando se desea presentar en pantalla la información de puntuación de una pista particular o par de pistas al control de administrador 26 para que sea retransmitida por toda la bolera para la presentación en otro monitor. Además, esta característica se utiliza para obtener corrección de puntuación donde la visualización de puntuación vídeo asociada con una pista particular se transmite al control de administrador26paralapresentación en el monitor de la consola de control de administrador 72 para que un operador pueda corregir la información de puntuación, como se explica más específicamente más adelante. El conmutador de salida vídeo 374 usa un circuito similar al del conmutador de entrada vídeo 370. Este circuito se ha descrito anteriormente con relación al diagrama de bloques de la figura 17. El bloque conmutador audio 376 incluye siete canales de entrada I1-I7. Cada uno de los siete canales de entrada I1-I7 está conectado a los puertos de ENTRADA AUDIO y SALIDA AUDIO conectados en serie que están conectados a las siete líneas de transmisión audio 68 desde el circuito excitador audio 62, véase la figura 2. El conmutador de audio 376 incluye un canal de control C1 conectado a un contacto móvil de un conmutador de accionamiento manual S1, y un canal de salida 01 conectado al monitor remoto 22. El conmutador de audio 376 puede operar para conectar el canal de salida 01 a ninguno o cualquiera de los siete canales de entrada I1-I7 dependiendo de las señales recibidas en el canal de control C1. El conmutador de audio 376 usa un circuito similar al del conmutador de entrada vídeo representado por el diagrama de bloques de la figura 17. Sin embargo, como solamente se utiliza un único canal de salida, sólo se requiere un conmutador analógico tipo 1. Además, la etapa de entrada 380 proporciona aislamiento capacitivo y equilibrio a tierra y usa amplificadores diferenciales de entrada para cada línea. Con referencia a la figura 19, un diagrama de bloques representa un circuito de control para el decodificador de control 378 de la figura 16. El decodificador de control 378 funciona como la interfaz entre el controlador de partida y puntuación 74 o el ordenador de administrador 32 y los circuitos conmutadores vídeo. Las órdenes de conmutación para definir un recorrido de transmisión de señal vídeo se reciben en un circuito convertidor RS del controlador de partida y puntuación 74 para su conmutador vídeo asociado 73 o en un circuito convertidor RS desde la línea COM local de 19

20 37 ES T3 38 administrador 29 para su conmutador vídeo asociado. Los datos serie recibidos son tratados por un receptor/transmisor universal asíncrono o UART 394 que convierte datos serie en datos paralelos. El UART 394 puede ser, por ejemplo, un UART tipo AY convencional. El puerto paralelo de datos del UART 394 está conectado a un circuito decodificador 396 y un circuito de retención 398. El circuito decodificador 396 incluye un decodificador/demultiplexor de tres líneas a ocho líneas tipo 138 convencional. El circuito de retención 398 incluye ocho circuitos de retención direccionables de ocho bits tipo 9 convencionales. El circuito de retención 398 desarrolla hasta sesenta y cuatro salidas individualmente direccionables. Las salidas direccionables controlan la conmutación de los bloques de conmutación 370, 372, 374 y 376 para implementar la disposición de conmutación vídeo deseada. Las sesenta y cuatro salidas direccionables disponibles están asociadas selectivamente con diez líneas de señal de control. Las líneas de señal de conmutación de entrada vídeo primera, segunda y tercera VIS1, VIS2 y VIS3 están acopladas a los tres canales de control C1-C3 del bloque de conmutación de entrada vídeo 370. Por lo tanto, cada línea de señal VIS1, VIS2 y VIS3 incluye cuatro salidas direccionables para conexión a los terminales A, B, C e I de los tres conmutadores analógicos , véase la figura 17. La tercera señal de entrada vídeo VIS3 también está conectada a un contacto fijo normalmente cerrado del conmutador S1. Una línea de señal de conmutación audio AS está acoplada a un contacto fijo normalmente abierto del conmutador S1. El conmutador S1 se pone manualmente de manera que, en la posición normal, la entrada de control de conmutación audio C1 esté conectada a la tercera línea de señal de conmutación de entrada vídeo VIS3. En consecuencia, la señal en la tercera línea de conmutación de entrada vídeo VIS3 controla tanto el tercer canal de salida 03 del conmutador de entrada vídeo 370 como el canal de salida 01 del conmutador de audio 376, que están acoplados al terminal remoto 21. Esto da lugar a que se requiere solamente una señal para conmutar simultáneamente señales audio y vídeo por la respectiva línea de transmisión vídeo 61 y la línea de transmisión audio 68 al terminal remoto 21. Alternativamente, el conmutador S1 puede operar para controlar el conmutador audio 376 según una señal presente en la línea de señal audio AS independiente del conmutador de entrada vídeo 370. Esta característica se puede utilizar, por ejemplo, si un operador utilizando un micrófono desea hablar con un individuo en el terminal remoto 21. El decodificador de control 378 está conectado a los conmutadores de monitor vídeo 372L, 372R y 372S por respectivas líneas de señal de conmutación vídeo VS1, VS2 y VS3 para controlar las posiciones respectivas del conmutador analógico asociado 386, como se ha explicado anteriormente. El decodificador de control 378 está conectado a los canales de control C1-C3 del conmutador de salida vídeo 374 y a los tres relés R1- R3 por tres líneas de señal de conmutación de salida vídeo VOS1, VOS2 y VOS3 para controlar la conmutación del conmutador de salida vídeo 374, como se ha explicado anteriormente. Cada una de las líneas de señal de salida y monitor vídeo VS1, VS2, VS3, VOS1, VOS2 y VOS3 está conectada a cuatro salidas direccionables para poner en funcionamiento sus conmutadores asociados 386, véase la figura 18, o los conmutadores , véase la figura 17. El circuito decodificador de control 378 incluye circuitería convencional de reposición a la conexión y un circuito de reloj. La entrada serie recibida en el UART 394 se convierte a datos paralelos de ocho bits. Tres de las líneas de datos paralelos se envían al circuito decodificador 396 para seleccionar uno de los ocho circuitos de retención direccionables de tipo 9. Cuatro líneas de datos procedentes del UART 394 se aplican a las entradas de dirección y datos de los circuitos de retención direccionables de tipo 9. Cada uno de los ocho retenes direccionables proporciona ocho salidas, proporcionando así los sesenta y cuatro canales de salida direccionables disponibles. En la operación normal de jugar a los bolos, el decodificador de control 378 controla el conmutador analógico 386 de los conmutadores de monitor vídeo 372 de manera que señales vídeo desarrolladas en el controlador de partida y puntuación 74 sean transmitidas al monitor asociado L, R y 22. Normalmente, el conmutador de entrada vídeo 370 y el conmutador de audio 376 no proporcionan interconexiones entre sus canales de entrada y salida asociados. Igualmente, el conmutador de salida vídeo 374 no transmite normalmente información a las líneas de transmisión de puntuación 70. Si se desea transmitir señales vídeo, y en el caso del terminal remoto 21 una señal audio, desde un dispositivo fuente vídeo 2 a un monitor particular del controlador de partida y puntuación, entonces el decodificador de control 378 controla la conmutación del conmutador de entrada vídeo 370 y el conmutador de monitor vídeo 372 para proporcionar apropiadamente un trayecto de comunicación desde la línea vídeo global 61 conectada a la fuente vídeo seleccionada 2, véase la figura 2, generando la señal vídeo deseada, al monitor seleccionado. Por ejemplo, si se desea jugar una cinta vídeo cargada en la fuente vídeo 2 conectada a la cuarta línea de transmisiónvídeo 61 para la presentación en pantalla en el monitor remoto 22, entonces el decodificador de control 378 envía una orden por la tercera línea de señal de conmutación de entrada vídeo VIS3, que da lugar a una interconexión entre el cuarto canal de entrada I4 y los terceros canales de salida 03 del conmutador de entrada vídeo 370. Además, la señal por la tercera línea de señal de conmutación de entrada vídeo VS3 hace que el conmutador analógico 386 del tercer conmutador de monitor vídeo 37 conecte su primera entrada a la salida de manera que la señal vídeo compuesto en la cuarta línea de transmisión vídeo se convierta en vídeo RGB en el circuito convertidor 38 y después se transmita al monitorremoto22paralapresentación en pantalla. La disposición de conmutación antes descrita para visualizar un programa vídeo desde un dispositivo fuente 2 se usa también en el modo de torneo. Sin embargo, en el modo de torneo, la línea vídeo