New Architecture for Multi-resolution Fractal Image and Video Compression

Tamaño: px
Comenzar la demostración a partir de la página:

Download "New Architecture for Multi-resolution Fractal Image and Video Compression"

Transcripción

1 New Architecture for Multi-resolution Fractal Image and Video Compression 1 Alejandro Martínez R., Mónico Linares A., Alejandro Díaz S., 2 Javier Vega P. 1 Instituto Nacional de Astrofísica Optica y Electrónica Tel., Fax +52 (222) Instituto Tecnológico de Chihuahua ABSTRACT Nowadays fractal image coding is performed by several methods focused to reduce the number of comparisons. This work introduces a new architecture to make the fractal image an video compression. The architecture is focused to implement a method which uses a block classification scheme according to block contrast, applying quad-tree partition on an images pyramidal structure. The simplicity and regularity of the architecture make it suitable to be implemented on programmable logic devices, such as FPGAs, or in custom VLSI integrated circuits. The architecture and the method were designed to be applied in mobile communication devices. RESUMEN Actualmente, la compresión fractal de imágenes es realizada por varios métodos enfocados a la reducción del número de operaciones que se realizan en ella. Este trabajo presenta una nueva arquitectura para hacer la compresión fractal de imágenes y de video. La arquitectura fue diseñada para implementar un método que utiliza un esquema de clasificación de bloques de acuerdo a contraste, aplicando particionamiento en árbol cuádruple sobre una estructura piramidal de imágenes. La simplicidad y regularidad de la arquitectura la hacen adecuada para su implementación en dispositivos lógicos programables, tales como FPGAs, o en circuitos integrados VLSI. La arquitectura y el método fueron diseñados para su aplicación en dispositivos para comunicaciones móviles.

2 Nueva Arquitectura para Compresión Fractal Multi-resolución de Imágenes y de Video 1 Alejandro Martínez R., Mónico Linares A., Alejandro Díaz S., 2 Javier Vega P. 1 Instituto Nacional de Astrofísica Optica y Electrónica Tel., Fax +52 (222) Instituto Tecnológico de Chihuahua RESUMEN Actualmente, la compresión fractal de imágenes es realizada por varios métodos enfocados a la reducción del número de operaciones que se realizan en ella. Este trabajo presenta una nueva arquitectura para hacer la compresión fractal de imágenes y video. La arquitectura fue diseñada para implementar un método que utiliza un esquema de clasificación de bloques de acuerdo a su nivel de contraste, aplicando particionamiento en árbol cuádruple a través de los diferentes niveles de una estructura piramidal multi-resolución de imágenes. La simplicidad y regularidad de la arquitectura la hacen adecuada para su implementación en dispositivos lógicos programables, tales como FPGAs, o en circuitos integrados VLSI. La arquitectura y el método fueron diseñados para su aplicación específica en dispositivos para comunicaciones móviles. 1. INTRODUCCION El mayor problema de la codificación fractal es el gran número de operaciones que deben realizarse para codificar una imagen. Para reducir el número de operaciones se han propuesto algunas técnicas [1-4]. El método de compresión usado en este trabajo integra todas esas técnicas y añade una técnica nueva que permite acelerar la codificación fractal, enfocándolas al diseño de una arquitectura rápida para realizar la compresión fractal de imágenes y de video [5] Reducción del número de operaciones en la codificación fractal Para lograr reducir el número de operaciones usados en la codificación fractal se ha utilizado búsqueda de similitud de de bloques rangos y dominios usando una ventana de (2L+1) (2L+1) bloques dominios, la cual está centrada en el bloque rango que se codifica, donde 0 L<(N R /2), y N R es el número de bloques rangos en la imagen [1]. La calidad de la imagen disminuye, pero puede ser aceptable para aplicaciones de baja calidad de imagen si L 3 Uno de los parámetros que deben calcularse es el parámetro de ajuste de contraste, denotado como s. Este parámetro puede tomar un valor constante a cuesta de reducir la calidad de la imagen [1]. En este trabajo se propone utilizar el valor s = 0.5, porque de esta forma puede evitarse el uso de multiplicadores para ajustar el contraste de los bloques dominios. Algunos de los métodos que han sido propuestos utilizan búsqueda de similitud en imágenes de baja resolución, recalculando algunos parámetros fractales (brillo y contraste) en la resolución de la imagen original [2-4]. Los bloques que se codifican en las imágenes de baja resolución son bien aproximados si tienen bajo contraste, como se muestra en la figura 1, y el hacerlo así permite realizar una codificación rápida, porque esos bloques tienen un número reducido de píxeles en la imagen de baja resolución, haciendo innecesario recalcular sus parámetros fractales en los niveles de resolución altos [5]. La partición en árbol cuádruple (quad-tree) es utilizada para incrementar la razón de compresión del método. Los bloques rango grandes de la partición en árbol cuádruple son codificados utilizando bloques dominios del mismo tamaño, lo cual implica realizar un gran número de operaciones de píxel. Para disminuir el número de operaciones de píxel, la partición en árbol cuádruple se aplica a través de los diferentes niveles de resolución, en una estructura piramidal de imágenes, obtenida de la reducción en varias etapas, de la resolución de la imagen original. Un nivel de partición es asignado a un nivel de resolución de la estructura piramidal [3,4]. En un trabajo previo, los autores de trabajo actual presentaron un método nuevo que utiliza un tamaño de bloques fijo en todos los niveles de resolución, lo cual permite que un solo tipo de módulo de procesamiento realice la codificación fractal completa en toda la partición en árbol cuádruple. [5] Clasificación de bloques Existen varios métodos que realizan preclasificación de bloques rangos y dominios para reducir el número de comparaciones entre bloques. Sin embargo, esos métodos

3 Figura 1. PSNR vs. range block contrast for cameraman image. necesitan elementos de procesamiento adicionales y los parámetros fractales obtenidos en los niveles de resolución bajos necesitan ser recalculados [4]. El método usado en este trabajo comienza asignando umbrales de contraste para cada nivel de la partición en árbol cuádruple y cada nivel de la estructura piramidal [5]. Supóngase que una imagen I es codificada usando una partición quad-tree con N+1 niveles de particionamiento. En el primer nivel de la partición, los bloques de imagen codificados tienen un tamaño de p2 N p2 N píxeles. Empezando con i = 1, si el contraste del bloque rango considerado en el i-ésimo nivel de partición, es mayor que U i, entonces el bloque rangos es dividido en cuatro bloques rangos de tamaño p2 N-i p2 N-i píxeles, y así sucesivamente, hasta que i = N. Si el contraste de bloque rango es menor o igual que el umbral U N, el bloque rango es codificado en el nivel de resolución N. Si no es así, cada bloque rango es partido en cuatro bloques rango de p p píxeles, donde cada uno de esos bloques pertenece al nivel N+1 en la partición quad-tree, que es el nivel con los bloques rangos más pequeños. En este nivel se codifican todos los bloques rangos que no fueron codificados en los niveles previos. Cuando una zona ha sido seleccionada para codificarse en el i-ésimo nivel de la partición quad-tree, todos los bloques que esa zona cubre en los niveles i+1 y posteriores no pueden codificarse nuevamente. En este trabajo se propone el uso de los umbrales de contraste U i = 40, 80, 160, 255, para los niveles i = 1,2,3,4, donde N = 3. Los umbrales de contraste pueden cambiarse para cumplir con una razón de compresión determinada. La figura 2 muestra la imagen Camarógrafo (Cameraman, en inglés), codificada usando el método propuesto, con U i = 40, 80, 160, para los niveles i = 1, 2, 3. Se obtuvo para esta imagen PSNR = db y una razón de compresión R.C. = 0.21 bpp (bpp: bits por píxel). 2. ARQUITECTURA PARA EL CODIFICADOR FRACTAL DE IMAGEN 2.1. Organización de la arquitectura La imagen a codificar es dividida en M M sectores, cada uno con píxeles. Esos sectores son divididos en K 2 sub-sectores. En este trabajo se utiliza K 2 = 4. Cada sector contiene bloques rango, y cada sub-sector tiene Figura 2. Camarógrafo, cameraman (PSNR = db, 0.21 bpp) usando el método propuesto. (16/K) (16/K) bloques rango. Cada sector es procesado por una unidad de procesamiento, la cual tiene K 2 módulos de codificación fractal. Cada módulo codifica K 2 sub-sectores en la imagen como se muestra en la figura 3. El conjunto de códigos fractales generados por los módulos de codificación, forman los códigos fractales que son entregados por cada unidad de procesamiento para integrar el código fractal completo de la imagen La unidad de procesamiento Un diagrama de bloques de una unidad de procesamiento es mostrado en la figura 4 La imagen a codificar es almacenada en M M bancos de registros de bytes. Cada unidad de procesamiento posee cuatro módulos de codificación fractal, realizando en paralelo, la codificación de cuatro bloques rango pertenecientes a los sub-sectores de imágenes asignados a ella. Un decodificador de direcciones selecciona cada píxel de un bloque rango procedente de uno de los sub-sectores de la imagen, o un bloque dominio, integrado por píxeles de cuatro sub-sectores. La información para un bloque de imagen es transmitida píxel por píxel, tan pronto como sus direcciones dentro del sector de imagen es indicada. La dirección de cada píxel dentro de los bancos de registros tiene dos partes: la primera especifica en cual de los subsectores se encuentra el píxel considerado, y la otra parte especifica la posición relativa del píxel dentro del subsector de imagen. Existen dos decodificadores de direcciones, uno para acceder a los sub-sectores de imagen (figura 4), y otro para acceder a la posición relativa de los píxeles dentro de cada sub-sector, como se muestra en la figura El módulo de codificación fractal La unidad básica de esta arquitectura es el módulo de codificación fractal. Estas unidades realizan el conjunto de operaciones básicas de la codificación fractal de imágenes, las cuales son: recepción de un bloque rango y de un bloque dominio, clasificación de cada bloque rango en su nivel de partición, cálculo de los valores promedio de los bloques rangos y dominios, transformación espacial de los

4 Figura 3. Banco de registros de un sector de imagen y la asignación de registros a las unidades de procesamiento y al módulo de codificación fractal. bloques dominios, transformación de la luminancia de los bloques dominios, comparación de los bloques rangos con los bloques dominios transformados, cálculo del error MAD, y selección de la mejor transformación. La arquitectura propuesta para el módulo de codificación fractal se muestra en la figura 6. Las unidades de procesamiento adquieren los bloques rangos accediendo a los píxel dentro de uno de cuatro subsectores de imagen que ellas deben procesar. Los módulos de codificación fractal reciben la información por medio de las unidades de procesamiento, las cuales sí tienen acceso a todos esos bloques. Cada módulo de codificación fractal recibe de las unidades de procesamiento un bloque rango, teniendo cada uno de ellos un bloque rango diferente al de los otros módulos. Cuatro módulos de codificación fractal reciben, de las unidades de procesamiento, un bloque dominio (el cual es rotado o reflejado por el módulo de codificación, esto es, el módulo de codificación realiza las operaciones isométricas). El valor promedio de la luminancia de un bloque de imagen es calculado mientras son recibidos los píxeles, de un bloque rango o de un bloque dominio, y una vez calculados; se realiza la transformación de luminancia posibles. para el bloque dominio. La transformación de contraste para los bloques dominios es realizada sin utilizar multiplicadores, debido a que se usa el valor fijo s = 0.5, para el parámetro de ajuste de contraste. Hay que notar que para almacenar los píxeles de un bloque dominio se utilizan 8 registros, y no cuatro, como en los métodos tradicionales que usan dominios decimados; o 16 registros, como en algunos métodos que usan dominios no contraídos [1-4]. Nuestro método utiliza sub-muestreo de píxeles en una forma similar a un tablero de ajedrez. Los bloques dominios están compuestos únicamente por los píxeles cuya suma de su renglón y columna resulta en un número par. El objetivo de este sub-muestreo es obtener mejor calidad que la que se obtiene con los métodos que usan dominio decimado, y procesamiento más rápido que los métodos que utilizan dominio contraído, obteniendo una calidad de imagen intermedia. Figura 4. Arquitectura para una unidad de procesamiento fractal Para poder calcular la diferencia media absoluta (MAD, por sus siglas en inglés), cada píxel de un bloque rango es comparado con dos píxeles de un bloque dominio. Los módulos de codificación poseen dos sumadores, como se muestra en la Figura 6. Esto permite ejecutar en pipeline la diferencia entre píxeles de un bloque rango y un bloque dominio, y la acumulación de éstas diferencias para calcular la MAD de cada bloque transformación, reduciendo casi a la mitad el tiempo necesario para realizar esta tarea utilizando un solo sumador. El primer sumador es parte de un acumulador, con dos entradas de datos, las cuales están conectadas a las salidas de dos multiplexores que seleccionan las fuentes de datos. El segundo sumador es parte de un bloque cuya tarea específica es calcular la MAD para cada bloque dominio. El módulo de codificación fractal posee también un comparador, el cual sirve para clasificar los bloques rangos en el particionamiento y para realizar las comparaciones del error MAD, seleccionando la mejor transformación. Figura 5. Decodificadores de direcciones para acceder a los píxeles dentro de un sub-sector de imagen.

5 Tabla 1. Frecuencia de reloj necesaria para obtener procesamiento en tiempo real de secuencias de cuadros de video. 4. CONCLUSIONES Figura 6. Arquitectura para el módulo de codificación fractal. 3. RESULTADOS El número de ciclos de reloj necesarios para comparar un bloque rango contra un bloque dominio y sus 8 transformaciones isométricas es 90. Cada módulo de codificación fractal compara 8 8 bloques rangos contra bloques dominios, y la codificación de un subsector de imagen se realiza en = 1.296e+6 ciclos de reloj. Para codificar tres niveles de resolución se necesitan 3.888e+6 ciclos de reloj. Con una frecuencia de reloj de 160 MHz, la codificación es realizada en 24.3 ms, la cual es suficiente para codificar en tiempo real secuencias de cuadros de video. La frecuencia de reloj es una función del método usado, del grado de paralelismo empleado (el número de módulos de codificación en cada unidad de procesamiento) y del tamaño de la ventana de búsqueda (número de dominios). La Tabla 1 muestra la frecuencia de reloj que se necesita para poder procesar cuadros de video en tiempo real. La primera columna muestra el caso en el que se utilizan cuatro módulos de codificación fractal en cada unidad de procesamiento. La segunda columna corresponde al uso de dos sumadores. La tercera columna ilustra el caso en el cual son usados cuatro módulos de codificación fractal, dos sumadores, y submuestreo en tablero de ajedrez para los bloques dominios, el cual es el caso implementado en este trabajo. Los resultados aparecen para diferentes tamaños de la ventana de búsqueda local de similitud. En este trabajo se ha utilizado L = 7. La arquitectura propuesta ha sido simulada usando VHDL de Active e HDL ise4.2. La arquitectura de una unidad de procesamiento fue sintetizada para su implementación en una tarjeta para FPGA de Virtex, y el número de compuertas necesarias para implementar la arquitectura es de La implementación en FPGA de un módulo de codificación fractal requiere de 3986 compuertas. Se ha presentado una nueva arquitectura para codificación fractal de imágenes, La cual utiliza particionamiento quadtree a través imágenes de múltiples niveles de resolución. Puede ser configurada para obtener diferentes razones de compresión, mediante el ajuste de los umbrales de contraste. La arquitectura propuesta puede ser usada para procesamiento de video en tiempo real. La arquitectura aprovecha las ventajas ofrecidas por el Método propuesto, el cual fue diseñado para implementarse en forma simple y modular. Esta característica hace a ambos, el método y la arquitectura, adecuados para implementarse en FPGAs o en circuitos integrados VLSI. Alejandro Martínez Ramírez agradece al Consejo Nacional de Ciencia y Tecnología, CONACYT, de México, el apoyo otorgado mediante la beca para estudios de doctorado número _/_ Este trabajo fue parcialmente apoyado por CONACYT a través de los proyectos A, y I A. 5. REFERENCIAS [1] Ning Lu. Fractal Imaging (Cap. 6, pp , Academic Press, 1997). [2] M. Gharavi-R. De Nardo-Y. Tenda-T. Huang, Resolution Enhancement of images using fractal coding in Visual Communications and Image Processing 97, J. Biemond and E. J. Delp, Eds., San Jose, CA, USA, Feb 1997, vol of SPIE Proceedings, pp [3] R. Rinaldo and G. Calvagno, Image coding by block prediction of multiresolution subimages, IEEE Transactions on Image Processing, vol. 4, no. 7, pp , July [4] H. Lin, and A. N. Venetsanopoulos, "A pyramid algorithm for fast fractal image compression," Proceedings of 1995, IEEE International Conference on Image Processing, vol.3, p , Washington, USA, 1995 [5] A. Martínez R., A. Díaz S., M. Linares A. and J. Vega P., Simple and Fast Fractal Image Compression for VLSI Circuits. Proc. International Symposium on Image and Signal Processing and Analysis, ISPA 2003, Rome Italy, Sept

METODO RAPIDO DE COMPRESION FRACTAL MULTI-RESOLUCION. *A. Martínez Ramírez, *A. Díaz Sánchez,*M. Linares Aranda, **J. Vega Pineda

METODO RAPIDO DE COMPRESION FRACTAL MULTI-RESOLUCION. *A. Martínez Ramírez, *A. Díaz Sánchez,*M. Linares Aranda, **J. Vega Pineda METODO RAPIDO DE COMPRESION FRACTAL MULTI-RESOLUCION. *A. Martínez Ramírez, *A. Díaz Sánchez,*M. Linares Aranda, **J. Vega Pineda *INAOE Instituto Nacional de Astrofísica Optica y Electrónica Luis Enrique

Más detalles

Apuntes de Compresión Fractal de Imágenes

Apuntes de Compresión Fractal de Imágenes Apuntes de Compresión Fractal de Imágenes Gonzalo Rojas C., Ulrich Raff B. Grupo de Procesamiento de Imágenes Departamento de Física Universidad de Santiago de Chile Av. Ecuador 3493 Santiago, CHILE E-MAIL:

Más detalles

PROCESAMIENTO DIGITAL DE IMÁGENES MEDIANTE EL USO DE UN FPGA Y LENGUAJE VHDL

PROCESAMIENTO DIGITAL DE IMÁGENES MEDIANTE EL USO DE UN FPGA Y LENGUAJE VHDL PROCESAMIENTO DIGITAL DE IMÁGENES MEDIANTE EL USO DE UN FPGA Y LENGUAJE VHDL N. E. Chávez Rodríguez*, A. M. Vázquez Vargas** *Departamento de Computación **Departamento de Procesamiento Digital de Señales

Más detalles

Compresión Run Lenght con FPGA aplicada a imágenes de información geográfica en formatos raster y vector.

Compresión Run Lenght con FPGA aplicada a imágenes de información geográfica en formatos raster y vector. Compresión Run Lenght con FPGA aplicada a imágenes de información geográfica en formatos raster y vector. Santos Martín López Estrada, René A. Cumplido Parra, Claudia Feregrino Uribe Instituto Nacional

Más detalles

Laboratorio de Diseño de Sistemas Digitales

Laboratorio de Diseño de Sistemas Digitales Proceso de Diseño Laboratorio de Diseño de Sistemas Digitales I Semestre 2008 Ing. Gabriela Ortiz L. Diseño Implementación Depuración Diseño: Concepto inicial. Cuál es la función que lleva a cabo el objeto?

Más detalles

HOY en día, los arreglos de compuertas

HOY en día, los arreglos de compuertas ENINV IE 2010 Encuentro de Investigación en Ingeniería Eléctrica Zacatecas, Zac, Marzo 25 26, 2010 Plataforma para la implementación de algoritmos de Procesamiento Digital de Imágenes en arquitecturas

Más detalles

Implementación de la transformada wavelet discreta para imágenes en un FPGA

Implementación de la transformada wavelet discreta para imágenes en un FPGA Implementación de la transformada wavelet discreta para imágenes en un FPGA Madeleine León 1, Carlos A. Murgas 1, Lorena Vargas 2, Leiner Barba 2, Cesar Torres 2 1 Estudiantes de pregrado de la Universidad

Más detalles

Palabras Clave: Vídeo en FPGA, Procesamiento en Tiempo Real RESUMEN

Palabras Clave: Vídeo en FPGA, Procesamiento en Tiempo Real RESUMEN Procesamiento de Vídeo en Tiempo Real Utilizando FPGA J. G. Velásquez-Aguilar, A. Zamudio-Lara Centro de Investigación en Ingeniería y Ciencias Aplicadas, Universidad Autónoma del Estado de Morelos, Cuernavaca,

Más detalles

Workshop de Investigadores en Ciencias de la Computación WICC 2002

Workshop de Investigadores en Ciencias de la Computación WICC 2002 "Estimación y Compensación de Movimientos en Video Codificado" Magister Claudia Cecilia Russo (UNLP) 1 Magister Hugo Ramón (UNLP) 2 Resumen En los últimos años han ido apareciendo nuevas aplicaciones en

Más detalles

CAPÍTULO 3 MÓDULO DIGITAL PARA CONVERSIÓN DE VIDEO

CAPÍTULO 3 MÓDULO DIGITAL PARA CONVERSIÓN DE VIDEO CAPÍTULO 3 MÓDULO DIGITAL PARA CONVERSIÓN DE VIDEO 3.1 INTRODUCCIÓN Las señales provenientes de una tarjeta de video de una computadora son formatos estandarizados que podemos emplear para desplegar información

Más detalles

Reproducción de una Imagen en un Monitor VGA Utilizando un FPGA

Reproducción de una Imagen en un Monitor VGA Utilizando un FPGA 7 Reproducción de una Imagen en un Monitor VGA Utilizando un FPGA Michael Alejandro Diaz Illa, Alfredo Granados Ly Facultad de Ingeniería Electrónica y Eléctrica, Universidad Nacional Mayor de San Marcos,

Más detalles

T6. CIRCUITOS ARITMÉTICOS

T6. CIRCUITOS ARITMÉTICOS T6. CIRCUITOS ARITMÉTICOS Circuitos Aritméticos Son dispositivos MSI que pueden realizar operaciones aritméticas (suma, resta, multiplicación y división) con números binarios. De todos los dispositivos,

Más detalles

Análisis de un sistema Dual-Tone Multi-Frequency (DTMF)

Análisis de un sistema Dual-Tone Multi-Frequency (DTMF) Análisis de un sistema Dual-Tone Multi-Frequency (DTMF) Ignacio Acero, Andrés Arévalo, Santiago López Ingeniería Electrónica, Universidad Sergio Arboleda ignacio.acero@usa.edu.co andres.arevalo@correo.usa.edu.co

Más detalles

El tamaño, estructura, número de bloques y la cantidad y conectividad de las conexiones varian en las distintas arquitecturas.

El tamaño, estructura, número de bloques y la cantidad y conectividad de las conexiones varian en las distintas arquitecturas. Que es una FPGA? Las FPGA s (Field Programmable Gate Array) Son dispositivos lógicos de propósito general programable por los usuarios, compuesto de bloques lógicos comunicados por conexiones programables.

Más detalles

TELECOMMUNICATION APPLICATION USING FPGA. A RADIO SOFTWARE APPROXIMATION

TELECOMMUNICATION APPLICATION USING FPGA. A RADIO SOFTWARE APPROXIMATION TELECOMMUNICATION APPLICATION USING FPGA. A RADIO SOFTWARE APPROXIMATION APLICACIONES PARA TELECOMUNICACIONES EMPLEANDO FPGAs: UNA APROXIMACIÓN A RADIO SOFTWARE Ferney Orlando Amaya Universidad Javeriana

Más detalles

CURSO DISEÑO DE SISTEMAS DIGITALES MEDIANTE VHDL PARA SU IMPLEMENTACIÓN CON FPGAS. 40 horas (15 horas teoría + 25 horas práctica)

CURSO DISEÑO DE SISTEMAS DIGITALES MEDIANTE VHDL PARA SU IMPLEMENTACIÓN CON FPGAS. 40 horas (15 horas teoría + 25 horas práctica) CURSO DISEÑO DE SISTEMAS DIGITALES MEDIANTE VHDL PARA SU IMPLEMENTACIÓN CON FPGAS 40 horas (15 horas teoría + 25 horas práctica) OBJETIVOS Aprendizaje del lenguaje VHDL para el diseño de sistemas digitales

Más detalles

GENERADOR AUTOMÁTICO DE FFT CON ALTO GRADO DE PARALELISMO

GENERADOR AUTOMÁTICO DE FFT CON ALTO GRADO DE PARALELISMO GENERADOR AUTOMÁTICO DE FFT CON ALTO GRADO DE PARALELISMO Julián F. Acosta Orozco, Mario Vera-Lizcano, Jaime Velasco Medina Grupo de Bio-Nanoelectrónica, EIEE, Universidad del Valle A.A. 25360, Cali, Colombia

Más detalles

DISEÑO DE DIVISORES PARALELOS Y SECUENCIALES DE N/N BITS USANDO FPGAS

DISEÑO DE DIVISORES PARALELOS Y SECUENCIALES DE N/N BITS USANDO FPGAS 1 DISEÑO DE DIVISORES PARALELOS Y SECUENCIALES DE N/N BITS USANDO FPGAS John M. Espinosa-Duran, Juan G. Catuche-Girón, Mario E. Vera-Lizcano, Jaime Velasco-Medina Grupo de Bio-nanoelectrónica Escuela EIEE.

Más detalles

Arquitectura Básica para Controladores de Lógica Difusa a Programarse en FPGAs

Arquitectura Básica para Controladores de Lógica Difusa a Programarse en FPGAs Arquitectura Básica para Controladores de Lógica Difusa a Programarse en FPGAs Juan C. Herrera Lozada, jcrls@ipn.mx Ma. de Lourdes Olvera Cárdenas, lolvera@ipn.mx Ma. Teresa Lozano Hernández. tlozanoh@ipn.mx

Más detalles

UNIVERSIDAD NACIONAL FEDERICO VILLARREAL FACULTAD DE INGENIERÍA ELECTRÓNICA E INFORMÁTICA SÍLABO

UNIVERSIDAD NACIONAL FEDERICO VILLARREAL FACULTAD DE INGENIERÍA ELECTRÓNICA E INFORMÁTICA SÍLABO SÍLABO ASIGNATURA: MICROELECTRÓNICA CÓDIGO: 8F0108 1. DATOS GENERALES 1.1. DEPARTAMENTO ACADÉMICO : Ing. Electrónica e Informática 1.2. ESCUELA PROFESIONAL : Ingeniería de Mecatrónica 1.3. CICLO DE ESTUDIOS

Más detalles

VHDL y el método de diseño basado en descripción y síntesis. RESUMEN.

VHDL y el método de diseño basado en descripción y síntesis. RESUMEN. VHDL y el método de diseño basado en descripción y síntesis. AUTOR : Pablo Mazzara. Grupo de Microelectrónica del IIE. Facultad de Ingeniería. Montevideo. Uruguay. e-mail mazzara@iie.edu.uy RESUMEN. Una

Más detalles

CAPITULO 5. DISPOSITIVOS DE LOGICA RECONFIGURABLE

CAPITULO 5. DISPOSITIVOS DE LOGICA RECONFIGURABLE CAPITULO 5. DISPOSITIVOS DE LOGICA RECONFIGURABLE Los FPGA fueron introducidos por Xilinx en la mitad de 1980. Ellos difieren de los CPLDs en la arquitectura, por su tecnología de almacenamiento, número

Más detalles

MAXHC11. TARJETA DE BAJO COSTE PARA EL DISEÑO MIXTO HARDWARE-SOFTWARE

MAXHC11. TARJETA DE BAJO COSTE PARA EL DISEÑO MIXTO HARDWARE-SOFTWARE MAXHC11. TARJETA DE BAJO COSTE PARA EL DISEÑO MIXTO HARDWARE-SOFTWARE Sadot Alexandres F.¹, José D. Muñoz F.², Pedro Pérez de A.³ Departamento de Electrónica y Automática. Escuela Técnica Superior de Ingeniería

Más detalles

APLICACIÓN DE LÓGICA DIFUSA EN EL CONTROL DE CONTRASTE DE IMÁGENES

APLICACIÓN DE LÓGICA DIFUSA EN EL CONTROL DE CONTRASTE DE IMÁGENES APLICACIÓN DE LÓGICA DIFUSA EN EL CONTROL DE CONTRASTE DE IMÁGENES Nashaat M. Hussein Angel Barriga Instituto de Microelectrónica de Sevilla (CNM-CSIC)/ Universidad de Sevilla, {nashaat,barriga}@imse.cnm.es

Más detalles

DESARROLLO DE UN COPROCESADOR EN PUNTO FLOTANTE PARA LA RESOLUCIÓN DE LA ECUACIÓN DE POISSON 1D EN ESTRUCTURAS SOI. Ingeniería Electrónica

DESARROLLO DE UN COPROCESADOR EN PUNTO FLOTANTE PARA LA RESOLUCIÓN DE LA ECUACIÓN DE POISSON 1D EN ESTRUCTURAS SOI. Ingeniería Electrónica DESARROLLO DE UN COPROCESADOR EN PUNTO FLOTANTE PARA LA RESOLUCIÓN DE LA ECUACIÓN DE POISSON 1D EN ESTRUCTURAS SOI Ingeniería Electrónica Francisco Pasadas Cantos Granada 01 Directores: Antonio García

Más detalles

Formato para prácticas de laboratorio

Formato para prácticas de laboratorio CARRERA PLAN DE ESTUDIO CLAVE ASIGNATURA NOMBRE DE LA ASIGNATURA IC 2003-1 5040 Circuitos Digitales Avanzados PRÁCTICA No. 6 LABORATORIO DE NOMBRE DE LA PRÁCTICA DURACIÓN (HORA) Multiplicador binario 4

Más detalles

DISEÑO DE UN ALGORITMO PARALELO PARA CODIFICACIÓN DE VIDEO MPEG4, SOBRE UN CLUSTER DE COMPUTADORAS PERSONALES.

DISEÑO DE UN ALGORITMO PARALELO PARA CODIFICACIÓN DE VIDEO MPEG4, SOBRE UN CLUSTER DE COMPUTADORAS PERSONALES. DISEÑO DE UN ALGORITMO PARALELO PARA CODIFICACIÓN DE VIDEO MPEG4, SOBRE UN CLUSTER DE COMPUTADORAS PERSONALES. Autores: Abelardo Rodríguez L.*, Manuel Pérez M. **, Alberto González T. **, José Hernández

Más detalles

Diseño e Implementación de un Lector de Tarjeta de Memoria SD en FPGA

Diseño e Implementación de un Lector de Tarjeta de Memoria SD en FPGA Diseño e Implementación de un Lector de Tarjeta de Memoria SD en FPGA Raúl Ruiz Meza, César Luis Pérez Bautista Instituto Politécnico Nacional, Unidad Profesional Adolfo López Mateos s/n. México, D.F.,

Más detalles

IP core Genérico para Adquisición y Desplegado de Imágenes en Plataforma Basada en FPGA

IP core Genérico para Adquisición y Desplegado de Imágenes en Plataforma Basada en FPGA IP core Genérico para Adquisición y Desplegado de Imágenes en Plataforma Basada en FPGA González Aguirre Marco Antonio 1, Morales Velázquez Luis 1, Osornio Ríos Roque Alfredo 1 y Morales Hernández Luis

Más detalles

PROGRAMA DE CURSO Modelo 2009

PROGRAMA DE CURSO Modelo 2009 REQUISITOS: HORAS: 3 Horas a la semana CRÉDITOS: PROGRAMA(S) EDUCATIVO(S) QUE LA RECIBE(N): IETRO PLAN: 2009 FECHA DE REVISIÓN: Mayo de 2011 Competencia a la que contribuye el curso. DEPARTAMENTO: Departamento

Más detalles

Introducción a LabVIEW FPGA y CompactRIO

Introducción a LabVIEW FPGA y CompactRIO Introducción a LabVIEW FPGA y CompactRIO Familia de Productos Embebidos de LabVIEW Tecnología FPGA Interconexiones Programables Bloques Lógicos Bloques de E/S Importancia de FPGA en Sistemas Alta Confiabilidad

Más detalles

Diseño VHDL de módulos combinacionales básicos

Diseño VHDL de módulos combinacionales básicos GRUPO DE DISEÑO HARDWARE SOFTWARE DIET ESCET URJC W H S W Informe técnico: 001_01 Fecha: 03-03-2006 Proyecto: Subproyecto: Herramientas software: Componentes hardware: Docencia VHDL Veribest Ad-hoc IT_001_01

Más detalles

DECODIFICADORES. Para cualquier código dado en las entradas solo se activa una de las N posibles salidas. 2 N

DECODIFICADORES. Para cualquier código dado en las entradas solo se activa una de las N posibles salidas. 2 N DECODIFICADORES Tienen como función detectar la presencia de una determinada combinación de bits en sus entradas y señalar la presencia de este código mediante un cierto nivel de salida. Un decodificador

Más detalles

UNIDADES FUNCIONALES DEL ORDENADOR TEMA 3

UNIDADES FUNCIONALES DEL ORDENADOR TEMA 3 UNIDADES FUNCIONALES DEL ORDENADOR TEMA 3 INTRODUCCIÓN El elemento hardware de un sistema básico de proceso de datos se puede estructurar en tres partes claramente diferenciadas en cuanto a sus funciones:

Más detalles

INTRODUCCIÓN AL SOFTWARE ISE (Integrated Software Environment) DE XILINX

INTRODUCCIÓN AL SOFTWARE ISE (Integrated Software Environment) DE XILINX INTRODUCCIÓN AL SOFTWARE ISE (Integrated Software Environment) DE XILINX Índice GUÍA DE INICIO AL SOFTWARE ISE DE XILINX... 1 1. Introducción... 1 2. Inicio del software ISE (Integrated Software Environment)

Más detalles

FUNCIONES ARITMÉTICAS Y

FUNCIONES ARITMÉTICAS Y Tema 3 FUNCIONES ARITMÉTICAS Y LÓGICAS 3.. INTRODUCCIÓN Hasta ahora hemos visto como se podían minimizar funciones booleanas, y como se podían implementar a partir de puertas discretas. En los temas siguientes

Más detalles

Improved Intra-prediction for Video Coding.

Improved Intra-prediction for Video Coding. Universidad Autónoma de Madrid Escuela Politécnica Superior Improved Intra-prediction for Video Coding. Anteproyecto Marta Merlo Serrano Tutor: Ebroul Izquierdo Ponente: José María Martínez Sánchez Madrid,

Más detalles

Introducción a las FPGA

Introducción a las FPGA Introducción a las FPGA Introducción a la Microfabricación y las FPGA Instituto Balseiro 12 de Agosto 2013 Hoy veremos... Menú del Día Qué es una FPGA. Para qué se usan. Arquitecturas. Flujo de diseño.

Más detalles

ARQUITECTURAS PARA ALGORITMOS DE MORFOLOGÍA MATEMÁTICA DE IMÁGENES BINARIAS EN AHDL

ARQUITECTURAS PARA ALGORITMOS DE MORFOLOGÍA MATEMÁTICA DE IMÁGENES BINARIAS EN AHDL ARQUITECTURAS PARA ALGORITMOS DE MORFOLOGÍA MATEMÁTICA DE IMÁGENES BINARIAS EN AHDL Ing. Ernesto Akio Yoshimoto Ninamango Grupo de Procesamiento Digital de Señales e Imágenes Pontificia Universidad Católica

Más detalles

TEMA 5. SISTEMAS COMBINACIONALES MSI.

TEMA 5. SISTEMAS COMBINACIONALES MSI. Fundamentos de Computadores. Circuitos Combinacionales MSI T5-1 TEMA 5. SISTEMAS COMBINACIONALES MSI. INDICE: INTRODUCCIÓN DECODIFICADORES o REALIZACIÓN DE FUNCIONES CON DECODIFICADORES CONVERTIDORES DE

Más detalles

Proyecto de Diseño 2

Proyecto de Diseño 2 Altera University Program 1 Proyecto de Diseño 2 Números y Visualizadores El objetivo de esta práctica es diseñar circuitos combinacionales que realicen conversiones numéricas de binario a decimal y adición

Más detalles

1.- DATOS DE LA ASIGNATURA. Diseño Digital Avanzado con FPGAs. Nombre de la asignatura: Carrera: Ingeniería Electrónica. Clave de la asignatura:

1.- DATOS DE LA ASIGNATURA. Diseño Digital Avanzado con FPGAs. Nombre de la asignatura: Carrera: Ingeniería Electrónica. Clave de la asignatura: 1.- DATOS DE LA ASIGNATURA Nombre de la asignatura: Carrera: Clave de la asignatura: (Créditos) SATCA 1 Diseño Digital Avanzado con FPGAs Ingeniería Electrónica SDJ 1203 4 2 6 2.- PRESENTACIÓN Caracterización

Más detalles

DISEÑO, IMPLEMENTACIÓN Y VERIFICACIÓN DE UN SISTEMA DE HARDWARE RECONFIGURABLE PARA APLICACIONES DE CONTROL.

DISEÑO, IMPLEMENTACIÓN Y VERIFICACIÓN DE UN SISTEMA DE HARDWARE RECONFIGURABLE PARA APLICACIONES DE CONTROL. DISEÑO, IMPLEMENTACIÓN Y VERIFICACIÓN DE UN SISTEMA DE HARDWARE RECONFIGURABLE PARA APLICACIONES DE CONTROL. Javier Ernesto Santos Estepa Universidad Distrital Francisco José De Caldas 2015. Bogotá-Colombia

Más detalles

DISEÑO DE UN ROBOT MÓVIL PARA LA DETECCIÓN Y RASTREO DE UNA TRAYECTORIA BASADA EN PERCEPCIONES DE COLOR

DISEÑO DE UN ROBOT MÓVIL PARA LA DETECCIÓN Y RASTREO DE UNA TRAYECTORIA BASADA EN PERCEPCIONES DE COLOR DISEÑO DE UN ROBOT MÓVIL PARA LA DETECCIÓN Y RASTREO DE UNA TRAYECTORIA BASADA EN PERCEPCIONES DE COLOR Design of a mobile robot for the detection and tracking of a path based on color perception Verónica

Más detalles

Dispositivos Lógicos Programables (FPGAs) Guillermo Güichal Emtech www.emtech.com.ar

Dispositivos Lógicos Programables (FPGAs) Guillermo Güichal Emtech www.emtech.com.ar Dispositivos Lógicos Programables (FPGAs) Guillermo Güichal Emtech www.emtech.com.ar Temario Introducción Circuitos Digitales FPGAs Flujo y Herramientas de Diseño Diseño para Síntesis Simulación Ejemplos

Más detalles

Técnicas de Programación Hardware: CAD para FPGAs y CPLDs

Técnicas de Programación Hardware: CAD para FPGAs y CPLDs Técnicas de Programación Hardware: CAD para FPGAs y CPLDs Clase 4: FPGAs Por: Nelson Acosta & Daniel Simonelli UNICEN - Tandil - 1999 1 Implementación de Sistemas Procesador convencional. Economico, conjunto

Más detalles

Yull Arturo Matamba Valencia Andrés Xavier Rogel Valarezo

Yull Arturo Matamba Valencia Andrés Xavier Rogel Valarezo Yull Arturo Matamba Valencia Andrés Xavier Rogel Valarezo Sustentación de velocidades de usuario hasta 144 kbit/s, con cobertura y movilidad completas en zonas extensas y hasta 2 Mbit/s, en situaciones

Más detalles

SINTESIS Y DESCRIPCIÓN DE CIRCUITOS DIGITALES UTILIZANDO VHDL ANTECEDENTES

SINTESIS Y DESCRIPCIÓN DE CIRCUITOS DIGITALES UTILIZANDO VHDL ANTECEDENTES ANTECEDENTES En los últimos diez años la industria electrónica ha tenido una gran evolución en el desarrollo de sistemas digitales; desde computadoras personales, sistemas de audio y vídeo hasta dispositivos

Más detalles

"B4-78" Modulación generalizada por ancho de pulso utilizando una representación en vectores espaciales implementada en el FPGA Virtex II-Pro

B4-78 Modulación generalizada por ancho de pulso utilizando una representación en vectores espaciales implementada en el FPGA Virtex II-Pro III CONGRESO VENEZOLANO DE REDES Y ENERGÍA ELÉCTRICA Comité Nacional Venezolano Marzo 2012 "B4-78" Modulación generalizada por ancho de pulso utilizando una representación en vectores espaciales implementada

Más detalles

Sistemas de Servo Control 2: Servomecanismos Digitales.

Sistemas de Servo Control 2: Servomecanismos Digitales. Marco Antonio Pérez Cisneros *, y Mark Readman + * División de Electrónica y Computación, CUCEI, Universidad de Guadalajara, México. + Consultor Control Systems Principles RESUMEN: Este es uno de una serie

Más detalles

Introducción a FPGAs. Contenido

Introducción a FPGAs. Contenido Introducción a FPGAs Dra. Claudia Feregrino cferegrino@inaoep.mx Contenido 1. FPGA 2. Arquitectura genérica 3. Celda lógica 4. Field Programmable 5. Cómo se programa un FPGA 6. Herramientas de diseño 7.

Más detalles

Electrónica Digital II

Electrónica Digital II Electrónica Digital II M. C. Felipe Santiago Espinosa Aplicaciones de los FPLDs Octubre / 2014 Aplicaciones de los FPLDs Los primeros FPLDs se usaron para hacer partes de diseños que no correspondían a

Más detalles

Sistema de Compresión de imágenes bajo el dominio de la TCD.

Sistema de Compresión de imágenes bajo el dominio de la TCD. 238 Encuentro de Investigación en IE, 5 7 de Abril, 2006 Encuentro de Investigación en Ingeniería Eléctrica Zacatecas, Zac, Abril 5 7, 2006 Sistema de Compresión de imágenes bajo el dominio de la TCD.

Más detalles

CODIFICADORES. Cuando solo una de las entradas está activa para cada combinación de salida, se le denomina codificador completo.

CODIFICADORES. Cuando solo una de las entradas está activa para cada combinación de salida, se le denomina codificador completo. Circuitos Combinacionales MSI CODIFICADORES Son los dispositivos MSI que realizan la operación inversa a la realizada por los decodificadores. Generalmente, poseen 2 n entradas y n salidas. Cuando solo

Más detalles

Introducción 7. Introducción

Introducción 7. Introducción Introducción 7 Introducción En las últimas décadas hemos asistido a un rápido desarrollo de los sistemas electrónicos digitales, origen y consecuencia del crecimiento de las redes de comunicaciones, de

Más detalles

Laboratorio Web para Prototipado y Verificación de Sistemas Hardware/Software

Laboratorio Web para Prototipado y Verificación de Sistemas Hardware/Software Laboratorio Web para Prototipado y Verificación de Sistemas Hardware/Software Gómez-Arribas F J, González I, González J y Martínez J Escuela Politécnica Superior, Universidad Autónoma de Madrid, España,

Más detalles

Umbral Científico Fundación Universitaria Manuela Beltrán umbralcientifico@umb.edu.co ISSN (Versión impresa): 1692-3375 COLOMBIA

Umbral Científico Fundación Universitaria Manuela Beltrán umbralcientifico@umb.edu.co ISSN (Versión impresa): 1692-3375 COLOMBIA Umbral Científico Fundación Universitaria Manuela Beltrán umbralcientifico@umb.edu.co ISSN (Versión impresa): 1692-3375 COLOMBIA 2004 Dora María Ballesteros DISEÑO DE FILTROS FIR-WAVELET SOBRE FPGAS PARA

Más detalles

DISEÑO DE UN CONVERTIDOR ANÁLOGO-DIGITAL INTEGRADO TIPO PARALELO

DISEÑO DE UN CONVERTIDOR ANÁLOGO-DIGITAL INTEGRADO TIPO PARALELO DISEÑO DE UN CONVERTIDOR ANÁLOGO-DIGITAL INTEGRADO TIPO PARALELO Autores Iván Jaramillo J. i_jaramj@ing.unal.edu.co (1) Antonio García R. angarcia@uniandes.edu.co (2) Fernando Prieto Avellaneda (3) Carlos

Más detalles

Estimación de Movimiento (Marzo 2012)

Estimación de Movimiento (Marzo 2012) Estimación de Movimiento (Marzo 2012) 1 Estimación de Movimiento (Marzo 2012) Iván López Espejo, Jonathan Prados Garzón Documento que trata de la estimación de movimiento en imágenes. L I. INTRODUCCIÓN

Más detalles

El diseño de filtros digitales en FPGAs.

El diseño de filtros digitales en FPGAs. NÚMERO 20 SEPTIEMBRE DEL 2005 vol - 3 ISSN 1696-7208 El diseño de filtros digitales en FPGAs. Es cada vez mayor el uso que la industria da a las FPGAs, un tipo particular de circuito integrado de gran

Más detalles

Filtrado de Imágenes y Detección de Orillas Utilizando un Filtro Promediador Móvil Multipunto Unidimensional

Filtrado de Imágenes y Detección de Orillas Utilizando un Filtro Promediador Móvil Multipunto Unidimensional Filtrado de Imágenes y Detección de Orillas Utilizando un Filtro Promediador Móvil Multipunto Unidimensional Mario A. Bueno a, Josué Álvarez-Borrego b, Leonardo Acho a y Vitaly Kober c mbueno@cicese.mx,

Más detalles

Tecnología de fabricación en VLSI

Tecnología de fabricación en VLSI Tecnología de fabricación en VLSI Clave del curso: EED307-3 (Opcional como curso relacionado con el proyecto de Maestría). INSTRUCTOR: SESION: PERIODO: Dr. Juan Luis del Valle Martes y Viernes, 9:00-11:00

Más detalles

Práctica nº 4. Herramienta de diseño digital Quartus II.

Práctica nº 4. Herramienta de diseño digital Quartus II. Grado en Ingeniería de Tecnologías de Telecomunicación. Escuela Técnica Superior de Ingeniería Industrial y de Telecomunicación. Electrónica Digital I. Práctica nº 4. Herramienta de diseño digital Quartus

Más detalles

SOMI XVIII Congreso de Instrumentación MICROONDAS JRA1878 TRANSMISIÓN DE AUDIO Y VIDEO A TRAVÉS DE FIBRA ÓPTICA CON PREMODULACIÓN PCM

SOMI XVIII Congreso de Instrumentación MICROONDAS JRA1878 TRANSMISIÓN DE AUDIO Y VIDEO A TRAVÉS DE FIBRA ÓPTICA CON PREMODULACIÓN PCM TRANSMISIÓN DE AUDIO Y VIDEO A TRAVÉS DE FIBRA ÓPTICA CON PREMODULACIÓN PCM J. Rodríguez-Asomoza, D. Báez-López, E. López-Pillot. Universidad de las Américas, Puebla (UDLA-P) Departamento de Ingeniería

Más detalles

Problemas de Arquitectura de Redes, Sistemas y Servicios 2 o Grado en Ingeniería en Tecnologías de Telecomunicación Conjunto de problemas 6

Problemas de Arquitectura de Redes, Sistemas y Servicios 2 o Grado en Ingeniería en Tecnologías de Telecomunicación Conjunto de problemas 6 Problemas de Arquitectura de Redes, Sistemas y Servicios 2 o Grado en Ingeniería en Tecnologías de Telecomunicación Conjunto de problemas 6 Problema 6.1: Se pretende utilizar una red de area local de 10Mbps

Más detalles

Hardware Libre: Clasificación y desarrollo de hardware reconfigurable en entornos GNU/Linux

Hardware Libre: Clasificación y desarrollo de hardware reconfigurable en entornos GNU/Linux Hardware Libre: Clasificación y desarrollo de hardware reconfigurable en entornos GNU/Linux Iván González, Juan González, Francisco Gómez-Arribas Escuela Politécnica Superior Universidad Autónoma de Madrid

Más detalles

Controlador Difuso Experimental para sistema Ball and Beam, empleando realimentación por visión artificial.

Controlador Difuso Experimental para sistema Ball and Beam, empleando realimentación por visión artificial. Controlador Difuso Experimental para sistema Ball and Beam, empleando realimentación por visión artificial. Mauricio Reyes A., Marcelo Moisan N., Renato Salinas S., Ph.D. Departamento de Ingeniería Eléctrica,

Más detalles

SÍNTESIS DE SISTEMAS DE CONTROL DIFUSOS MEDIANTE HERRAMIENTAS DE DISEÑO DSP SOBRE FPGAS 1

SÍNTESIS DE SISTEMAS DE CONTROL DIFUSOS MEDIANTE HERRAMIENTAS DE DISEÑO DSP SOBRE FPGAS 1 SÍNTESIS DE SISTEMAS DE CONTROL DIFUSOS MEDIANTE HERRAMIENTAS DE DISEÑO DSP SOBRE FPGAS 1 S. Sánchez-Solano 1, M. Brox 2, A. Cabrera 3 1 Instituto de Microelectrónica de Sevilla (CNM-CSIC). Sevilla, España.

Más detalles

Test 1.- 2.- 3.- 4.-

Test 1.- 2.- 3.- 4.- Test.- En la figura se muestra el diagrama de estados de Huffman-Mealy de una unidad de control. Indique si las siguientes afirmaciones son verdaderas: I s s/c,c3 S S S2 s/c2 I/c s/c I. La unidad de control

Más detalles

TEMA 4. Unidades Funcionales del Computador

TEMA 4. Unidades Funcionales del Computador TEMA 4 Unidades Funcionales del Computador Álvarez, S., Bravo, S., Departamento de Informática y automática Universidad de Salamanca Introducción El elemento físico, electrónico o hardware de un sistema

Más detalles

Implementación en FPGA de un Código Reed Solomon RS(255,239)

Implementación en FPGA de un Código Reed Solomon RS(255,239) Implementación en FPGA de un Código Reed Solomon RS(255,239) Pablo Gianni (UNRC), Gerardo Di Claudio (UNRC), Fernando Corteggiano (UNRC), Martín del Barco (ClariPhy Argentina S.A.) Universidad Nacional

Más detalles

INSTITUTO DE ELECTRÓNICA Y COMPUTACIÓN

INSTITUTO DE ELECTRÓNICA Y COMPUTACIÓN INSTITUTO DE ELECTRÓNICA Y COMPUTACIÓN SISTEMAS DIGITALES Tutorial para el Diseño y Simulación de un circuito digital con VHDL, Síntesis e Implementación en un FPGA Profesor: M. C. Felipe Santiago Espinosa

Más detalles

Implementación de MicroBlaze para Robótica Móvil

Implementación de MicroBlaze para Robótica Móvil DE INGENIERÍA ARQUITECTURA Y DISEÑO VERTICE 2012 Implementación de MicroBlaze para Robótica Móvil Ing. Ulises Orozco-Rosas 1, Dr. Roberto Herrera-Charles 2 Resumen: Este artículo presenta la configuración

Más detalles

FPGA (CAMPO DE MATRIZ DE PUERTAS PROGRAMABLES).

FPGA (CAMPO DE MATRIZ DE PUERTAS PROGRAMABLES). FPGA (CAMPO DE MATRIZ DE PUERTAS PROGRAMABLES). 1 1 FIELD PROGRAMMABLE GATE ARRAY Un FPGA (Field Programmable Gate Array) permite implementar cualquier circuito digital de aplicación específica. Las aplicaciones

Más detalles

XI SIMPOSIO DE SEÑALES, IMÁGENES Y VISIÓN ARTIFICIAL. STSIVA 2006

XI SIMPOSIO DE SEÑALES, IMÁGENES Y VISIÓN ARTIFICIAL. STSIVA 2006 XI SIMPOSIO DE SEÑALES, IMÁGENES Y VISIÓN ARTIFICIAL. STSIVA 2006 CARACTERIZACIÓN DE LAS SEÑALES RAÍCES DEL FILTRO MEDIANA 2D Andrea Córdoba y Alfredo Restrepo Palacios a-cordob, arestrep@uniandes.edu.co

Más detalles

XVI. óptimo de las capacidades de cada circuito.

XVI. óptimo de las capacidades de cada circuito. INTRODUCCIÓN Se denominan circuitos digitales configurables a aquéllos circuitos digitales cuya función puede modificar el usuario mediante la programación e interconexión de los elementos que los forman.

Más detalles

Tipos de sistemas digitales: Sistemas combinacionales: las variables de salida dependen en todo instante de los valores de las variables de entrada.

Tipos de sistemas digitales: Sistemas combinacionales: las variables de salida dependen en todo instante de los valores de las variables de entrada. INTRODUCCIÓN A SISTEMAS DIGITALES Niveles de diseño: Nivel de arquitectura: identifica elementos de mayor nivel (CPU, memoria, periféricos, etc.) Nivel lógico: estructura interna de los componentes definidos

Más detalles

Figura 1. Símbolo que representa una ALU. El sentido y la funcionalidad de las señales de la ALU de la Figura 1 es el siguiente:

Figura 1. Símbolo que representa una ALU. El sentido y la funcionalidad de las señales de la ALU de la Figura 1 es el siguiente: Departamento de Ingeniería de Sistemas Facultad de Ingeniería Universidad de Antioquia Arquitectura de Computadores y Laboratorio ISI355 (2011 2) Práctica No. 1 Diseño e implementación de una unidad aritmético

Más detalles

Procesamiento Digital de Imágenes. Compresión de imágenes

Procesamiento Digital de Imágenes. Compresión de imágenes FICH, UNL - Departamento de Informática - Ingeniería Informática Procesamiento Digital de Imágenes Guía de Trabajos Prácticos 8 Compresión de imágenes 2010 1. Objetivos Analizar las características y el

Más detalles

Compresión Fractal de Imágenes

Compresión Fractal de Imágenes Compresión Fractal de Imágenes S Pérez-Becker Facultad de Ciencias, Universidad Nacional Autónoma de México En este artículo se estudia de manera teórica y práctica la compresión fractal de imágenes Se

Más detalles

Organización del Computador 1. Máquina de von Neumann Jerarquía de Niveles

Organización del Computador 1. Máquina de von Neumann Jerarquía de Niveles Organización del Computador 1 Máquina de von Neumann Jerarquía de Niveles Inicios de la computación Turing y Church sientan las bases teóricas de la computación Máquina de Turing Máquina teórica compuesta

Más detalles

INTRODUCCION A LOS SISTEMAS R.F.I.D.

INTRODUCCION A LOS SISTEMAS R.F.I.D. INTRODUCCION A LOS SISTEMAS RFID INTRODUCCION A LOS SISTEMAS R.F.I.D. Servicios Informáticos KIFER, S.L. Antxota Kalea, Nº. 1, Of. 2B. 20160 LASARTE - ORIA (GIPUZKOA) 1/8 www.kifer.es - kifer@kifer.es

Más detalles

Universidad Autónoma de Baja California Facultad de Ingeniería Mexicali

Universidad Autónoma de Baja California Facultad de Ingeniería Mexicali Sumadores En este documento se describe el funcionamiento del circuito integrado 7483, el cual implementa un sumador binario de 4 bits. Adicionalmente, se muestra la manera de conectarlo con otros dispositivos

Más detalles

TEMA IV: SÍNTESIS HARDWARE

TEMA IV: SÍNTESIS HARDWARE TEMA IV: SÍNTES HARDWARE Especificaciones Formato intermedio Partición HW/SW LA SÍNTES HARDWARE ES LA TAREA DE PASAR DE UN DOMINIO DE ABSTRACCIÓN A OTRO COMPORTAMIENTO -> ESTRUCTURA Código Implementación

Más detalles

INTRODUCCIÓN AL DISEÑO FPGA-DSP. Cristian Sisterna, MSc UNSJ-C7T

INTRODUCCIÓN AL DISEÑO FPGA-DSP. Cristian Sisterna, MSc UNSJ-C7T INTRODUCCIÓN AL DISEÑO FPGA-DSP Cristian Sisterna, MSc UNSJ-C7T AGENDA Introducción Bloques DSPs en ilinx FPGAs MatLab/Simulink Simulink ilinx System Generator Ejemplo de Diseño con SysGen 2 ALGORITMOS

Más detalles

Vehículo-Robot para Aplicaciones de Control y Visión Artificial

Vehículo-Robot para Aplicaciones de Control y Visión Artificial Vehículo-Robot para Aplicaciones de Control y Visión Artificial Luis Carranza IMSE - CNM - CSIC Edificio CICA-CNM Avda./ Reina Mercedes s/n, 41012 Sevilla, SPAIN carranza@imse.cnm.es Elisenda Roca IMSE

Más detalles

CARTA DESCRIPTIVA (FORMATO MODELO EDUCATIVO UACJ VISIÓN 2020)

CARTA DESCRIPTIVA (FORMATO MODELO EDUCATIVO UACJ VISIÓN 2020) CARTA DESCRIPTIVA (FORMATO MODELO EDUCATIVO UACJ VISIÓN 2020) I. Identificadores de la asignatura Instituto: IIT Modalidad: Presencial Departamento: Materia: Ingeniería Eléctrica y Computación Circuitos

Más detalles

5. Metodologías de diseño de un ASIC

5. Metodologías de diseño de un ASIC 5. Metodologías de diseño de un ASIC 5.1. Introducción 5.2. Gate Arrays 5.3. Standard Cells 5.4. Seas of Gates 5.5. Dispositivos programables FPGAs Dispositivos programables El diseño de circuitos integrados

Más detalles

Metodologías de diseño de hardware

Metodologías de diseño de hardware Capítulo 2 Metodologías de diseño de hardware Las metodologías de diseño de hardware denominadas Top-Down, basadas en la utilización de lenguajes de descripción de hardware, han posibilitado la reducción

Más detalles

Sistemas Electrónicos Digitales. Práctica 1 Multiplicador de 8 bits secuencial con desplazamiento hacia la derecha

Sistemas Electrónicos Digitales. Práctica 1 Multiplicador de 8 bits secuencial con desplazamiento hacia la derecha Sistemas Electrónicos igitales Práctica de 8 bits secuencial con desplazamiento hacia la derecha Javier Toledo Moreo pto. Electrónica, Tecnología de Computadoras y Proyectos Universidad Politécnica de

Más detalles

Diseño de Hardware con VHDL

Diseño de Hardware con VHDL Diseño de Hardware con VHDL Facultad de Ingeniería Laboratorio Electrónica Segundo Semestre, 2015 Field Programmable Gate Array (FPGA) De una manera superficial podemos decir que las FPGA son chips de

Más detalles

CAPÍTULO 4 LITOGRAFÍA SIN MÁSCARA

CAPÍTULO 4 LITOGRAFÍA SIN MÁSCARA CAPÍTULO 4 LITOGRAFÍA SIN MÁSCARA El proceso de litografía es una secuencia de pasos muy usados en la fabricación de dispositivos electrónicos, el objetivo es trazar un patrón en el material, que queda

Más detalles

TEMA 3 Representación de la información

TEMA 3 Representación de la información TEMA 3 Representación de la información Álvarez, S., Bravo, S., Departamento de Informática y automática Universidad de Salamanca Introducción Para que el ordenador ejecute programas necesita dos tipos

Más detalles

Implementación Hardware del Estandar de Encriptación Avanzado (AES) en una FPGA

Implementación Hardware del Estandar de Encriptación Avanzado (AES) en una FPGA Implementación Hardware del Estandar de Encriptación Avanzado (AES) en una FPGA Jorge Alberto Celi Méndez, Ing. Ronald Alberto Ponguillo Intriago Facultad de Ingeniería en Electricidad y Computación Escuela

Más detalles

Algoritmo Esteganografico Robusto a Compresión JPEG Usando DCT

Algoritmo Esteganografico Robusto a Compresión JPEG Usando DCT Algoritmo Esteganografico Robusto a Compresión JPEG Usando DCT Julio López Hernández, Carlos Velasco Bautista, Mariko Nakano Miyatake y Héctor Pérez Meana Escuela Superior de Ingeniería Mecánica y Eléctrica

Más detalles

División de Ingenierías Campus Irapuato Salamanca, Universidad de Guanajuato {e.martinezromero, hrostrog, ibarram}@ugto.mx 1,3,4, luzdora@ieee.

División de Ingenierías Campus Irapuato Salamanca, Universidad de Guanajuato {e.martinezromero, hrostrog, ibarram}@ugto.mx 1,3,4, luzdora@ieee. Arquitectura de la aritmética del cuaternión diseñada para FPGA E. Martínez-Romero 1, D. L. Almanza-Ojeda 2, H. Rostro-González 3, M.A. Ibarra-Manzano 4 Laboratorio de Procesamiento Digital de Señales

Más detalles

GENERALIDADES DE LA COMUNICACIÓN DE DATOS

GENERALIDADES DE LA COMUNICACIÓN DE DATOS Comunicaciones I Capítulo 1 GENERALIDADES DE LA COMUNICACIÓN DE DATOS 1 El Sistema de Comunicación Sistema de comunicación: Lleva a cabo el intercambio de información entre dos entes ubicados en los extremos

Más detalles

IMPLEMENTACIÓN DE ALGORITMO DE CONTROL FUZZY PI EN UN DISPOSITIVO DE LÓGICA PROGRAMABLE

IMPLEMENTACIÓN DE ALGORITMO DE CONTROL FUZZY PI EN UN DISPOSITIVO DE LÓGICA PROGRAMABLE IMPLEMENTACIÓN DE ALGORITMO DE CONTROL FUZZY PI EN UN DISPOSITIVO DE LÓGICA PROGRAMABLE Lya Velazco Molina, Universidad de la Habana Cuba lya@imre.oc.uh.cu Matilde Santos Peña, Universidad Complutense

Más detalles

Encuentro de Investigación en IE, 28 30 de Marzo, 2007

Encuentro de Investigación en IE, 28 30 de Marzo, 2007 140 Implementación de un Sistema de Visión Artificial para el Conteo de Colonias Bacterianas como Apoyo al Análisis del Grado de Contaminación de Alimentos. Alejandro Calderón Aguirre 1, Manuel Ornelas

Más detalles

CURRICULUM-VITÆ. Primaria: 1987-1992: U.E. Colegio La Salle La Colina, Caracas, Venezuela. 1992-1993: Colegio La Salle Paterna, Valencia, España.

CURRICULUM-VITÆ. Primaria: 1987-1992: U.E. Colegio La Salle La Colina, Caracas, Venezuela. 1992-1993: Colegio La Salle Paterna, Valencia, España. CURRICULUM-VITÆ Datos personales: Nombre: José Guzmán Giménez. Lugar y fecha de nacimiento: Caracas, Venezuela; 16 de Abril de 1981. Edad: 28 años. Nacionalidad: Venezolano. Estado civil: Casado. Cédula

Más detalles