Multiplicador en Paral.lel

Transcripción

1 Multiplicador en Paral.lel de 5 bits per hardware, controlat per una F.S.M. Andreu Martínez Alcón Juan Pedro Vicente Nuñez

2 Multiplicador en Paral.lel Funcionament: Els 2 operants en binari (A [4..] i B [4..]) provinents d un altre bloc, al premer SM els 2 nombres es carregaràn a la memoria i es realitarà la multiplicació dels 2 operants i es guardarà el resultat en una altra memòria. CD servirà per borrar els nombres de les memòries i EM servirà per indicar que la multiplicació ja s ha realitzat. SM: Començar la multiplicació. CD: borrar la memòria. Clk: Rellotge. EM: indicador de Final de multiplicació. A [4..]: operant de 5 bits en binari. B [4..]: operant de 5 bits en binaari. P [9..]: resultat de la multiplicació de bits en binari

3 Disseny General del Projecte Estructura FSM (Final State Machine) Diagrama d Estats. Codificació d estats. Taula de Transicions. Disseny dels Flip-Flops. Disseny del SC (Sistema Combinacional ). Disseny del SC2 (Sistema Combinacional 2). Disseny General de la F.S.M. Multiplicador en paral.lel de 5x5 bits Registres de càrrega dels operants i resultat. Algoritme del Multiplicador en paral.lel Disseny d un multiplicador d bit. Multiplicador de 5x5 bits en paral.lel. Disseny General del Multiplicador.

4 Final State Machine (F.S.M.) FSM (Final State Machine) SM: Començar la multiplicació. CD: borrar la memòria. Clk: Rellotge. EM: indicador de Final de multiplicació. LD: càrrega dels operants A [4..] i B [4..] a la memòria. LDC: càrrega del resultat P [9..] a la memòria. Diagrama d Estats SM= S SM= SM= SM= S3 SM= S LD= SM= S2 LDC= SM=X ( o )

5 Final State Machine (F.S.M.) Codificació d Estats Estats Q Q SO SI S2 S3 Taula de Transicions SM Q Q Q+ Q+ X

6 Final State Machine (F.S.M.) Disseny dels Flip-Flops Flip-Flop tipus T. Taula de Veritat Q Q+ Q Q CD: borrar la memòria. SD: asincronisme. Clk: Rellotge. T: Entrada. Q: Estat. Tenim 4 estats, per tant necessitem enllaçar 2 Flip-Flops tipus T.

7 Final State Machine (F.S.M.) Disseny del SC (Sistema Combinacional ) SM Q Q Q+ Q+ T T X T = (Q Q) + (Q Q SM ) + + (Q Q SM ) T = (Q Q SM) + (Q Q) + + (Q Q SM) + (Q Q SM )

8 Final State Machine (F.S.M.) Disseny del SC2 (Sistema combinacional 2) Q Q LD LDC EM LD = (Q Q) LDC = (Q Q ) EM = (Q Q )

9 Final State Machine (F.S.M.) Disseny General de la F.S.M. F.S.M.

10 Disseny General del Projecte Estructura FSM (Final State Machine) Diagrama d Estats. Codificació d estats. Taula de Transicions. Disseny dels Flip-Flops. Disseny del SC (Sistema Combinacional ). Disseny del SC2 (Sistema Combinacional 2). Disseny General de la F.S.M. Multiplicador en paral.lel de 5x5 bits Registres de càrrega dels operants i resultat. Algoritme del Multiplicador en paral.lel Disseny d un multiplicador d bit. Multiplicador de 5x5 bits en paral.lel. Disseny General del Multiplicador.

11 Multiplicador en Paral.lel Registres de càrrega del operants i resultat Registre de càrrega amb paral.lel (7494) pels operants A [4..] o B [4..]. S S Acció Inhibit Càrrega Nota: pel registre del resultat (P) de la multi-plicació necessitariem enllaçar 3 registres, ja que el resultat és de bits i cada registre només té 4 bits de sortida en paral.lel.

12 Multiplicador en Paral.lel Algoritme del Multiplicador en paral.lel L algoritme de multiplicació es deriva observant com es multiplica de forma manual: es multipliquen parcialment els bits del nombres A i B, i després a partir de les sumes d aquests productes parcials i els ròssecs del les etapes anteriors, s obté paral.lelament el resultat final. B A4 B A3 B A2 B A B A B A4 B A3 B A2 B A B A B2 A2 B2 A3 B2 A2 B2 A B2 A B3 A4 B3 A3 B3 A2 B3 A B3 A B4 A4 B4 A3 B4 A2 B4 A B4 A P9 P8 P7 P6 P5 P4 P3 A4 A3 A2 A A B4 B3 B2 B B P2 P P

13 Multiplicador en Paral.lel Disseny d un multiplicador d bit. A B Cin Sin Cout Sout Sout = (m, m2, m5, m6, m9, m, m2, m5) Cout = (m3, m7, m, m3, m4, m5) Sout Cin A Sin B Cout Cin A Sin B

14 Multiplicador en Paral.lel Disseny d un multiplicador d bit. Sout = (A Cin Sin) + (A Cin Sin ) + (A B Cin Sin ) + (A B Cin Sin) + + (B Cin Sin) + (B Cin Sin ) Cout = (Cin Sin) + (A B Sin) + (A B Cin)

15 Multiplicador en Paral.lel Multiplicador de 5x5 bits en paral.lel Seguint l algoritme de multiplicació d abans tenim: B4 B3 B2 B B A A A2 A3 A4 P9 P8 P7 P6 P5 P4 P3 P2 P P

16 Multiplicador en Paral.lel Disseny General del Multiplicador

17 Disseny General del Projecte SM CD Clk A4 A3 A2 A A B4 B3 B2 B B P9 P8 P7 P6 P5 P4 P3 P2 P P