Curso básico de diseño de circuitos integrados CMOS

Transcripción

1 Curso básico de diseño de circuitos integrados CMOS Universidad Nacional de San Martín 24 de julio de 2017

2 Contenidos 1. Sobre el curso 2. Circuito 3. Sizing 4. Testbenchs y simulaciones 5. Layout 6. Consigna EAMTA UNSAM, San Martín 1

3 Sobre el curso

4 Objetivo Que el estudiante conozca los fundamentos físicos del funcionamiento de los dispositivos MOS, así como los principios fundamentales de la fabricación de circuitos integrados CMOS. También, que el estudiante adquiera la habilidad de diseñar circuitos analógicos y digitales básicos, como también el uso de herramientas de CAD. EAMTA UNSAM, San Martín 2

5 Introducción El objetivo de esta actividad es proponer un problema de diseño de dificultad moderada para poner a prueba el uso de las herramientas de diseño de circuitos VLSI provistas por Synopsys Inc. El estudiante tendrá que verificar lógica y eléctricamente el circuito que se presenta, y una vez pasada esta etapa, proceder a generar el layout físico del mismo. EAMTA UNSAM, San Martín 3

6 Circuito

7 Propuesta de circuito El circuito propuesto es un Contador Digital de 4 bits. Se implementará de forma modular. Se diseñarán compuertas básicas (AND y XOR) y Flip Flops tipo D. El circuito funcionará con un reloj bifásico de fases no solapadas, donde una fase manejará al Master del FF y la otra fase al Slave. Se colocaran 4 módulos en cascada para lograr un contador de 4 bits. EAMTA UNSAM, San Martín 4

8 Tabla de verdad del contador D 3 D 2 D 1 D EAMTA UNSAM, San Martín 5

9 Propuesta de circuito: unidad básica EAMTA UNSAM, San Martín 6

10 Propuesta de circuito: unidad básica EAMTA UNSAM, San Martín 7

11 Propuesta de circuito: unidad básica EAMTA UNSAM, San Martín 8

12 Propuesta de circuito: unidad básica EAMTA UNSAM, San Martín 9

13 Propuesta de circuito: unidad básica EAMTA UNSAM, San Martín 10

14 Propuesta de circuito: unidad básica EAMTA UNSAM, San Martín 11

15 Detalles del sistema: DFFC EAMTA UNSAM, San Martín 12

16 Detalles del sistema: DFFC EAMTA UNSAM, San Martín 13

17 Detalles del sistema: AND EAMTA UNSAM, San Martín 14

18 Detalles del sistema: XOR EAMTA UNSAM, San Martín 15

19 Sizing

20 EAMTA UNSAM, San Martín 16 AND DFFC Sheet1 Flip-flop Transistor Tipo W L M0 N 3um 0.6um M1 P 6um 0.6um M2 P 6um 0.6um M3 N 3um 0.6um M4 N 3um 0.6um M5 P 6um 0.6um M6 P 12um 0.6um M7 P 12um 0.6um M8 N 3um 0.6um M9 N 3um 0.6um M10 N 3um 0.6um M11 P 6um 0.6um M12 P 12um 0.6um M13 P 12um 0.6um M14 N 3um 0.6um M15 N 3um 0.6um M16 P 6um 0.6um M17 N 3um 0.6um M18 N 3um 0.6um M19 P 6um 0.6um M20 P 6um 0.6um M21 N 3um 0.6um

21 AND M14 N 3um 0.6um M15 N 3um 0.6um M16 P 6um 0.6um M17 N 3um 0.6um M18 N 3um 0.6um M19 P 6um 0.6um M20 P 6um 0.6um M21 N 3um 0.6um AND Transistor Tipo W L M0 P 6um 0.6um M1 P 6um 0.6um M2 N 6um 0.6um M3 N 6um 0.6um M4 P 6um 0.6um M5 N 3um 0.6um XOR Transistor Tipo W L M0 P 6um 0.6um M1 P 6um 0.6um M2 P 6um 0.6um EAMTA UNSAM, San Martín M3 P 6um 0.6um 17

22 XOR XOR Transistor Tipo W L M0 P 6um 0.6um M1 P 6um 0.6um M2 P 6um 0.6um M3 P 6um 0.6um M4 N 6um 0.6um M5 N 6um 0.6um M6 N 6um 0.6um M7 N 6um 0.6um M8 P 6um 0.6um M9 N 3um 0.6um M10 P 6um 0.6um M11 N 3um 0.6um Sheet1 EAMTA UNSAM, San Martín 18

23 Testbenchs y simulaciones

24 DFFC: Testbench EAMTA UNSAM, San Martín 19

25 DFFC: SAE EAMTA UNSAM, San Martín 20

26 DFFC: Simulación EAMTA UNSAM, San Martín 21

27 Contador: Esquemático EAMTA UNSAM, San Martín 22

28 Contador: Testbench EAMTA UNSAM, San Martín 23

29 Contador: SAE EAMTA UNSAM, San Martín 24

30 Contador: Simulación EAMTA UNSAM, San Martín 25

31 Layout

32 Layout El diseño de circuitos digitales complejos se realiza utilizando conjuntos de celdas estándar. Las mismas son un grupo de compuertas elementales de diferentes funciones lógicas, fan-in y fan-out; y otros circuitos básicos, como registros y memorias. Éste paradigma considera la disposición física de dispositivos dentro de celdas rectangulares, en principio de igual altura. EAMTA UNSAM, San Martín 26

33 Layout: grilla de ruteo El diseño de las celdas estándar se define según una grilla de ruteo, la cual es una matriz que se utiliza para guiar a la herramienta de place & route (estos temas se profundizan en el Track Digital Avanzado). Luego, todas las celdas se instancian en el diseño según esta grilla, y todas las ĺıneas de ruteo se colocan utilizando ésta como guía. Para establecer una grilla de ruteo, se consideran las reglas de diseño del proceso. EAMTA UNSAM, San Martín 27

34 Layout: grilla de ruteo Los contactos deben estár en grilla, y todas las celdas tendrán las misma altura. El área de cada celda difiere por el ancho. La grilla es proporcional a lambda. Las medidas g x y g y se definen como 2.7µm (9λ). HW, la extensión de NWELL, se define como 54λ, es decir, 16.2µm. El pitch, definido como H, es de 27µm, es decir, 90λ. EAMTA UNSAM, San Martín 28

35 Layout: grilla de ruteo Es importante destacar que la grilla está definida con un offset de 4.5 lambda, logrando de ésta forma evitar problemas de violación de reglas DRC al solapar las mismas cuando se realiza el place and routing. La variable O x define el offset de la grilla. Es importante que exista la menor cantidad de bloqueos en las celdas. Esto se refiere a que no debe haber metales de ruteo en la celda (M2 y M3), y a minimizar la cantidad de contactos alineados. EAMTA UNSAM, San Martín 29

36 Grilla de ruteo EAMTA UNSAM, San Martín 30

37 Consigna

38 Consigna 1. Diseñar un contador de 4 bits de reloj bifásico. a. Presentar el esquemático con el dimensionamiento de los transistores b. Simular todas las etapas y bloques por separado c. Presentar la simulación del conjunto 2. Diseño a nivel físico del contador propuesto. a. Diseñar en grilla las celdas estándar con un pitch de 27µm y un ancho máximo de 100.5µm (DFFC) con pitch 27µm ancho máximo 50µm (XOR) con pitch 27µm ancho másximo 35µm (AND) b. Utilizar SOLO poly y M1 (premio!) c. Ocupar el menor área posible (premio!) EAMTA UNSAM, San Martín 31

39 A trabajar! EAMTA UNSAM, San Martín 31