FACULTAD DE INGENIERÍA ELECTRÓNICA E INFORMÁTICA Año del Diálogo y la Reconciliación Nacional SÍLABO ASIGNATURA: SISTEMAS DIGITALES II CÓDIGO: IEE3. I. DATOS GENERALES 1.1 Departamento Académico : INGENIERIA ELECTRONICA E INFORMATICA 1.2 Escuela Profesional : INGENIERIA ELECTRÓNICA 1.3 Carrera Profesional : INGENIERIA ELECTRÓNICA 1.4 Ciclo de estudios : V 1.5 Créditos : 04 1.6 Duración : 16 semanas 1.7 Horas semanales : 1.7.1 Horas de teoría : 03 1.7.2 Horas de práctica : 02 1.8 Plan de estudios : 2010 1.9 Inicio de clases : 17 de Abril del 2018 1.10 Finalización de clases : 04 de Agosto del 2018 1.11 Requisito : Sistemas Digitales 1 1.12 Docentes : Ing. Gil Chacaltana Rubén Dario 1.13 Semestre Académico : 2018-I II. SUMILLA: El curso de Sistemas Digitales II es una asignatura de naturaleza teórico práctica y proporciona al alumno los conceptos que le permiten realizar el diseño e implementación de Sistemas Digitales, sistemas de Electrónica Industrial, control de circuitos integrados. Registros. Contadores. Memorias. Unidad aritmeticológica (ALU) básica de los microprocesadores y microcontroladores mediante la programación avanzada en VHDL.
III. COMPETENCIA DE LA ASIGNATURA Formar profesionales con capacidad de razonamiento lógico, abstracción e idealización, para el diseño e implementación de sistemas digitales basados en dispositivos lógico-programables que den soluciones tecnológicas a los problemas de nuestra sociedad y contribuyan con el desarrollo tecnológico. IV. CAPACIDADES C1: PLDS, VHDL ORGANIZACIÓN Y ARQUITECTURA Conceptúa las características de la aplicación del lenguaje VHDL mediante el uso de software de simulación entendiendo la arquitectura de los dispositivos lógico-programables para el diseño de circuitos. C2: LÓGICA COMBINACIONAL EN VHDL Diseña circuitos combinacionales en VHDL mediante sentencias concurrentes, partiendo de la arquitectura de los dispositivos lógicos programables. C3: LÓGICA SECUENCIAL EN VHDL Analiza y diseña circuitos secuenciales basados en los FPGAs utilizando declaraciones secuenciales y programación jerárquica. C4: DISEÑO DE CIRCUITOS COMPLEJOS EN VHDL Aplica los conocimientos de diseño en VHDL para la creación de circuitos secuenciales y combinacionales complejos, empleando máquinas de estado, además de mostrar el funcionamiento paralelo de un sistema en el FPGA.
V. PROGRAMACIÓN DE UNIDAD I PLDS, VHDL ORGANIZACIÓN Y ARQUITECTURA C1. Conceptúa las características de la aplicación del lenguaje VHDL mediante el uso de software de simulación entendiendo la arquitectura de los dispositivos lógico-programables para el diseño de circuitos. SEMANA CONCEPTUALES PROCEDIMENTALES ACTITUDINALES CRITERIOS DE HORAS Semana N 1 (2018-04-17) (2018-04-21) Semana N 2 (2018-04-24) (2018-04-28) Semana N 3 (2018--02) (2018--) Semana N 4 (2018--08) (2018--12) Características de los dispositivos lógicos programables, GAL, PAL, PLD, CPLD, FPGA. Uso de herramientas de software y método de edición. VHDL, unidades básicas de diseño, entidad, declaración de entidades y arquitectura. Flujo de diseño, modelado de circuitos con VHDL. Identifica y diferencia los tipos de dispositivos de lógica programable. Conoce el uso de software para el diseño de circuitos electrónicos. Desarrolla declaraciones de entidades en base a ejemplos propuestos. Es puntual y muestra interés en el tema. Manifiesta responsabilidad y entusiasmo en el tema Identifica y describe los dispositivos lógicoprogramables. Manejo e interpretación de fuentes de información. Diferencia lenguajes para el diseño de circuitos. PRIMERA CORRESPONDIENTE A LA UNIDAD N I Referencias bibliográficas: Morris Mano, M. (1986) Lógica digital y diseño de computadoras. México D.F.: Prentice Hall (621.381D/M86L) Ronald Tocci / Neal S. Widmer (2010) Sistemas Digitales: Principios y Aplicaciones, 6edicion. (968-880-737-0) L. Perry, Douglas (2002). VHDL Programming by example. United State of America. : McGraw-Hill
UNIDAD II LÓGICA COMBINACIONAL EN VHDL C2. Diseña circuitos combinacionales en VHDL mediante sentencias concurrentes, partiendo de la arquitectura de los dispositivos lógicos programables. SEMANA CONCEPTUALES PROCEDIMENTALES ACTITUDINALES CRITERIOS DE HORAS Semana N 5 (2018--15) (2018--19) Semana N 6 (2018--22) (2018--26) Semana N 7 (2018--29) (2018-06-02) Semana N 8 (2018-06-) (2018-06-09) Programación de estructuras básicas mediante declaraciones concurrentes. Simulación de circuitos combinacionales. Programación de estructuras básicas mediante declaraciones secuenciales. Identifica y diferencia los tipos de circuitos combinacionales y las aplicaciones en la industria. Simula y verifica el correcto funcionamiento de circuitos combinacionales. Integra adecuadamente los conceptos en la resolución y diseño de la arquitectura de circuitos. Realiza los procedimientos adecuados para encontrar respuestas a las preguntas propuestas. Simulación mediante Test Bench. EXAMEN PARCIAL: Evaluación correspondiente a la Unidad N I y II Referencias bibliográficas: L. Perry, Douglas (2002). VHDL Programming by example. United State of America. : McGraw-Hill Pedroni, Volnei A. (2004) Circuit Design with VHDL. Cambridge, Massachusetts. : MIT M., Morris Mano; Micheal, D. Ciletti (2013) Digital Design. With an Introduction to the Verilog HDL. New Jersey. : Pearson Prentice Hall David, Harris; Sarah, Harris (2013) Digital Design and Computer Architecture. United State of America.: Morgan Kaufmann
UNIDAD III LÓGICA SECUENCIAL EN VHDL C3. Analiza y diseña circuitos secuenciales basados en los FPGAs utilizando declaraciones secuenciales y programación jerárquica. SEMANA CONCEPTUALES PROCEDIMENTALES ACTITUDINALES CRITERIOS DE HORAS Semana N 9 (2018-06-12) (2018--16) Semana N 10 (2018-06-19) (2018--23) Semana N 11 (2018-06-26) (2018--30) Semana N 12 (2018-07-03) (2018--07) Diseño Lógico secuencial. Características y funcionamiento de los Flip Flop. Registros y contadores. Diseño de sistemas secuenciales síncronos. Conoce y entiende los procesos secuenciales. Identifica los distintos tipos de flip flop y los implementa en VHDL. Compara los diferentes tipos de registro de desplazamiento serie y paralelo. Analiza los tipos de contadores, luego realiza el diseño. Registra la información expuesta adecuadamente. Asume con responsabilidad sus deberes y demuestra actitud crítica en el análisis y resolución de los casos planteados. Distingue los diferentes tipos de Flip Flop. Realiza y simula el diseño correctamente. SEGUNDA CORRESPONDIENTE A LA UNIDAD N III Referencias bibliográficas: L. Perry, Douglas (2002). VHDL Programming by example. United State of America. : McGraw-Hill Pedroni, Volnei A. (2004) Circuit Design with VHDL. Cambridge, Massachusetts. : MIT M., Morris Mano; Micheal, D. Ciletti (2013) Digital Design. With an Introduction to the Verilog HDL. New Jersey. : Pearson Prentice Hall David, Harris; Sarah, Harris (2013) Digital Design and Computer Architecture. United State of America.: Morgan Kaufmann
UNIDAD IV DISEÑO DE CIRCUITOS COMPLEJOS EN VHDL C4. Aplica los conocimientos de diseño en VHDL para la creación de circuitos secuenciales y combinacionales complejos, empleando máquinas de estado, además de mostrar el funcionamiento paralelo de un sistema en el FPGA. SEMANA CONCEPTUALES PROCEDIMENTALES ACTITUDINALES CRITERIOS DE HORAS Semana N 13 (2018-07-10) (2018-07-14) Semana N 14 (2018-07-17) (2018-07-21) Semana N 15 (2018-07-24) (2018-07-28) Semana N 16 (2018-07-31) (2018-08-04) Metodología de diseño de estructuras jerárquicas. Diseño y programación de componentes o unidades del circuito. Creación de un paquete de componentes. Diseño del programa de alto nivel (Top Level). Analiza con detalle el problema y descompone en bloques individuales la estructura global. Diseña y programa módulos individuales (componentes). Crea un paquete de componentes. Diseña el programa de alto nivel. Llega puntual a clase, se cuestiona y participa con respecto al tema de clase. Busca información, trabaja en equipo y muestra interés por la aplicación propuesta. Encuentra solución a casos de estudio planteado de forma creativa. Presentación de proyecto final, trabajo en equipo. EXAMEN FINAL: Evaluación correspondiente a la Unidad N III y IV Referencias bibliográficas: L. Perry, Douglas (2002). VHDL Programming by example. United State of America. : McGraw-Hill Pedroni, Volnei A. (2004) Circuit Design with VHDL. Cambridge, Massachusetts. : MIT M., Morris Mano; Micheal, D. Ciletti (2013) Digital Design. With an Introduction to the Verilog HDL. New Jersey. : Pearson Prentice Hall David, Harris; Sarah, Harris (2013) Digital Design and Computer Architecture. United State of America.: Morgan Kaufmann.
VI. METODOLOGÍA 5.1 Estrategias centradas en el aprendizaje El alumno tiene acceso a recursos educativos mediante el uso de herramientas TICs. El alumno es receptivo, recibe y asimila información, resuelve ejercicios, simula circuitos. El alumno aplica lo aprendido presentando un proyecto final y exponiéndolo de forma grupal. 5.2 Estrategias centradas en la enseñanza Elaboración de material didáctico y publicación mediante herramientas TICs para facilidad de los alumnos. Presentación de ejercicios y casos de estudio reales utilizando además software de simulación. VII. RECURSOS PARA EL APRENDIZAJE Se utilizará equipo multimedia, uso de power point y pizarra. Se utilizarán herramientas TIC como el Google drive para colgar la información del curso, además de compartir material extra. Se utilizará software de simulación. VIII. De acuerdo con el Compendio de Normas Académicas de esta Casa Superior de estudios, en su artículo 13 señala lo siguiente: Los exámenes y otras formas de evaluación se califican en escala vigesimal (de 1 a 20) en números enteros. La nota mínima aprobatoria es once (11). El medio punto (0.5) es a favor de estudiante. Del mismo modo, en referido documento en su artículo 16, señala: Los exámenes escritos son calificados por los profesores responsables de la asignatura y entregados a los alumnos y las actas a la Dirección de Escuela Profesional, dentro de los plazos fijados Asimismo, el artículo 36 menciona: La asistencia de los alumnos a las clases es obligatoria, el control corresponde a los profesores de la asignatura. Si un alumno acumula el 30% de inasistencias injustificadas totales durante el dictado de una asignatura, queda inhabilitado para rendir el examen final y es desaprobado en la asignatura, sin derecho a rendir examen de aplazado, debiendo el profesor, informar oportunamente al Director de Escuela La evaluación de los estudiantes se realizará de acuerdo a los siguientes criterios: N CÓDIGO NOMBRE DE LA PORCENTAJE 01 EP EXAMEN PARCIAL 30 % 02 EF EXAMEN FINAL 30 % 03 TA TRABAJOS ACADÉMICOS 40 %
TOTAL 100% La Nota Final (NF) de la asignatura se determinará en base a la siguiente manera: NF = EP*30%+EF*30%+ TA*40% 100 IX. FUENTES DE INFORMACIÓN 9.1 Bibliográficas 1) L. Perry, Douglas (2002). VHDL Programming by example. United State of America. : McGraw-Hill 2) Pedroni, Volnei A. (2004) Circuit Design with VHDL. Cambridge, Massachusetts. : MIT 3) M., Morris Mano; Micheal, D. Ciletti (2013) Digital Design. With an Introduction to the Verilog HDL. New Jersey. : Pearson Prentice Hall 4) David, Harris; Sarah, Harris (2013) Digital Design and Computer Architecture. United State of America.: Morgan Kaufmann 5) Floyd, Thomas (2006) Fundamentos de sistemas digitales. New Jersey. : Pearson Prentice Hall 6) Savant, C.J. (1992) Diseño electrónico. Circuitos y Sistemas. Wilmington: Addison Wesley 9.2 Electrónicas http://www.xilinx.com http://www.altera.com http://dr-hernandez-gutierrez.blogspot.com/ Lima 20 de Abril de 2018 --------------------------------------------------------- --------------------------------------------------------- Dra. Ing. Mónica Patricia Romero Valencia Ing. Rubén Dario Gil Chacaltana Directora del Departamento Académico Código Docente: 2014048 daiei.fiei@unfv.edu.pe rgil@unfv.edu.pe