UNIVERSIDAD DE CASTILLA LA MANCHA ESCUELA SUPERIOR DE INFORMÁTICA. CIUDAD REAL

Tamaño: px

Comenzar la demostración a partir de la página:

Download "UNIVERSIDAD DE CASTILLA LA MANCHA ESCUELA SUPERIOR DE INFORMÁTICA. CIUDAD REAL"

Rosa María Toledo Robles
hace 8 años
Vistas:

1 TECNOLOGÍA DE COMPUTADORES / SISTEMAS DIGITALES EXAMEN FINAL EXTRAORDINARIO. 25 JUNIO 2 TIPO TEST (CORRECTA,6 PUNTOS, ERRÓNEA, -,2 PUNTOS) TIEMPO: 2 HORAS 3 MINUTOS SOLUCIÓN 1. Un ordenador utiliza palabras de 32 bits. Cuántos números enteros en formato decimal puede representar cada palabra en (1) BCD y en (2) ASCII de 8 bits? No considere signo. a) (1) 2 32 y (2) 2 8 b) (1) 8 y (2) 4 c) (1) 2 8 y (2) 2 4 d) (1) 8 y (2) 4 2. Qué tipo de biestable implementa el circuito de la figura? A Q CK B a) RS (A=R, B=S) b) RS (A=S, B=R) c) JK (A=J, B=K) d) JK (A=K, B=J) CUESTIONES BREVES 1. Implemente un demultiplexor (1 a 8) utilizando un codificador con Enable del tamaño que estime oportuno y las puertas lógicas que necesite. Justifique su respuesta (,8 puntos). Un codificador 3x8 en el que consideremos la señal Enable como la entrada de datos se comporta directamente como un demultiplexor 1x8. Las tres entradas del codificador serían las 3 señales de control.

a) (1) 2 32 y (2) 2 8 b) (1) 8 y (2) 4 c) (1) 2 8 y (2) 2 4 d) (1) 8 y (2) 4 2. Qué tipo de biestable implementa el circuito de la figura?

2 2. En la figura se representa el diagrama de bloques del sistema de encendido y apagado de un proyector de vídeo. La señal S (Start/Stop) debe poner en marcha tanto la bombilla de proyección (L) como el ventilador (V) que protege su funcionamiento. Cuando esta señal se desactiva, se apaga la luz pero el ventilador debe seguir encendido durante 2 minutos para asegurar el adecuado enfriamiento de la bombilla. Para ello se introduce el módulo temporizador, cuyo diseño está fuera del alcance de este problema, y que funciona capturando los cambios de la señal S de la siguiente forma: Si S pasa de a 1, el temporizador (T) permanece inactivo. Si S pasa de 1 a, el temporizador (T) se activa, permaneciendo así 2 minutos, pasados los cuales se desactiva. Teniendo en cuenta el funcionamiento descrito, diseñe el bloque combinacional (L/C) utilizando el menor número de puertas lógicas. (1, punto). S L Temp. T L/C V S T L V 1 1 L = S V= S + T X X

Cuando esta señal se desactiva, se apaga la luz pero el ventilador debe seguir encendido durante 2 minutos para asegurar el adecuado enfriamiento de la bombilla.

3 PROBLEMA Nº 1 En un grupo de gente se analizan los grupos sanguíneos existentes para establecer la compatibilidad donante-receptor. Los resultados muestran que los grupos existentes son el O-, AB+, AB- y B-. Se debe diseñar un circuito combinacional capaz de proporcionar una salida F que indique la compatibilidad entre un donante y un receptor. Las entradas del circuito combinacional son el grupo sanguíneo del donante (que se debe codificar con 2 bits D1 y D) y el grupo sanguíneo del receptor (que se debe codificar con 2 bits R1 y R). Para establecer la compatibilidad se sabe que: Una persona del grupo - puede ser donante para un receptor de cualquier grupo, pero sólo puede ser receptor de un donante -. Una persona del grupo AB+ solo puede ser donante para un receptor del grupo AB+, pero puede ser receptor de un donante de cualquier grupo. Una persona del grupo AB- puede ser donante para un receptor de los grupos AB- o AB+, y puede ser receptor de un donante -, B- y AB-. Una persona del grupo B- puede ser donante para un receptor de los grupos B-, AB- y AB+, y puede ser receptor de un donante - o B-. a) Definir la codificación de los grupos sanguíneos tanto del donante como del receptor (,4 puntos). b) Encontrar la función lógica simplificada que proporciona la salida F para establecer la compatibilidad donante-receptor mediante suma de productos (1, punto). c) Dibujar el circuito combinacional resultante mediante puertas lógicas (,6 puntos). a) Grupo Donante Receptor sanguíneo D1 D R1 R O- AB+ 1 1 AB- 1 1 B

Se debe diseñar un circuito combinacional capaz de proporcionar una salida F que indique la compatibilidad entre un donante y un receptor.

4 b) D1 D R1 R F D1 D 1 11 R1 R c) F D1 D R1 R D1 R1 R D1 D R1

1 1 1 1 1 1 1 D1 D 1 11 R1 R 1 1 1 1 1 1

5 PROBLEMA Nº 2 Se desea diseñar un circuito secuencial que controle el sintonizador de un televisor que permite ver tanto canales analógicos como digitales. El sintonizador dispone de 3 canales digitales numerados de 1 a 3, y de 3 canales analógicos, numerados también de 1 a 3. El circuito secuencial tendrá dos entradas binarias E 1 y E que estarán normalmente a, salvo cuando se pulse en el mando a distancia una tecla de 1 a 3, para elegir algún canal de los 3 posibles, en cuyo caso se pondrán respectivamente a 1, y 11 durante un tiempo suficiente para que la entrada le llegue al circuito secuencial diseñado. También dispondrá de tres salidas F 2, F 1 y F que funcionarán de la forma siguiente: Si F 2 es se le indicará al sintonizador que el canal es analógico, mientras que si F 2 es 1, se le indicará que el canal es digital. El número de canal, tanto si es analógico como si es digital, se expresará con las salidas F 1 F en binario, siendo F1 el bit más significativo. Obsérvese que no existe el canal. F 2 E 1 E CIRCUITO SECUENCIAL A DISEÑAR F 1 F SINTONIZADOR TELEVISOR El sistema se inicializará siempre con el canal 1 analógico, pero una vez en él se puede cambiar a cualquier otro canal analógico simplemente pulsando la tecla correspondiente. En caso de pulsar la tecla del mismo canal en que se está en el momento, se cambia de analógico a digital o viceversa en el mismo número de canal. Por ejemplo, si se está viendo el canal 2 digital y se pulsa la tecla 2, se pasa al canal 2 analógico. Además, ésta es la única forma de cambiar de sistema (analógico digital). Se pide: a) Diagrama de estados (,6 puntos). b) Tabla de verdad usando los biestables indicados (1, punto). c) Implementación de la excitación del biestable 2 con un MUX 8x1 (,4 puntos). d) Implementación de la excitación del biestable 1 con un DEC 4x16 (,4 puntos). e) Implementación de la excitación del biestable con puertas lógicas (,3 puntos cada función). NOTA: Es necesario respetar los siguientes criterios: En la definición de estados, usar la siguiente notación: q nx siendo n un número de 1 a 3, ambos incluidos, que expresa el número de canal, y haciendo X=A para referirse a canales analógicos y X=D para referirse a canales digitales. Por ejemplo, el canal 2 analógico se representaría q 2A. En la codificación de estados, usar el biestable más significativo Q 2 para codificar si el canal es analógico o digital, con valores respectivos y 1, y el resto de biestables para codificar en binario el número de canal, haciendo coincidir el número de canal con su representación binaria. Es decir, el canal 2, por ejemplo, se representaría con Q 1 Q =.

El circuito secuencial tendrá dos entradas binarias E 1 y E que estarán normalmente a, salvo cuando se pulse en el mando a distancia una tecla de 1 a 3, para elegir algún canal de los 3 posibles, en

6 Tal como se desprende del enunciado, la definición y codificación de estados, no pedida, pero necesaria para realizar el problema, es: Q 2 Q 1 Q Significado F 2 F 1 F No usado q 1A 1 Canal 1 analógico 1 q 2A 1 Canal 2 analógico 1 q 3A 1 1 Canal 3 analógico No usado q 1D 1 1 Canal 1 digital 1 1 q 2D 1 1 Canal 2 digital 1 1 q 3D Canal 3 digital 1 1 a) Diagrama de estados. Al ser un autómata de Moore, no se escribe la salida, ya que está asociada al estado, según se observa en la tabla anterior. 1 q 1A q 1D q 2A q 2D q 3A q 3D

Canal 1 digital 1 1 q 2D 1 1 Canal 2 digital 1 1 q 3D 1 1 1 Canal 3 digital 1 1 a) Diagrama de estados.

7 b) TABLA PARA RESPONDER AL APARTADO B DEL PROBLEMA NÚMERO 2 ENTRADAS ESTADOS ACTUALES ESTADOS PRÓXIMOS SALIDAS EXCITACIÓN BIESTABLES E 1 E Q 2(t) Q 1(t) Q (t) Q 2(t+1) Q 1(t+1) Q (t+1) F 2 F 1 F D 2 T 1 J K X X X X X X X X X X X X X 1 X X X X X X X X X X X X X 1 X X X X X X X X X X X X X 1 1 X X X X X X X X X X X X X 1 X X X X X X X X X X X X X X X X X X X X X X X X X X X X X X X X X X X X X X X X X X X X X X X X X X X X

1 1 X X X X X X X X X X 1 1 1 1 1 X 1 1 1 1 1 1 1 1 1 1 X 1 1 1 1 1 1 1 1 1 1 X 1 X X X X X X X X X X 1 1 1 1 1 X 1 1 1 1 1 1 1 1 X 1 1 1 1 1 X 1 1 1 X X X X X X X X X X 1 1 1 1 1 1 1 1 1 X 1 1 1 1 1

8 c) Implementación de la excitación del biestable 2 1 Q 1 Q 1 Q Q Q 1 Q MUX 8x1 D 2 Q 1 Q E 1 E Q 2 d) Implementación de la excitación del biestable 1 Q 1 Q 2 E E PUERTA 8 DEC 4x16 T OR e) Implementación de la excitación del biestable X X X X X X X X X X X X X 1 1 X X X X X X X X X X 1 1 X X X X X X X X X X X X X X 1 1 X X 1 1 X J = E K = E 1 E

PUERTA 8 DEC 4x16 T 1 12 14 15 OR e) Implementación de la excitación del biestable X X X X X X X

Documentos relacionados

Circuitos Digitales CON José Manuel Ruiz Gutiérrez

Circuitos Digitales CON José Manuel Ruiz Gutiérrez j.m.r.gutierrez@gmail.com PRÁCTICAS DE CIRCUITOS DIGITALES Circuitos digitales básicos 1. Simulación de operadores lógicos básicos. Realizar la simulación