CONTADORES CONTADORES ASINCRONOS ASCENDENTE

Transcripción

1 CONTADOES CONTADOES ASINCONOS ASCENDENTE S 2 J ck 2 K Vdd Vdd Vdd S J ck K S J ck K Las entradas asincronas S y estan desactivadas -- CI :

2 CONTADO ASINCONO DESCENDENTE S 2 J ck 2 K Vdd Vdd Vdd S J ck K S J ck K Las entradas asincronas S y estan desactivadas -- CI :

3 CONTADOES SINCONOS (CONECTA LAS ENTADAS ASINCONAS) 3 S J 2 S J S J S J K K ---- K ---- K

4 MODELO VHDL CONTADO AUITECTUA LIBAY ieee ; USE ieee.std_logic_64.all ; USE ieee.std_logic_unsigned.all ; ENTITY upcount IS POT ( Clock, esetn, E : IN STD_LOGIC ; : OUT STD_LOGIC_VECTO(3 DOWNTO ) ) ; END upcount ; ACHITECTUE Behavior OF upcount IS SIGNAL Count : STD_LOGIC_VECTO (3 DOWNTO ) ; POCESS ( Clock, esetn ) IF esetn = THEN Count <= ; ELSIF (Clock EVENT AND Clock = ) THEN IF E = THEN Count <= Count + ; ELSE Count <= Count ; END IF ; END IF ; END POCESS ; <= Count ; END Behavoir ;

5 MODELO VHDL - CONTADO E J SE T J SE T J SE T J SE T Clock K CL K CL K CL K CL esetn Este contador es identico al anteriormente visto, solo que hemos agregado una compuerta adicional con la funcion de establecer una entrada de habilitacion E. Se muestra el circuito de un contador ascendente de 4 bit, (de la diapositiva anterior) con una entrada reset esetn, y una entrada de habilitación, E. En el cuerpo de la arquitectura los FFs en el contador estan representados por una señal denominada Count (recordemos que una señal puede almacenar información y representan conexiones o terminales físicos en el circuito) La sentencia process especifica un reset asíncrono de Count si esten =. La clausula ELSIF especifica que en el flanco positivo del Clock, si E =, la cuenta es incrementada.. Si E =, el código explícitamente asigna Count <= Count. Las salidas estan asignadas al valor de Count al final del código

6 LIBAY ieee ; USE ieee.std_logic_64.all ; ENTITY downcnt IS GENEIC ( modulus : INTEGE := 8 ) ; POT ( Clock, L, E : IN STD_LOGIC ; : OUT INTEGE ANGE TO modulus- ) ; END downcnt ; ACHITECTUE Behavior OF downcnt IS SIGNAL Count : INTEGE ANGE TO modulus- ; POCESS WAIT UNTIL (Clock'EVENT AND Clock = '') ; IF E = '' THEN IF L = '' THEN Count <= modulus- ; ELSE Count <= Count- ; END IF ; END IF ; END POCESS; <= Count ; END Behavior ; Figure 7.55 Code for a down-counter MODULO POGAMABLE

7 LIBAY ieee ; USE ieee.std_logic_64.all ; POGAMABLE ENTITY upcount IS POT ( : IN INTEGE ANGE TO 5 ; Clock, esetn, L : IN STD_LOGIC ; : BUFFE INTEGE ANGE TO 5 ) ; END upcount ; ACHITECTUE Behavior OF upcount IS POCESS ( Clock, esetn ) IF esetn = '' THEN <= ; ELSIF (Clock'EVENT AND Clock = '') THEN IF L = '' THEN <= ; ELSE <= + ; END IF; END IF; END POCESS; END Behavior; Figure 7.54 A four-bit counter with parallel load, using INTEGE signals

8 CONTADOES SINCONOS 2 - UP ENABLE SI enable = D = = D = D D D2 = 2 D3 = D 2 D 3 CLOCK CAY

9 CONTADO DE CAGA PAALELA ENABLE D D D D D2 D 2 D3 CLOCK LOAD D 3 CAY

10 CONTADO MODULO 6 M : 6 Enable D D D2 Clock Load Clock Cuando comienza el 5 si bien es cierto que en Load hay un, dicha carga no se hace efectiva hasta que ingresa el 6. Alli los i =

11 DISEÑO CONTADO CECIENTE M=5 MODULO: N DE ESTADOS PO LOS UE ATAVIESA EL CONTADO n = CANTIDAD DE FLIP-FLOP NECESAIOS PAA EL DISEÑO ) CANTIDAD DE FLIP-FLOP n = 3 2) DIAGAMA DE ESTADOS 2exp (n) > M TABLA DE ESTADOS EST PES t EST. FUT t + J ENT K

12 TABLA DE ESTADOS ESTADO PESENTE ESTADO FUTUO ENTADAS DE LOS FLIP-FLOP FUNCION DE ESET 2 2 J2 K2 J K J K fu EST PES t EST. FUT t + ENT J K TABLA DE ESTADOS

13 IMPLEMENTACION 4) SIMPLIFICACION: UN DIAGAMA PAA CADA ENTADA JK DE TODOS LOS F/F, MAS UNA FUNCION ESET (fu). ESULTADO DE LA SIMPLIFICACIÓN

14 ALTENATIVA PAA ESTADOS NO USADOS LA ALTENATIVA CONSISTE EN FOZA AL CONTADO CUANDO ENTE EN UN ESTADO NO USADO A I PO EJEMPLO AL ESTADO U OTO ESTADO PESENTE ESTADO FUTUO ENTADAS DE LOS FLIP-FLOP 2 2 J2 K2 J K J K

15 DIAGAMA DE ESTADOS CONTADO UP/DW - M = 5 = = =, UP =, DW CONTOL PESENTE FUTUO ENTADAS 2 2 J2 K2 J K J K

16 CONTADO UP/DW MAPA K 2 J2 = + CONSTUYENDO EL ESTO DE LOS MAPAS, ENCONTAMOS: J = 2 + ; J = K2 = ; K = + ; K = SIGUIENTE PASO LA IMPLEMENTACION Y PUEBA DE FUNCIONAMIENTO

17 Start Set CONTADO ANILLO N bits n- D D D Clock eset 4 bits Contador 2 bits Decodificador 2:4 Start Clock Clock Clear W y y y2 W y3 2 3

18 CONTADO JOHNSON N bits n- Clock D D D eset CONTADO JOHNSON - 4 BITS 2 3

19 EJECICIOS

20 EJECICIO - 2

21 LIBAY ieee ; USE ieee.std_logic_64.all ; ENTITY downcnt IS GENEIC ( modulus : INTEGE := 8 ) ; POT ( Clock, L, E : IN STD_LOGIC ; : OUT INTEGE ANGE TO modulus- ) ; END downcnt ; ACHITECTUE Behavior OF downcnt IS SIGNAL Count : INTEGE ANGE TO modulus- ; POCESS WAIT UNTIL (Clock'EVENT AND Clock = '') ; IF E = '' THEN IF L = '' THEN Count <= modulus- ; ELSE Count <= Count- ; END IF ; END IF ; END POCESS; <= Count ; END Behavior ; Figure 7.55 Code for a down-counter

22 LIBAY ieee ; USE ieee.std_logic_64.all ; USE ieee.std_logic_unsigned.all ; ENTITY upcount IS POT ( Clock, esetn, E : IN STD_LOGIC ; : OUT STD_LOGIC_VECTO (3 DOWNTO )) ; END upcount ; ACHITECTUE Behavior OF upcount IS SIGNAL Count : STD_LOGIC_VECTO (3 DOWNTO ) ; POCESS ( Clock, esetn ) IF esetn = '' THEN Count <= "" ; ELSIF (Clock'EVENT AND Clock = '') THEN IF E = '' THEN Count <= Count + ; ELSE Count <= Count ; END IF ; END IF ; END POCESS ; <= Count ; END Behavior ; Figure 7.53 Code for a four-bit up-counter

23 LIBAY ieee ; USE ieee.std_logic_64.all ; USE ieee.std_logic_unsigned.all ; ENTITY BCDcount IS POT ( Clock : IN STD_LOGIC ; Clear, E : IN STD_LOGIC ; BCD, BCD : BUFFE STD_LOGIC_VECTO(3 DOWNTO ) ) ; END BCDcount ; ACHITECTUE Behavior OF BCDcount IS POCESS ( Clock ) IF Clock'EVENT AND Clock = '' THEN IF Clear = '' THEN BCD <= "" ; BCD <= "" ; con t Figure 7.78a Code for a two-digit BCD counter

24 ELSIF E = '' THEN IF BCD = "" THEN BCD <= "" ; IF BCD = "" THEN BCD <= ""; ELSE BCD <= BCD + '' ; END IF ; ELSE BCD <= BCD + '' ; END IF ; END IF ; END IF; END POCESS; END Behavior ; Figure 7.78b Code for a two-digit BCD counter (con t)

25 LIBAY ieee ; USE ieee.std_logic_64.all ; USE ieee.std_logic_unsigned.all ; ENTITY upcount IS POT ( Clear, Clock : IN STD_LOGIC ; : BUFFE STD_LOGIC_VECTO( DOWNTO ) ) ; END upcount ; ACHITECTUE Behavior OF upcount IS upcount: POCESS ( Clock ) IF (Clock'EVENT AND Clock = '') THEN IF Clear = '' THEN <= "" ; ELSE <= + '' ; END IF ; END IF; END POCESS; END Behavior ; Figure 7.73 Code for a two-bit up-counter with asynchronous reset