1. Análisis de factibilidad

Transcripción

1 1. Análisis de factibilidad 1.1. Factibilidad tecnológica - Alternativas de diseño y Elección de una solución En esta sección se plantean las alternativas de diseño para el Kit de desarrollo según se estableció en la Sección Especificaciones Técnicas, pensando en función de la flexibilidad del Kit, y buscando cumplir con una relación costo-beneficio razonable Controlador El Módulo de Control-Procesamiento es el módulo más importante ya que comanda al sistema mecánico y al equipo de ultrasonido, realizando los cómputos de posición, triggeando el disparo del ultrasonido, controlando al módulo de adquisición y digitalización de datos y al módulo de interfaz con los periféricos. Las requisitos del módulo controlador son las siguientes: 1. Velocidad de clock 100MHz 2. Procesamiento de datos a alta velocidad, como por ejemplo: Filtrado y atenuación de señales Anulación de ruido Correlación de señales Detección de máximos o picos Contadores y comparadores con tiempo de respuesta menor a 1ns 3. Manejo de periféricos en paralelo. Se debe tener en cuenta que cada periférico se traduce en una cierta cantidad de entradas/salidas para el componente controlador, lo cual corresponde a una cierta cantidad de pines: Interfase con el Tanque de inmersión (Se consideran un máximo de 4 canales con sus motores, encoders, fines de carrera, etc.) (Pines por canal: 2 para el motor + 2 para el encoder + 1 para el fin de carrera) Teclado matricial. (Pines: 8) Entradas/Salidas Generales. (Pines: 8) Intefase con el equipo de ultrasonido. (Pines: 4) El módulo de adquisición y digitalización de datos. (Pines: 14 del ADC + 1 de Comando) El módulo de interfase con la PC. (Pines: 8) Total: 67 de pines, equivalente a 8 ports de 8 pines cada uno. 4. RAM de 512KB 5. Flexibilidad y capacidad de expansión o actualización 6. Costo reducido para la compra de medianas cantidades de componentes controlador 7. Simplicidad en su programación y verificación de software De las tecnologías disponibles para la realización de este módulo surgen varias posibilidades: microcontrolador de alta velocidad, DSP (Digital Signal Processor), FPGA (Field Programmable Gate Array). Microcontrolador (uc): Los uc se utilizan principalmente en aplicaciones donde existen acontecimientos externos que requieren de la detección y el control. El ambiente externo es detectado por sus puertos digitales I/O, pines dedicados de interrupción, o las entradas analógicas; y en función de su programación efectúa el control de los dispositivos de salida. 1

2 Hoy en día, sin embargo, los uc están muy avanzados en sus prestaciones, los hay de alta velocidad, bajo consumo, con orientación al control de periféricos o aplicaciones en tiempo real, etc. Para nuestra aplicación específicamente se necesita un uc rápido, de clock de 100MHz o mayor, para el muestreo y procesamiento de la señal de ultrasonido y para manejar los periféricos en pararelo (motores, equipo de ultrasonido, etc.). Él mismo debe poseer una cantidad mínima de 6 a 8 puertos con 8 pines cada uno; y poder acceder a una RAM externa. Para independizarse de la estructura de hardware del uc, la familia de ucs debe tener la capacidad de ser programado por un lenguaje de alto nivel como por ejemplo C/C++ para su programación. La mayoría de las empresas provee de herramientas de desarrollo y compilación de lenguaje de C/C++. El uc no posee prestaciones de filtrado de las señales de entrada, por lo que se debe recurrir a dos opciones para cumplir con ese requerimiento: filtrado por hardware con un circuito externo de la señal analógica previo a la digitalización; o bien filtrado por software, luego de digitalizar las entradas. La primera solución complejiza el circuito, agregando mayores costos, tiempos de diseño y mayor probabilidad de falla. Además, los sistemas analógicos tienen menor precisión y exactitud (debido a la tolerancia de los componentes) respecto de los sistemas digitales, que por ser programables ofrecen mayor flexibilidad. La segunda solución es un tanto más compleja e introduce un delay en la entrada de los datos. El mismo problema surge ante el requerimiento de detección de picos y correlación de señales. Existen en el mercado varios uc que cumplen con las características descriptas y algunos ejemplos son: de la familia de los ARM (arquitectura RISC de 32 bits, de las más utilizadas), por ejemplo Cortex-M3, de la Empresa NXP (founded by Phillips) LPC1700 (Cortex-M3) y LPC2000 (ARM7TDMI) que incluye LCD drivers. Ambos se consiguen en el mercado en la Argentina, y sus características son: LPC175X, cuyo costo es: U$D 25 el componente, y U$D 250 el Kit de desarrollo: Opera en un rango de frecuencias: 100 a 120 MHz. 512 kb de Memoria Flash y 64 kb de Memoria de Datos Ethernet MAC, USB Device/Host/OTG interface 12-bit ADC, 10-bit DAC, motor control PWM, Quadrature Encoder interface, 4 general purpose timers, 6-output general purpose PWM, ultra-low power Real-Time Clock (RTC) 52 general purpose I/O pins LPC213X, cuyo costo es: U$D 15 el componente, y U$D 130 el Kit de desarrollo: 16/32-bit ARM7TDMI-S microcontroller in a tiny LQFP64 package. Opera a frecuencias: 60 MHz. 512 kb de Memoria Flash y 32 kb de Memoria de Datos Ethernet MAC, USB Device/Host/OTG interface 8 canales de 10-bit ADC, 1 canal de 10-bit DAC, motor control PWM, 47 general purpose I/O pins Digital Signal Processor (DSP): Un DSP es un microprocesador especializado y diseñado específicamente para procesar señales digitales en tiempo real, este provee secuencias de instrucciones ultra-rápidas, como ser MAC (multiply-accumulate operations). Una de las ventajas del DSP es que la Tecnología VLSI (Very Large Scale Integration) da la posibilidad de diseñar sistemas con la capacidad para ejecutar procesamiento en tiempo real de muchas de las señales de interés para aplicaciones en comunicaciones, control, procesamiento de imagen, multimedia, etc. Los precios varían desde U$D30 a U$D300, y algunos los fabricantes de DSP son: Texas Instruments con la Familia TMS320C6000/5000/2000 y Motorola con la Familias 56300/800 y StarCore. 2

3 El DSP es un dispositivo demasiado avanzado para nuestra aplicación, y su orientación al procesamiento se desaprovecha. Además, resulta complicada su implementación para el manejo de periféricos dado que no tienen instrucciones dedicadas al control de periféricos concurrentes. Y finalmente, el costo es mayor que las otras opciones, por lo que se descarta como alternativa. Field Programmable Gate Array (FPGA): es un dispositivo semiconductor que contiene bloques de lógica cuya interconexión se puede programar con HDL (Hardware Description Language). La lógica programable permite implementar funciones sencillas de un sistema combinacional hasta sistemas complejos en un chip. Además de funciones digitales, la FPGA posee prestaciones analógicas que no tiene el uc, como por ejemplo la configuración del slew rate y drive strength de cada pin de salida, permitiendo cargar los pines de manera lenta o rápida según sea la necesidad de los canales. Otra prestación analógica son los comparadores diferenciales en los pines de entrada para conectar a canales de señales diferenciales. Otra prestación importante de la FPGA es la posibilidad de programar los pines de entrada/salida compatibles con distintas tecnologías, entre ellas: GTL, HSTL, LVCMOS, LVTTL, PCI y SSTL; y para diferenciales: LDT, LVDS, LVPECL, RSDS, HSTL y SSTL. Con respecto a la programación siguiendo el estándar de VHDL ANSI/IEEE ), el proyecto es portable a cualquier modelo de FPGA que cumpla con el mismo. Los fabricantes de FPGAs más importantes son Xilinx y Altera. Ambos tienen familias de productos que cumplen con las características requeridas: la primera con las familias Virtex y Spartan y la segunda con Cyclone y Arria. Ambos proveen software gratuito para el desarrollo de aplicaciones en Windows y Linux. Se describen los siguientes modelos que mejor se adaptan al proyecto, y que son los más reconocidos y accesibles en precio en el mercado actual: Spartan-3, cuyo costo es: U$D 5 el componente, y U$D 100 el Kit de desarrollo: Frecuencia máxima de reloj de 326 MHz Densidad de hasta de células lógicas Hasta 633 I/O pines 622 Mbps data transfer rate por I/O 18 single-ended signal standards 8 differential I/O standards incluyendo LVDS, RSDS Cyclone III, cuyo costo es U$D 15 el componente, y U$D 250 el Kit de desarrollo: Frecuencia máxima de reloj de 260 MHz Densidad de hasta 68,416 de células lógicas Hasta 633 I/O pines 622 Mbps data transfer rate por I/O 18 single-ended signal standards 8 differential I/O standards incluyendo LVDS, RSDS Conclusión Como conclusión del estudio de las alternativas tecnológicas para la selección del controlador, se puede decir que el uc y la FPGA surgen como las dos posibles opciones, debido a que el DSP es un dispositivo demasiado avanzado para nuestra aplicación, desaprovechando sus prestaciones como ser su orientación al procesamiento de señales. Además, resulta complicada su implementación para el manejo de periféricos dado que no tienen instrucciones dedicadas al control de periféricos concurrentes. Y finalmente, el costo es mayor que las otras opciones, por lo que se descarta como alternativa. Existen componentes en ambas alternativas que cumplen con lo requerido en prestaciones y con un rango de costos similar. Sin embargo, existen algunas diferencias que ayudan a determinar el componente que mejor se adapta a nuestro proyecto. 3

4 Una diferencia importante, es la forma de resolver el requerimiento de procesamiento de datos. Como se explicó anteriormente, el uc debe incorporar un circuito externo de hardware con filtros de alto nivel o desarrollar un gran bloque de software complejo, mientras que la FPGA permite desarrollar integramente en VHDL filtros y funciones de procesamiento ultra-complejas con gran precisión y con tiempos de desarrollo menores. Esto se debe al concepto de programación de hardware. El cual permite además de implementar ampliaciones de manera sencilla, gracias a la programación de los canales (X, Y, Z del Tanque de Inmersión) como componentes genéricos de hardware. Por otro lado, la FPGA es un componente flexible y adaptable a las necesidades del proyecto lo cual permite el aprovechar todos sus elementos, mientras que el uc está dimensionado para una aplicación genérica, lo cual resulta en un desaprovechamiento de algunos de los recursos por los cuales se está pagando. Finalmente, se puede decir que a la igualdad de condiciones entre el uc y la FPGA, éstas últimas presentan la ventaja de poder configurar los pines de entrada/salida a una gran cantidad de estándares mientras que uc es fijo. Y además se tiene la posibilidad de instanciar un Core de un uc como por ejemplo ARM en una FPGA de gratuitamente. De esta manera, se logra obtener todas las ventajas del control de periféricos que provee un uc, con todas las ventajas para el requerimiento de procesamiento ya descriptas de la FPGA. En consecuencia, de las familias presentadas de FPGAs se seleccionado el SPARTAN-3 modelo 3S1000 de la empresa XILINX, por varias razones. La primera corresponde a que sus prestaciones son justas, proveyendo la cantidad suficiente de pines para los periféricos y de celdas lógicas para la programación. Es un modelo recomendado por la misma empresa para para la fabricación en serie de productos por su relación de costo/prestaciones frente a los modelos similes de otras empresas y también frente a las familias más complejas de XILINX. La segunda razón y no por ello menpos importante, es que existe en el mercado argentino un distribuidor, como no así de las otras marcas Conversión de Nivel de Tensión Para el caso del Módulo de Interfaz con Periféricos, se observa que la mayoría de los periféricos tienen entradas/salidas TTL o CMOS (5V), mientras que las IO de la FPGA son de 3,3V. Esto significa que se deben compatibilizar las tensiones. Para ello, existe un número de circuitos sencillos. Conversión de 3,3V a 5V: es la más sencilla. Por lo general se puede conectar directamente una salida 3.3V a una entrada de 5V consultando las hojas de datos para los niveles de tensión lógicos. Si no son suficientes los márgenes, se pueden utilizar diferenctes soluciones. 1. Circuito con un transistor como buffer. Se puede utilizar un FET o un bipolar NPN. La desventaja de este circuito es que invierte la señal. 2. Circuito con 2 diodos. La ventaja es que no invierte la señal como el circuito anterior. 3. Un IC, equivalente al circuito anterior pero integrando 8 canales de buffers en un mismo encapsulado. 4

5 Para evitar invertir la señal, se descarta la alternativa 1. Si se considera la suma de costo de componentes discretos frente a un IC para 8 canales, y el espacio ocupado por los componentes discretos en el circuito impreso, se determina que la alternativa 3 es la mejor. Conversión de 5V a 3,3V: es una conversión un poco más complicada que el caso anterior, pero si el dispositivo tiene un diodo interno de clamping, con un Resistor en serie en la entrada es suficiente. Si no se puede utilizar alguno de los siguientes circuitos: 1. Con diodo de clamping externo. 2. Con un transistor. 3. Con un zener. 4. Con un IC: Level Translator, como por ejemplo un MAX300X, unidireccionales o bidireccionales, de altas velocidades. Se selecciona la alternativa 4, debido a que la integración de los componentes discreto en un encapsulado da mayor confiabilidad y resulta en un menor costo si se tiene en cuenta el espacio a ocupar en el circuito impreso. Además el Level Translator provee un menor consumo de corrientes y protección contra sobretensiones para los pines de entrada a la FPGA, lo cual es muy importante porque la FPGA es el elemento clave del circuito. 5

6 1.2. DFMEA Para el estudio de Análisis Modal de Fallas y sus efectos se analiza el producto en lo que puede fallar. No todas las fallas tienen iguales efectos, y dado que los recursos siempre son limitados, se debe priorizar los esfuerzos para reducir o eliminar fundamentalmente las fallas con efectos catastróficos. Para ello se utiliza la herramienta: FMEA (failure mode and effects analysis), un método inductivo que parte de acontecimientos elementales, falla de un dado elemento, y busca determinar las consecuencias de tal evento. En un FMEA orientado al diseño, se determina cuales son los potenciales modos de falla de cada elemento, analizando los modos de falla históricos, los usos y abusos que pueda tener el producto, y teniendo en cuenta las prácticas de diseño usados en elementos similares. En la Tabla se establecen los potenciales efectos de cada falla, asignándole un índice de severidad (S), valor del 1 al 10. Luego, para cada falla se estima su tasa de ocurrencia (O), lo cual permite calificar los eventos como muy poco probables, poco probables, probables y altamente probables, asignadole también un valor del 1 al 10. Dado que las consecuencias únicamente se manifiestan si la falla ocurre en manos del usuario, esto implica que, si se realizan tareas de detección previas, el riesgo dependerá de la tasa de detección (D) asociada al método de control, también del 1 al 10. Combinando todos estos valores se define un número de prioridad del riesgo (RPN, risk priority number), donde RP N = S O D Valor mediante el cual se determina la necesidad de mejora. Este proceso de optimización implicará: Modificación del concepto de solución, con la finalidad de evitar la causa de falla o bien reducir su severidad. Mejoramiento de la fiabilidad, con la finalidad de minimizar la ocurrencia de la falla. Mejorar el proceso de detección para evitar que la falla se traslade al usuario. Es decir, la finalidad última del FMEA es concluir con un plan de acción en el que consten los nuevos objetivos, los rediseños que se deben encarar, los ensayos, las fechas y los responsables. Concluidas las mejoras, se realiza un nuevo FMEA, y esto se repetirá hasta lograr que el nuevo RPN esté conforme con los objetivos, que en nuestro caso determinamos que sea menos a 90 (RPN 90). A este fin se usan formas convencionales, tal como muestra en la página siguiente. Finalmente, el producto de la tasa de ocurrencia y la tasa de detección determinaran la proporción residual de partes cuya falla se admite pase al cliente. 6