Detección de Presencia Serie para la Identificación de Módulos de Memoria. MSc. Guillermo Alvarez Bestard * Tec. Miguel A.

Transcripción

1 Detección de Presencia Serie para la Identificación de Módulos de Memoria MSc. Guillermo Alvarez Bestard * Tec. Miguel A. Machirán Simón * Resumen: Se describe brevemente el estándar para la Detección de Presencia Serie (SPD) y el protocolo SMBus. Se presentan herramientas basadas en software y en hardware útiles para la identificación y caracterización de módulos de memoria empleando la SPD. Se ofrecen soluciones para obtener estas características, que en muchos casos no son visibles en las memorias, como tipo, tamaño y velocidad, sin necesidad de instalarlas en una computadora. Palabras claves: SPD, SMBus, I 2 C, EEPROM, PIC, RAM. Introducción La identificación u obtención de las características de los módulos de memoria es imprescindible para el ensamblaje, puesta a punto y reparación de computadoras. Estas características pueden obtenerse de dos formas fundamentales, por los datos que suministra el fabricante o mediante el empleo de herramientas basadas en software, que a través del BIOS, acceden a ellas. En la mayoría de las ocasiones el fabricante brinda muy poca información visible de su memoria, o no podemos obtenerla porque se le retiró la etiqueta, incluso a veces no conocemos ni el fabricante. También corremos el riesgo de que la etiqueta haya sido cambiada por algún usuario. Un método más confiable puede ser emplear un software especializado en esta tarea, que mediante las funciones del BIOS y del sistema operativo sea capaz de acceder a las características del módulo de memoria. Estas herramientas tienen la ventaja de que presentan las características comentariadas y convertidas al lenguaje técnico empleado normalmente. Pero para que el software logre acceder a ellas es necesario que el módulo de memoria esté instalado en la computadora, y que su actualización incluya este tipo de memoria. Pero si llegáramos más allá y accediéramos directamente a la fuente de información? Si no dependiéramos del BIOS ni del software utilitario para obtenerla, evitando así interpretaciones erróneas de la misma? Si además no tuviéramos que instalar la memoria en nuestra computadora de trabajo, ni en ninguna otra, con las correspondientes molestias e interrupciones que ello conlleva. Tengamos también en cuenta que si contamos con un Pentium II no podremos instalar una memoria DDR, o si tenemos un Pentium IV este no aceptará una SDRAM. Estas aspiraciones se pueden cumplir atendiendo al estándar Serial Presence Detect (SPD) o Detección de Presencia Serie. A continuación, y sin pretende hacer una descripción exhaustiva del SPD, se explica como funciona, como se accede a la información que regula, y se proponen dos soluciones o herramientas que pueden facilitar el trabajo. La Detección de Presencia La detección de presencia es un mecanismo creado para que el BIOS pueda identificar y caracterizar los módulos de memoria que la tarjeta madre tiene instalados. Esta permite configurar el sistema de una forma óptima para el trabajo de la memoria RAM. * Instituto de Cibernética Matemática y Física, Ministerio de Ciencia Tecnología y Medio Ambiente, Cuba, guille@icmf.inf.cu

2 Durante muchos años se empleó de forma efectiva la Detección de Presencia Paralela (PPD), la cual requería de un pin por cada bit de información dada por el fabricante mediante resistores. Se empleó en las memorias SIMM y hasta las primeras DIMM, pero ya no ofrecía suficiente información a las nuevas tecnologías que emergían. Surge entonces la Detección de Presencia Serie (SPD) en medio del desarrollo de los módulos DIMM. Este método emplea solo 5 pines en el socket de conexión de la tarjeta madre y la información se almacena en una memoria EEPROM serie de 8 pines, usualmente una 24x02 con 256 localizaciones de 8 bits cada una. Dos de estos pines permiten, mediante el protocolo serie sincrónico SMBus, la lectura de todas las localizaciones de la memoria EEPROM. Los otros tres pines definen la dirección de la EEPROM en el bus de comunicaciones, la cual es diferente en cada socket o slot. O sea cada slot posee estos pines conectados a 0V (GND) o no, de forma permanente y en función de su dirección. Por lo que cuando insertemos el módulo de memoria, la EEPROM tomará la dirección definida en el slot. En las localizaciones de la EEPROM se encuentra distribuida la información según el tipo de memoria. Entre las características más sobresalientes se observan: Tipo de memoria Tensión de trabajo. Velocidad y tiempos de acceso Número y organización de los chips de memoria y por tanto el tamaño. Datos del fabricante. Estos datos son leídos por el BIOS durante el POST y después ajusta el sistema para un trabajo óptimo del módulo de memoria. Es por ello que los módulos sin SPD obligan al BIOS a fijar tiempos conservadores que permitan el trabajo de cualquier módulo. De esta forma se resuelve el problema de compatibilidad hacia atrás y hacia adelante, por supuesto con ciertas limitaciones determinadas fundamentalmente por cambios en el socket. En la EEPROM el contenido de las 3 primeras localizaciones tiene el mismo significado para todas las memorias, ya que definen: el número de localizaciones empleadas en SPD, el número de localizaciones totales que posee la EEPROM y el tipo de memoria (referido a la RAM). A partir de la localización 3 hasta la 61 se destina un espacio cuya información varía según el tipo de memoria definido en la 2, pero desde la 62 hasta la 127 se almacena información específica entre la que se encuentra un mecanismo de chequeo de errores. Las restantes 128 localizaciones son libres a usar según la aplicación. A continuación se muestra una tabla contenida en la documentación del estándar JEDEC No. 21 C [8] Tabla 1 Tabla que define estructura general de la información en SPD. 2

3 Para ilustrar el significado de estos datos emplearemos un ejemplo el cual comienza mostrando la información encontrada en las primeras 128 localizaciones de la EEPROM de un módulo de memoria. Tabla 2 Contenido de las primeras 128 localizaciones de una EEPROM usada en SPD. Dirección Valor Dirección Valor Dirección Valor Dirección Valor Es posible observar en la tabla que la dirección o localización 1 contiene un 128, lo cual si consultamos el estándar significa que se emplean 128 bytes para la SPD. En la 2 aparece un 8 que según el estándar significa que existe un total de 256 localizaciones. La dirección 2 es una de las mas importantes porque define el tipo de memoria que en este caso es del tipo SDRAM porque contiene un 4 [9]. Una vez definido el tipo de memoria podemos consultar el apéndice específico de ese tipo de memoria, en este caso es el E [10], y así conocer que define cada localización. En la tabla 3 presentamos una sección de la tabla característica, donde se señalan con flechas los datos más significativos y que analizaremos a continuación. En la dirección 9 encontraremos el tiempo de ciclo y por tanto la frecuencia de trabajo del módulo de memoria. En nuestro ejemplo tenemos un 117, lo cual según la tabla referente a esta localización, representa un tiempo de 7.5ns y por tanto una frecuencia de 133.3MHz. En la dirección 8 se muestra un 1 que significa que el modulo trabaja con una tensión compatible con LVTTL. Por su parte la dirección 5 indica que el módulo posee dos bancos de memoria y la 31 nos dice que cada banco es de 128MB. Entonces el módulo tendrá una capacidad total de 256MB. 3

4 Tabla 3 Sección de la tabla característica de una SDRAM. El SMBus El Bus de Administración de Sistema o System Management Bus (SMB) es un protocolo de comunicación definido sobre el estándar I 2 C. Este permite controlar en la tarjeta madre, varios dispositivos conectados a través de dos señales, reduciendo considerablemente la cantidad de líneas necesarias, la cantidad de pines en los componentes y por tanto los costos del sistema. Además asegura la expansión futura en el número de dispositivos conectados al bus. El SMBus fue desarrollado por Intel, a principios de los años 90, para los sistemas de batería inteligente (Smart Battery System - SBS) y otros dispositivos de administración de energía. Pero se fue desarrollando y comenzó a ser empleado en otras funciones dentro de las tarjetas madres. En 1996 la especificación SBS fue entregada por Intel y Duracel a otras 10 compañías que formaron el grupo SBS. Ya en 1997 el SMBus se incorporó a las especificaciones de control avanzado de energía (Advanced Configuration and Power Interface - ACPI) como un bus para comunicarse con dispositivos SBS, sensores de temperatura y otros. Un dispositivo conectado al SMBus puede ser encuestado por otro que actúa como amo del bus y ofrecer información del fabricante, el número de parte o modelo, su estado de funcionamiento, la ocurrencia de errores, etc. A través de los servicios del BIOS el sistema operativo supervisa y controla numerosos dispositivos ubicados en la tarjeta madre, como por ejemplo la detección de presencia serie (SPD) de los módulos de memoria, el ACPI y el SBS. Aunque tiene como base el protocolo I 2 C, existen algunas diferencias que son fundamentalmente producto de adiciones y aportes que hace el SMBus. Por ejmplo el I 2 C no define tensiones de trabajo fijas, pero la revisión 1.0 del SMBus [6] permitía tensiones entre 2V y 5V y la revisión 1.1 redujo este rango entre 3V y 5V [7]. Otra diferencia es que el SMBus especifica una frecuencia de trabajo mínima y tiempos de espera máximos. A continuación se describe brevemente el protocolo I 2 C. 4

5 Inter-Integrated Circuit (I 2 C) Es un protocolo serie para comunicarse de forma sincrónica entre circuitos integrados como microcontroladores, memorias, sensores, etc. Emplea una sola línea para datos, la cual es bidireccional y debe protegerse de colisiones. Aunque emplea una línea bidireccional, el sentido siempre es controlado por el amo. [15] En total emplea solo 2 líneas que son: Serial Clock (SCL) la cual sincroniza toda la comunicación y Serial Data (SDA) por donde se envían los datos de un dispositivo a otro. No permite la transmisión y la recepción simultánea (half duplex), pero pueden intervenir más de dos nodos (multipunto), uno de los cuales es el amo y el resto son esclavos. Soporta la existencia de más de un amo (multi-master) y la detección de colisiones en el bus. La línea SDA es manipulada comúnmente por transistores a colector abierto y lleva una resistencia de pull-up conectada al positivo de la fuente. Es por ello que puede tomar dos estados denominados float high y drive low. El primero es básicamente un 1 impuesto por la resistencia de pull-up cuando ninguno de los transistores conectados al bus está conduciendo. Y el segundo ocurre cuando al menos uno de los transistores conectados al bus está conduciendo y se interpreta por los receptores como un 0. Amo SCL SDA Esclavo 1 SCL SDA Esclavo n Fig. 1 Señales empleadas en el protocolo I 2 C entre un Amo y varios esclavos. El uso de resistencias de pull-up y transistores a colector abierto, permite que cuando un dispositivo no está haciendo uso del bus, su transmisor queda en estado de alta impedancia y su receptor atento al bus. Igualmente protege a los dispositivos que por error accedan a la vez al bus. El protocolo I 2 C permite tres velocidades de comunicación: 100Kbps, 400Kbps y 3.4Mbps. Aunque como todo protocolo sincrónico esta puede variar en grandes rangos en función de los dispositivos conectados al bus. Condiciones de Sincronismo en I 2 C. El protocolo I 2 C se basa en un sistema de reconocimiento (acknowledge) que permite que los datos sean enviados en un sentido por el bus hacia el receptor, y posteriormente, en sentido contrario, un mensaje de reconocimiento llegue al transmisor indicando que su mensaje fue recibido correctamente. Para llevar a cabo una transferencia exitosa en este bus bidireccional, existen varias condiciones que definen el inicio, la parada, el reconocimiento o no de la transmisión y el reinicio, como puede apreciarse en la figura 2. La condición de Inicio o Start Condition inicializa el bus I 2 C e indica que un dispositivo quiere hacer uso del mismo. Se caracteriza por un cambio de 1 a 0 de la señal de SDA mientras SCL se encuentra en 1. La condición de Parada o Stop Condition libera el bus I 2 C y permite que otro dispositivo lo utilice. Se caracteriza por un cambio de 0 a 1 de la señal de SDA mientras SCL se encuentra en 1. La combinación de una condición de Parada seguida inmediatamente por una de Inicio, se denomina condición de Reinicio. En arquitecturas con más de un amo (multi-master) permite volver a usar el bus I 2 C inmediatamente después de una transferencia, y evita que otro dispositivo lo ocupe. SCL SDA 5

6 SCL SDA CONDICIÓN DE INICIO BIT n BIT n-1 BIT 0 DATO VÁLIDO RECONO- CIMIENTO CONDICIÓN DE PARADA Resistencia Amo Esclavo SIN RECONO- CIMIENTO Fig. 2 Condiciones de Sincronismo en I 2 C. La condición de Dato Válido se produce cuando SCL se encuentra en 1, durante la cual SDA no puede cambiar a riesgo de indicar Parada o Inicio. La línea de datos puede ser modificada cuando SCL se encuentra en 0. Un dispositivo envía la condición de Reconocimiento (Acknowledge) teniendo a SDA en 0 durante el pulso de reloj que sigue a la recepción del último bit. Si lo deja en 1 entonces indica Sin Reconocimiento (Not Acknowledge). El significado de estas condiciones varía según el dispositivo y el dato que se esté transfiriendo. A continuación un ejemplo que lo aclara. Trama del Mensaje en I 2 C. La trama del mensaje puede contener comandos, direcciones y datos, según el dispositivo y la acción a realizar. Cada trama se encabeza por la dirección del esclavo a que va dirigida, la cual puede ser de 7 o 10 bits. Esta dirección es prefijada por hardware, ya sea por el fabricante (no se puede modificar) o por el diseñador mediante algunas patas o pines del circuito integrado. Tomaremos como ejemplo una memoria EEPROM serie 24C02 de las empleadas en la SPD, la cual cuenta con 256 localizaciones de 8 bits cada una. Por tanto, las direcciones y los datos tendrán una longitud de 8 bits. En la figura 3 se muestran las tramas empleadas por este dispositivo. [2][11] La trama del mensaje siempre comienza con la condición de Inicio (I). Le sigue la dirección del esclavo está compuesta por 7 bits, 4 de ellos prefijados a 1010 y el resto prefijado por el diseñador en los pines A2, A1 y A0 del circuito integrado. Incluye también un bit para indicar si vamos a realizar una acción que implique escritura (0) o lectura (1). Después de recibir la dirección, el esclavo debe enviar Reconocimiento (R) y a partir de aquí la estructura de las tramas cambia en función de la acción a realizar. La condición Sin Reconocimiento (SR) se emplea en la lectura para indicar que no se leerán más datos. Al final aparece siempre la condición de Parada (P) la cual libera el bus. Dirección del Esclavo A2 A1 A0 R/W Amo Esclavo Escritura de 1 Byte I DIR. ESCL. 0 R DIR. (1 BYTE) R DATO (1 BYTE) R P Escritura de Página I DIR. ESCL. 0 R DIR. (1 BYTE) R DATO 1 R R DATO 16 R P Lectura de Dirección Inmediata I DIR. ESCL. 1 R DATO (1 BYTE) SR P Lectura Secuencial I DIR. ESCL. 1 R DATO 1 R DATO 2 R R DATO n SR P Lectura Selectiva I DIR. ESCL. 0 R DIR. (1 BYTE) R I DIR. ESCL. 1 R DATO (1 BYTE) SR P Fig. 3 Tramas del mensaje I 2 C para la memoria 24C02. 6

7 En el caso de que en una misma trama se empleen varios bytes de datos, estos están ubicados en la memoria, uno a continuación del otro a partir de la última dirección accedida o especificada en la trama. Software empleando el puerto paralelo. Un software desarrollado en Visual Basic 6 permite, a través del puerto paralelo y de una interfaz conectada a él, la lectura de los datos almacenados en la EEPROM empleada en la SPD. El módulo de memoria se coloca en el slot de la interfaz (ver figura 4) y se define la dirección de la memoria mediante micro-interruptores colocados en la tarjeta [1]. Fig. 4 Interfaz I 2 C para leer la información de SPD. En la interfaz de usuario del software, una vez leída la memoria mediante el botón Leer, se muestra la información obtenida en el ListBox Datos SPD en formato decimal, hexadecimal y binario. En el ListBox Información SPD aparece su significado en lenguaje técnico y al hacer clic en cada elemento de la lista, Datos SPD marca los datos relacionados. Los botones Guardar Datos y Cargar Datos, permiten almacenar y recuperar la información de ficheros texto. Fig. 5 Software para la identificación de módulos de memoria. 7

8 Esta forma de trabajo brinda toda la información posible sobre el módulo de memoria y es de fácil actualización ante modificaciones en el estándar. Pero tiene la desventaja de que depende de la computadora, aunque sus requerimientos no son críticos. Con este desarrollo no se pretende realizar una herramienta completa para llevar a cabo un análisis exhaustivo de los módulos de memoria. En cambio permite demostrar que esta es una vía sencilla para desarrollar una utilidad más completa para el análisis de SPD. Hardware empleando un microcontrolador PIC Poseer una herramienta portátil, sencilla y económica, que permita identificar las características básicas de los módulos de memoria sería algo muy útil para nuestros técnicos. Para ello se propone un esquema que contempla un microcontrolador PIC que accede a la EEPROM del módulo de memoria. El firmware del microcontrolador debe ser capaz de descifrar cada valor obtenido a través del bus I 2 C y mostrar los resultados mediante diodos emisores de luz (LEDs). Fig. 6 Esquema del hardware empleando un microcontrolador PIC y LEDs. El circuito obtiene la energía de dos baterías de 1.5V cada una, del tipo AA o AAA. Una vez colocada la memoria en el socket, se presiona un interruptor S1 de tipo push-bottom que conecta los 3V al circuito. El microcontrolador seleccionado es un PIC16LF627 que puede trabajar con una alimentación entre 2V y 5.5V, posee reloj interno de 4MHz y un modulador por ancho de pulso (PWM) de 10 bits. Sus puertos manejan hasta 25mA por lo que es posible conectarle directamente los LEDs. La alimentación suministrada a la memoria se controla mediante la señal generada por el PWM, que se filtra y se hace pasar por el operacional rail to rail MCP6041, en su versión SOT23-5. De esta forma se obtiene el valor correcto de alimentación para cada módulo de memoria que puede variar entre 1.8V y 3V. El circuito tiene como ventaja la portabilidad, la sencillez y rapidez en su uso. No requiere de una computadora ni de fuente de alimentación externa. Pero se encuentra limitado por la cantidad de información que puede mostrar. Aunque su actualización no es compleja, es algo mas difícil que en la solución por software. Una posibilidad de reducir estas limitaciones es adicionar un LCD serie donde se visualice la información recolectada. Esto permitiría también reducir el tamaño, los pines necesarios y el precio del microcontrolador. 8

9 Conclusiones El estándar SPD garantiza la caracterización completa de cada módulo de memoria sin importar el fabricante, forma de conexión o tipo de memoria. Esto permite al BIOS configurar al sistema para un funcionamiento óptimo. También puede ser empleado por nuestros técnicos para el ensamblaje, puesta a punto y reparación de computadoras. Pero deben contar con las herramientas necesarias que les permitan obtener la información que guarda el SPD. Las herramientas presentadas en este trabajo no son completas, ni hacen un uso exhaustivo de las posibilidades que brinda la DPS y ni de los protocolos SMBus e I 2 C, pero demuestran que es posible con pocos recursos diseñar, programar y fabricar utilidades que mejoren la calidad y aumenten la rapidez del trabajo de reparación de computadoras. Referencias Bibliográficas [1] Alvarez Bestard, G; Miguel A. Machirán Simón, Luis M. Fernández Sánchez (2005) Protocolos de Comunicación Serie SPI e I2C. Aplicación en el diagnóstico y la reparación. [2] Catalyst Semiconductor, CAT24WC01/02/04/08/16 Datasheet [3] CST Inc. (2004) Understanding DDR Serial Presence Detect (SPD) Table. [4] IBM (1999) PC133 SDRAM Registered DIMM. DesignSpecification [5] Intel Corporation (1995) System Management Bus BIOS Interface Specification. Revision 1.0 [6] Intel Corporation (1995) System Management Bus Specification. Revision 1.0 [7] Intel Corporation (1998) System Management Bus Specification. Revision 1.1 [8] JEDEC. Serial Presence Detect Standard, General Standard. [9] JEDEC. Serial Presence Detect Standard. Appendix A:Table of Fundamental Memory Types. [10] JEDEC. Serial Presence Detect Standard. Appendix E: SpecificPD s for Synchronous DRAM (SDRAM) [11] Microchip Technology Inc. I 2 C Master Mode Overview and Use of the PICmicro MSSP I 2 C Interface with a 24xx01x EEPROM. [12] Microchip Technology Inc.(1999) PIC16F62X FLASH-Based 8-Bit CMOS Microcontrollers. [13] Microchip Technology Inc.(2002) MCP6041/2/3/4 600nA, Rail-to-Rail Input/Output Op Amps. [14] Micron Technology Inc. (2003) Memory Module Serial Presence-Detect. Technical Note TN [15] Philips Semiconductors (2000) The I 2 C-Bus Specification Version 2.1 [16] Sitio Web Catalyst Semiconductor [17] Sitio Web Microchip Thecnology Inc. [18] ST Microelectronics. (2004) New Serial Presence Detect (SPD) EEPROM from ST Microelectronics Fully Supports JEDEC DDR2 Standard. 9