TEMA I Introducción a los Sistemas de Procesamiento Digital de Señales

Transcripción

1 TEMA I Introducción a los Sistemas de Procesamiento Digital de Señales 22/05/02 EL Sistemas de Procesamiento Digital de Señales Luis Tarazona 11

2 Qué es PDS? Procesamiento: Ejecución de operaciones sobre unos datos de acuerdo a instrucciones programadas. Señal: Un parámetro variable a través del cual se transmite información usando circuitos electrónicos. Digital: relativo al uso de señales discretas para representar información en forma numérica. 22/05/02 EL Sistemas de Procesamiento Digital de Señales Luis Tarazona 12

3 Qué es PDS? Una definición: Es el análisis, modificación o manipulación de información, la cual es medida o representada mediante una secuencia discreta de números. PDS son las matemáticas, los algoritmos y técnicas utilizadas en la manipulación de dicha información digitalizada. 22/05/02 EL Sistemas de Procesamiento Digital de Señales Luis Tarazona 13

4 Disciplinas relacionadas con PDS 22/05/02 EL Sistemas de Procesamiento Digital de Señales Luis Tarazona 14

5 Áreas de aplicación de PDS Espacial: Mejoramiento de imágenes espaciales. Compresión de datos. Médica: Diagnóstico por imágenes. Análsis de electrocardiograma. Comercial: Compresión de imágenes y sonido para multimedia. Efectos especiales para cine. Video conferencia. Militar: - Radar, sonar, comunicaciones seguras. 22/05/02 EL Sistemas de Procesamiento Digital de Señales Luis Tarazona 15

6 Áreas de aplicación de PDS Telefonía: - Compresión de voz y datos, reducción de eco, Multiplexaje, filtrado. Industrial: - Detección de yacimientos de petróleo y minerales - Control y monitoreo de procesos. - Herramientas de diseño y CAD. Científica: - Análisis y registro de terremotos. - Adquisición de datos. - Análisis espectral. - Simulación y modelado de sistemas. 22/05/02 EL Sistemas de Procesamiento Digital de Señales Luis Tarazona 16

7 Algunas aplicaciones del PDS Tecnologías de modems: xdsl, cable modems Audio y vídeo digital Comunicaciones inalámbricas: Celulares, satélites Sistemas de almacenamiento y recuperación de datos: Equipos médicos: Discos duros, CD-ROM, cámaras, escáners 22/05/02 EL Sistemas de Procesamiento Digital de Señales Luis Tarazona 17

8 Técnicas de Implementacion para sistemas de PDS Tecnologías de circuitos integrados. Ventajas y problemas de la tecnología VLSI. Requerimientos para sistemas de PDS. Circuitos integrados de funciones especiales para PDS. Uso de Dispositivos de logica programable. Otros estilos de implementacion ASIC. 22/05/02 EL Sistemas de Procesamiento Digital de Señales Luis Tarazona 18

9 Tecnologías de Circuitos Integrados: Circuitos Integrados (ICs) Productos Estándar ICs de aplicación Específica (ASICs) ICs de función fija Micro- Procesadores ICs Programables (reconfigurables) Casi-a-medida (Semi-custom) A la medida (full-custom) Gate Array Celdas estándar 22/05/02 EL Sistemas de Procesamiento Digital de Señales Luis Tarazona 19

10 Escalas de Integración Nivel de Integración SSI (Integración a pequeña escala) MSI (Integración a mediana escala) LSI (Integración a larga escala) VLSI (Integración a muy larga escala) Función de producto estándar Compuertas, flip-flops, latches Registros, contadores, muxs,codificadores ALUs, periféricos (UARTs, PIAs, etc) Microprocesadores, memorias grandes, ICs de comunicaciones y multimedia ~Número de transistores 10 s 100 s 1000 s /05/02 EL Sistemas de Procesamiento Digital de Señales Luis Tarazona 20

11 Motivación para el uso de VLSI Tamaño reducido Consumo de potencia reducido Confiabilidad en aumento Mayor seguridad en el diseño difícil de copiar Bajo costo (en volúmenes grandes) 22/05/02 EL Sistemas de Procesamiento Digital de Señales Luis Tarazona 21

12 Elección de una Implementación Varias opciones: Soluciones basadas en microprocesador: Económico, flexible, pero con bajo desempeño relativo. Soluciones basadas en ICs de función fija: Mayor desempeño, mas costoso, menos flexible, menor densidad. 22/05/02 EL Sistemas de Procesamiento Digital de Señales Luis Tarazona 22

13 Elección de una Implementación Soluciones basadas en ASICs: Potencialmente la mejor, pero... Los costos pueden ser muy altos a menos que se manejen grandes volúmenes Requieren uso extensivo de herramientas CAD La prueba de diseños se hace un asunto de importancia 22/05/02 EL Sistemas de Procesamiento Digital de Señales Luis Tarazona 23

14 Elección de una Implementación Soluciones basadas en Procesadores Digitales de Señal (DSPs): Procesadores optimizados para realizar sumas, multiplicaciones y otras operaciones comunes en PDS. La tecnología actual permite su uso en aplicaciones antes restringidas a ICs dedicados y ASICs. Económicos y de bajo consumo. 22/05/02 EL Sistemas de Procesamiento Digital de Señales Luis Tarazona 24

15 Elección de una Implementación El compromiso de beneficio entre diferentes modos de implementación está en constante cambio siguiendo los cambios tecnológicos. A veces una mezcla de soluciones es apropiada; el uso de circuitos casi-amedida (semicustom) y de lógica programable se ha incrementado en la implementación de subsistemas digitales 22/05/02 EL Sistemas de Procesamiento Digital de Señales Luis Tarazona 25

16 Requerimientos particulares para PDS Usualmente alguna restricción de desempeño en tiempo real. Generalmente es mas importante una alta productividad (throughput) que una baja latencia. Gran cantidad de procesamiento aritmético (con frecuencia operaciones de multiplicar y acumular: y y + cx ) 22/05/02 EL Sistemas de Procesamiento Digital de Señales Luis Tarazona 26

17 Circuitos integrados de funciones dedicadas de PDS Varios fabricantes ofrecen una gama de productos diseñados para soportar el intensivo procesamiento aritmético necesario en aplicaciones de PDS: Multiplicadores de punto fijo y de punto flotante. Desplazador de barril (utilizado para normalizar números en punto flotante). Mulitplicador-acumulador de punto fijo. Filtro digital. Funciones de vídeo. 22/05/02 EL Sistemas de Procesamiento Digital de Señales Luis Tarazona 27

18 Revisión: Dispositivos Lógicos Programables (PLDs) Memorias programables de sólo lectura (PROM). Arreglo lógico programable (PLA). Lógica de arreglo programable (PAL). Dispositivos LSI programables: PLDs complejos Arreglos de compuertas programables (PGA, FPGA). 22/05/02 EL Sistemas de Procesamiento Digital de Señales Luis Tarazona 28

19 Qué es un PLD (Programmable logic device)? Chip LSI con una estructura de circuito regular que consta de celdas idénticas. Permite al diseñador adecuarlo para funciones específicas: debe ser programado por el usuario. Cada celda puede programarse individualmente. Los diseños con PLD son más pequeños y rápidos que susequivalentes con SSI, MSI. El diseño se puede especificar mediante un programa en un lenguaje especial para PLD 22/05/02 EL Sistemas de Procesamiento Digital de Señales Luis Tarazona 29

20 Memorias programables de sólo lectura (PROM) Circuito combinacional con n entradas y b salidas Las n entradas se conocen como direcciones Consta de dos partes principales: Decodificador de direcciones: Decodifica una de 2 n direcciones 2 n xb elementos de almacenamiento de1bit Pueden ser fusibles, transistores, diodos, MOS de puerta flotante. 22/05/02 EL Sistemas de Procesamiento Digital de Señales Luis Tarazona 30

21 Estructura AND-OR de una PROM A m0 m1 m2 m3 m4 m5 m6 m7 B C OR de 8 AND de 3 entradas X X X entradas Z0 X X Z1 x = programado = fijo X X Z2 NOTE: Conexiones fijas en el arreglo AND y Conexiones programables en el arreglo OR 22/05/02 EL Sistemas de Procesamiento Digital de Señales Luis Tarazona 31

22 Arreglo lógico programable (PLA) Dispositivo combinacional de dos niveles AND- OR caracterizado por: Conexiones programables en el arreglo AND Conexiones programables en el arreglo OR No están presentes todos los posibles términos AND: No se puede implementar todas las combinaciones de funciones posibles La capacidad de un PLA se denota por: entradas x productos x salidas 22/05/02 EL Sistemas de Procesamiento Digital de Señales Luis Tarazona 32

23 Estructura de un PLA 3x6x3 A B C AND de 6 entradas X X X X X X X X OR de 6 entradas Z0 X X Z1 x = programado = fijo Z2 22/05/02 EL Sistemas de Procesamiento Digital de Señales Luis Tarazona 33

24 Lógica de arreglo programable (PAL) Dispositivo combinacional de dos niveles AND-OR caracterizado por: Conexiones programables en el arreglo AND Conexiones fijas en el arreglo OR No están presentes todos los posibles términos AND. No se puede implementar todas las combinaciones de funciones posibles Si un término producto es requerido por dos funciones diferentes, se debe implementar dos veces en en arreglo AND. 22/05/02 EL Sistemas de Procesamiento Digital de Señales Luis Tarazona 34

25 Estructura de un PAL de 3 entradas y 3 salidas de 6 términos producto c/u A B C AND de 8 entradas X X X X X X OR de 6 entradas Z0 Z1 x = programado = fijo Z2 22/05/02 EL Sistemas de Procesamiento Digital de Señales Luis Tarazona 35

26 Modificaciones a la estructura básica de un PLD Realimentación Si la salida del arreglo OR tiene un camino hacia el arreglo AND es posible construir lógica multinivel. Salidas con registro Junto con la realimentación permiten la implementación de circuitos secuenciales de mediana-alta complejidad. Pines bidireccionales para E/S Si los buffers de salida tienen 3 estados, es posible usar el camino de realimentación para porveer entradas extra. Control de polaridad de la salida. 22/05/02 EL Sistemas de Procesamiento Digital de Señales Luis Tarazona 36

27 CAD para PLDs Los datos necesarios para configurar un PLD se obtienen de un mapa de fusibles, que describe cuales fusibles van a quemarse. Existen compliladores de algunos fabricantes de PLDs que permiten generar estos datos a partir de descriciones en alto nivel: CUPL soporte para PLDs de diferentes fabricantes. ABEL Otro compliador universal muy popular. PALASM Soporte solo para dispositivos de AMD 22/05/02 EL Sistemas de Procesamiento Digital de Señales Luis Tarazona 37

28 Ejemplo de la sintaxis de PALASM Ecuaciones booleanas: Salida no registrada: Z1 = A*B*/C + /A*D Entrada J a un flipflop JK: Z2.J = C*D + A*/E Control de tercer estado para el buffer de salida de Z3: Z3.OE = D*/E 22/05/02 EL Sistemas de Procesamiento Digital de Señales Luis Tarazona 38

29 Dispositivos programables LSI: PLDs Complejos Para circuitos muy grandes, no es posible realizar arreglos únicos AND u OR: Los retardos de propagación limitan el fanin de las compuertas AND. Las entradas y funciones no necesitan estar disponibles globalmente. Los PLDs complejos estan formados de bloques con estructuras PAL versátiles. 22/05/02 EL Sistemas de Procesamiento Digital de Señales Luis Tarazona 39

30 Arquitectura típica de un PLD complejo (ATF1500A de ATMEL) 22/05/02 EL Sistemas de Procesamiento Digital de Señales Luis Tarazona 40

31 Arquitectura de una macrocelda (ATF1500A) 22/05/02 EL Sistemas de Procesamiento Digital de Señales Luis Tarazona 41

32 Arreglos de Compuertas programable en campo - FPGAs Un FPGA (Field Programmable Gate Array) tiene una estructura similar al arreglo de compuertas programado por máscara (ver mas adelante). En este caso, se tiene un arreglo de celdas de núcleo programables rodeadas de celdas de E/S (I/O pads o I/O blocks) que sirven de interfaz entre las señales y los pines del dispositivo. La interconexión entre celdas o entre celdas y bloque de E/S se realiza mediante recursos de enrutamiento programables llamados canales de enrutamiento (routing channels). 22/05/02 EL Sistemas de Procesamiento Digital de Señales Luis Tarazona 42

33 Arreglos de Compuertas programable en campo - FPGAs La arquitectura puede ser: De grano fino: Muchas celdas con funciones simples. Por ejemplo la familia FPGA AT6000 de Atmel - El dispositivo mas grande tiene 3000 celdas que se configuran mediante multiplexores para generar diferentes funciones a nivel de compuertas. De grano grueso: Pocas celdas con mayor funcionalidad. Por ejmplo la familia XC3000 de Xilinx: El dispositivo mas grande tiene 320 bloques lógicos combinacionales (CLB), que usan tablas de búsqueda (LUT) para generar funciones de hasta 5 variables. 22/05/02 EL Sistemas de Procesamiento Digital de Señales Luis Tarazona 43

34 Diagrama de bloques de un FPGA CLB = Configurable Logic blocks bloques lógicos configurables. IOB = Input/Output blocks bloques de Entrada/Salida. Routing channels = canales de enrutamiento (programables para interconectar los bloques anteriores) 22/05/02 EL Sistemas de Procesamiento Digital de Señales Luis Tarazona 44

35 Canales de enrutamiento CLB 22/05/02 EL Sistemas de Procesamiento Digital de Señales Luis Tarazona 45

36 Arreglo de compuertas (Gate Array) Un arreglo de compuertas es un chip LSI hecho de componentes activos y pasivos no interconectados que han sido completamente procesados excepto por la capa final de interconexiónes de aluminio. El patrón de interconexiones se genera a partir de las especificaciones del problema. La lógica es programada en el dispositivo de manera similar a la programación de una ROM de máscara. 22/05/02 EL Sistemas de Procesamiento Digital de Señales Luis Tarazona 46

37 Arreglos de compuertas (2) El núcleo (core) del arreglo contiene celdas de núcleo rodeadas de celdas de entrada/salida (I/O pads) que sirven de interfaz hacia los pines del dispositivo. Las celdas consisten de agrupaciones regulares de transistores arreglados en bloques o filas separadas por canales de enrutamiento (routing channels). I/O PAD Celda 22/05/02 EL Sistemas de Procesamiento Digital de Señales Luis Tarazona 47

38 Transistores en un arreglo CMOS El siguiente diagrama muestra un grupo de cuatro transistores en un arreglo de compuertas CMOS típico Puntos de contacto Canal P V DD V DD Compuerta de polisilicio GND GND Canal N 22/05/02 EL Sistemas de Procesamiento Digital de Señales Luis Tarazona 48

39 Implementación de una compuerta NOR Los puntos de contacto pueden conectarse entre sí o a las líneas de potencia para formar un circuito CMOS: V DD 5 A B Canal P V DD GND 3 Salida A 2 3 B 1 Salida GND 2 1 Canal N 22/05/02 EL Sistemas de Procesamiento Digital de Señales Luis Tarazona 49

40 Implementación de una compuerta NOR Los puntos de contacto pueden conectarse entre sí o a las líneas de potencia para formar un circuito CMOS: 5 V DD A B 4 3 Salida A+B 5 A 4 B 3 V DD Salida 2 1 GND GND 22/05/02 EL Sistemas de Procesamiento Digital de Señales Luis Tarazona 50

41 Macros para el diseño El fabricante del arreglo de compuertas provee una selección de macros, cada uno con una distribución de componentes predefinido y un comportamiento bien caracterizado. El diseñador utiliza los ítemes disponibles en una biblioteca de macros como bloques de construcción para circuitos más grandes. Las interconexiones entre macros se realizan a través de pistas de metal que corren a lo largo de los canales de enrutamiento. 22/05/02 EL Sistemas de Procesamiento Digital de Señales Luis Tarazona 51

42 Circuitos Integrados de Celda Estándar (Standard Cell ICs) En este tipo de ASIC las celdas están organizadas comúnmente como en un arreglo de compuertas: en filas separadas por canales de enrutamiento. Cada celda en la biblioteca de diseño esta diseñada a la medida para su función por el vendedor del silicio y no está limitada por una configuración de transistores predeterminada. Esto le da al diseñador un conjunto de primitivas de diseño, con características bien definidas, para construir un circuito. 22/05/02 EL Sistemas de Procesamiento Digital de Señales Luis Tarazona 52

43 Circuitos Integrados de Celda Estándar (Standard Cell ICs) Para facilitar el diseño, las celdas se hacen con un ancho estándar de modo que puedan ensamblarse fácilmente para producir la diagramación final. Los canales de enrutamiento se pueden hacer tan anchos como se requiera para acomodar todas las conexiones entre celdas. I/O PAD Celda 22/05/02 EL Sistemas de Procesamiento Digital de Señales Luis Tarazona 53

44 Tendencias de costo para diferentes tecnologías de circuitos integrados Costo Relativo Por chip Total de unidades producidas PLD Gate Array STD Cell Full custom 22/05/02 EL Sistemas de Procesamiento Digital de Señales Luis Tarazona 54

45 22/05/02 EL Sistemas de Procesamiento Digital de Señales Luis Tarazona 55 Introducción a los Procesadores Digitales de Señal (DSPs) Algoritmos típicos de DSP: Filtro FIR: Filtro IIR: = = M k k k n x a n y 0 ) ( ) ( = = + = N k k M k k k n x b k n x a n y 1 0 ) ( ) ( ) (

46 22/05/02 EL Sistemas de Procesamiento Digital de Señales Luis Tarazona 56 Algoritmos típicos de DSP: Convolución: Transformada Discreta de Fourier: = = 1 0 ] ) / (2 ) exp[ ( ) ( N n nk N j n x k X π = = N k k n h k x n y 0 ) ( ) ( ) ( Introducción a los Procesadores Digitales de Señal (DSPs)

47 Operaciones comunes en PDS De los algoritmos anteriores, es claro que estos comparten operaciones comunes: sumas, multiplicaciones, retardos y manejo de arreglos. Estas operaciones son las características claves de un DSP y por ello contienen hardware especial para ejecutarlas muy eficientemente. 22/05/02 EL Sistemas de Procesamiento Digital de Señales Luis Tarazona 57

48 Características claves de un DSP Multiplicaciónes y sumas en paralelo. Arquitectura que permite accesos múltiples a memoria (para buscar dos operandos y almacenar el resultado). Muchos registros para guardar datos temporalmente. Generación eficiente de direcciones para manejar arreglos. Modos especiales de direccionamiento: direccionamiento circular, direccionamento por bits invertidos (FFT). 22/05/02 EL Sistemas de Procesamiento Digital de Señales Luis Tarazona 58

49 Revisión: ARQUITECTURA DE PROCESADORES 22/05/02 EL Sistemas de Procesamiento Digital de Señales Luis Tarazona 59

50 Arquitecturas de memoria Unidad de procesamiento operandos resultados código de operación estado Bus de datos Unidad de control instrucciones datos direcciones Memoria de datos y de programa Arquitectura de Von Neumann (una sola memoria) 22/05/02 EL Sistemas de Procesamiento Digital de Señales Luis Tarazona 60

51 Arquitecturas de memoria Unidad Aritmética Dato código de operación estado Dirección de dato Memoria de datos Unidad de control Instrucción Dirección de programa Memoria de programa Arquitectura Harvard ( doble memoria) 22/05/02 EL Sistemas de Procesamiento Digital de Señales Luis Tarazona 61

52 Flujo de instrucciones y flujo de datos Flujo de instrucciones (Instruction stream) Flujo de datos (data stream) 22/05/02 EL Sistemas de Procesamiento Digital de Señales Luis Tarazona 62

53 Procesamiento con uno y dos buses 22/05/02 EL Sistemas de Procesamiento Digital de Señales Luis Tarazona 63

54 Arquitecturas para el camino de datos (datapath) 22/05/02 EL Sistemas de Procesamiento Digital de Señales Luis Tarazona 64

55 Arquitectura típica de un DSP 22/05/02 EL Sistemas de Procesamiento Digital de Señales Luis Tarazona 65

56 Principales fabricantes de DSPs de propósito general Texas Instruments 47% Lucent 28% Analog Devices 9% Motorola 13% Otros 3% 22/05/02 EL Sistemas de Procesamiento Digital de Señales Luis Tarazona 66

57 Fabricantes y sus familias de DSPs Texas Instruments: TMS320C25; TMS320C30; TMSC320C40, TMS320C60. Motorola: DSP56000, DSP56100, DSP56300, DSP56600 y DSP Lucent Technologies: DSP1600 y DSP3200. Analog Devices: ADSP2100 y ADSP /05/02 EL Sistemas de Procesamiento Digital de Señales Luis Tarazona 67

58 Arquitectura TMS320C60 (TI) 22/05/02 EL Sistemas de Procesamiento Digital de Señales Luis Tarazona 68

59 Arquitectura DSP96002 (Motorola) 22/05/02 EL Sistemas de Procesamiento Digital de Señales Luis Tarazona 69

60 Arquitectura DSP32C (Lucent) 22/05/02 EL Sistemas de Procesamiento Digital de Señales Luis Tarazona 70

61 Arquitectura ADSP21060 (Analog Devices) 22/05/02 EL Sistemas de Procesamiento Digital de Señales Luis Tarazona 71

62 Algunos parámetros a considerar en la elección de un DSP Formato aritmético (16,32,64,... Bits) Soporte para punto flotante Desempeño (MIPS, MFLOPS) Ancho de banda de acceso a memoria externa Ancho de banda para E/S Número de multiplicadores en hardware Número de registros Arquitectura de memoria Consumo de potencia, Costo 22/05/02 EL Sistemas de Procesamiento Digital de Señales Luis Tarazona 72

63 C64x CPU Instruction fetch Instruction dispatch Control registers Advanced instruction packing Advanced emulation Instruction decode Interrupt control Ejemplo: La familia TMS320c64x de TI (Diagrama de bloque del CPU) L Data path 1 Register file A A15-A0 A31-A16 S1 M1 + x x + x + x x + x D1 + + D2 + + Data path 2 Register file B B15-B0 B31-B16 M2 S2 x + x x + x + x x + L Dual 64-bit load/store paths 22/05/02 EL Sistemas de Procesamiento Digital de Señales Luis Tarazona 73

64 Ejemplo de arquitectura: La familia TMS320c64x de TI 22/05/02 EL Sistemas de Procesamiento Digital de Señales Luis Tarazona 74