CU4 PROYECTO CU4 DISEÑO EN VHDL DE MICROPROCESADOR ELEMENTAL CON UN REGISTRO INTERNO DE DATOS PARA REALIZAR OPERACIONES INTERNAS BÁSICAS.
|
|
|
- José Carlos Rubio Cordero
- hace 6 años
- Vistas:
Transcripción
1 CU4 PROYECTO CU4 DISEÑO EN VHDL DE MICROPROCESADOR ELEMENTAL CON UN REGISTRO INTERNO DE DATOS PARA REALIZAR OPERACIONES INTERNAS BÁSICAS. SE AGREGA A PARTIR DE ESTE PROYECTO, UN DIVISOR DE FRECUENCIAS DIV_CLK PARA PODER MODIFICAR LA FRECUENCIA DE RELOJ A LA ENTRADA DEL MICRO.
2 MEMORIA MEMORIA PC16R X 0000 MAR CU4 CLK DIV_CLK CLK_UP16 up16 FPGA RST BUS DIR MEM RX IR CPU MDRO MDRI BUS CONTROL BUS DATA MEM IN BUS DATA MEM OUT
3 CU4 SET DE INSTRUCCIONES EMPLEANDO EL REGISTRO RX INSTRUCCIONES QUE INSUMEN UNA SOLA POSICIÓN DE MEMORIA DE PROGRAMA: (UN OPERANDO) CLR RX INC RX DEC RX NOP RST -- Borrar contenido de registro RX (información en posición MEMCODE). -- Incrementar contenido de registro RX (información en posición MEMCODE). -- Decrementar contenido de registro RX (información en posición MEMCODE). -- No realiza ninguna operación (los registros internos quedan inalterados.) -- Borrar el contenido del contador de programa PC16R. INSTRUCCIONES QUE INSUMEN DOS POSICIONES DE MEMORIA DE PROGRAMA: (DOS OPERANDOS) LDI RX -- Cargar contenido de memoria de programa MEMCODE+1 en registro RX.
4 CU4 PSEUDO CÓDIGO DESCRIPCIÓN CLR RX (RX) <- 0 Borrar el contenido previo de RX. INC RX (RX) <- (RX) +1 Incrementar el contenido previo de RX DEC RX (RX) <- (RX) -1 Decrementar el contenido previo de RX. LDI RX (RX) <- (MEMCODE+1) Cargar a RX con el contenido que tiene la siguiente posición de memoria de programa que es MEMCODE+1. NOP No realiza ninguna operación. RST (PC16R) <- X 0000 Borrar el contador de programa. (Inicia el programa desde el principio).
5 CU4 POSICIÓN DE MEMORIA MEMCODE PC16 MAR BUS DE DIRECCIONES POSICIÓN DE MEMORIA MEMCODE +1 POSICIÓN DE MEMORIA MEMCODE MEMORIA DE PROGRAMA POSICIÓN DE MEMORIA MEMCODE + N POSICIÓN DE MEMORIA MEMDATA IR MDRI BUS DE DATOS DE ENTRADA POSICIÓN DE MEMORIA MEMDATA +1 POSICIÓN DE MEMORIA MEMDATA MEMORIA DE DATOS POSICIÓN DE MEMORIA MEMDATA + M up16
6 CU4 Trabajos a realizar por el microprocesador Reset BÚSQUEDA DE LA INSTRUCCIÓN DECODIFICACIÓN DE LA MISMA EJECUCIÓN DE LA INSTRUCCIÓN
7 CU4 Subtrabajos a realizar por el microprocesador DIRECCIONAR LA 1RA. POS.DE MEMORIA DE PROGRAMA (MEMCODE): PC16 <= X 0000 (i=0) LEER EL DATO: MDRI <= (MEMCODE(i)) TRANSFERIR AL REGISTRO IR : IR <= MDRI. DECODIFICAR SU CONTENIDO: SI HAY QUE LEER LA SIGUIENTE POS. DE MEMORIA: INCREMENTAR PC16 : (i= i+1) LEER DATO: MDRI <= (MEMCODE(i)+1) TRANSFERIR A REGISTRO RX : EJECUTAR LA MÁQUINA DE ESTADO. INCREMENTAR PC16 : (i=i+1). 7 VOLVER A EJECUTAR PUNTO (2) 2
8 CU4 IR = CLR RX = INC RX = LDI RX = DEC RX = NOP = RST TODOS EN 0
9 CU4 CONTENIDO DEL ARCHIVO RAM.HEX PARA ESTE PROYECTO Contenido de la memoria de programa a verificar. Instrucciones cargadas en RAM: LDI RX, 0007 DEC RX DEC RX DEC RX NOP CLR RX INC RX INC RX LDI RX, 0006 RST
10 Descripción en VHDL de un registro-contador de 16 bits preseteable (PC16R)
11 PC16R FPGA clockpc opselecrpc(1..0) GENERADOR DE ESTÍMULOS DESDE TEST BENCH entradapc salidapc resetpc PC16R
12 PC16R
13 PC16R TEST-BENCH DE PC16R
14 PC16R
15 PC16R
16 PC16R opselecpc = 11 ó 00 no modifican la salida
17 IR IR FPGA clockir GENERADOR DE ESTÍMULOS DESDE TEST BENCH escribirir entradair salidair 16 16
18 IR
19 IR TEST-BENCH DE IR
20 IR
21 IR
22 CU4 RESET EJECUTAR EJECUTAR EJECUTAR EJECUTAR EJECUTAR SI SI SI SI SI BUSCAR INSTRUCCIÓN ES RST? NO ES LDI RX? NO ES CLR RX? NO ES INC RX? NO ES DEC RX? NO ES NOP? SI
23 CU4
24 CU4
25 CU4
26 CU4
27 CU4
28 CU4
29 CU4
30 CU4
31 CU4
32 CU4
33 CU4
34 CU4
35 CU4
36 DIV_CLK DIVISOR DE FRECUENCIA DE RELOJ PARA MICRO CU4 Ejemplo: clk_in_div = 50 MHz clk_out_div = 5 MHz DIV_CLK_TST es lo mismo pero con clk_out_div = 1 Hz donde clk_out_div conmuta cuando counter =
37 CU4 REPORTE DEL COMPILADOR
38 DIV_CLK DIVISOR DE FRECUENCIA DE RELOJ PARA MICRO CU4 clk_in_div = 50 MHz clk_out_div = 5 MHz
39 CU4 Diagrama temporal de la simulación de CU4 (primera parte)
40 CU4 LDI RX, 0007 Inicio y trabajos con la primera instrucción (0200) DEC RX Trabajos con la 2da, 3ra y 4ta instrucción (0300)
41 CU4 CLR RX NOP Trabajos con la sexta instrucción (0000) Trabajos con la quinta instrucción (0000)
42 CU4 INC RX RST Trabajos con la 7ma y 8va instrucción (0100) LDI RX, 0006 Trabajos con la novena instrucción (0200)
43 CU5 PROYECTO CU5 DISEÑO EN VHDL DE MICROPROCESADOR ELEMENTAL CON UN REGISTRO INTERNO DE DATOS CON ACCESO DIRECTO A LA MEMORIA DE DATOS PARA REALIZAR OPERACIONES DE LECTURA Y ESCRITURA.
44 MEMORIA MAR MUXMAR PC16R CU5 CLK RST DIV_CLK CLK_UP16 0 up16 FPGA BUS ADDRESS 1 BUS DATA_IN RX IR CPU MDRO MDRI BUS CONTROL BUS DATA_OUT
45 SET DE INSTRUCCIONES EMPLEANDO EL REGISTRO RX INSTRUCCIONES QUE INSUMEN UNA SOLA POSICIÓN DE MEMORIA DE PROGRAMA: CLR RX INC RX DEC RX RST -- Borrar contenido de registro RX (información en posición MEMCODE). -- Incrementar contenido de registro RX (información en posición MEMCODE). -- Decrementar contenido de registro RX (información en posición MEMCODE). -- Borrar el contenido del contador de programa PC16R. INSTRUCCIONES QUE INSUMEN DOS POSICIONES DE MEMORIA DE PROGRAMA: LDI RX -- Cargar contenido de memoria de programa MEMCODE+1 en registro RX. Nuevas instrucciones LDD RX -- Cargar contenido en el registro RX, desde la dirección de memoria de datos que está contenida en la posición MEMCODE +1 (DIRECCIONAMIENTO DIRECTO). STR RX -- Almacenar contenido del registro RX en la memoria cuya dirección está indicada en la posición MEMCODE +1 (DIRECCIONAMIENTO DIRECTO).
46 CU5 PSEUDO CÓDIGO DESCRIPCIÓN CLR RX (RX) <- 0 Borrar el contenido previo de RX. INC RX (RX) <- (RX) +1 Incrementar el contenido previo de RX DEC RX (RX) <- (RX) -1 Decrementar el contenido previo de RX. LDI RX (RX) <- (MEMCODE+1) Cargar a RX con el contenido que tiene la siguiente posición de memoria de programa que es MEMCODE+1. RST LDD RX (RX) <- ((MEMCODE+1)) STR RX (MEMDATA) <- (RX) Borrar el contenido del contador de programa. En el contenido de MEMCODE+1 está almacenada la dirección de memoria de datos cuyo contenido debe transferirse a RX. En el contenido de MEMCODE+1 está almacenada la dirección de memoria de datos cuyo contenido debe cargarse con el contenido almacenado en RX.
47 CU5 IR = CLR RX = INC RX = LDI RX = DEC RX = NOP = RST = LDD RX = STR RX TODOS EN 0 (RX) [(MEMCODE+1)] [(MEMCODE+1)] (RX) *(MEMCODE)+ significa El contenido de la memoria de datos cuya dirección está escrita como contenido de MEMCODE +1
48 CU PC16 MAR BUS DE DIRECCIONES MEMORIA DE PROGRAMA 07FF 0800 IR MDRI BUS DE DATOS DE ENTRADA MEMORIA DE DATOS 0FFF up16
49 CU5 INICIALIZACIÓN DE MEMORIA EN BASE AL ARCHIVO RAM.HEX Instrucciones cargadas en RAM: LDI RX, 000E INC RX STR RX, 0800 CLR RX LDD RX, 0800 RST
50 CU5 INICIALIZACIÓN DE MEMORIA EN BASE AL ARCHIVO RAM.HEX SIMULACIÓN DE LA RAM CON INICIALIZACIÓN PARA ESTE PROYECTO
51 Descripción en VHDL de un MUX 2:1 de 16 bits de ancho de bus (MUXMAR)
52 MUXMAR
53 MUXMAR TEST-BENCH DE MUXMAR
54 MUXMAR
55 MUXMAR
56 CU5
57 CU5
58 CU5 SI LAS INSTRUCCIONES SON DE DOS OPERANDOS (LDI, LDD, STR) SE COMPARTE LA RUTINA DE LEER EL OPERANDO DESPUÉS DE LA INSTRUCCIÓN, QUE PUEDE SER DATO (LDI_RX) O UNA POSICIÓN DE MEMORIA (LDD_RX, STR_RX)
59 CU5 OPERANDO YA LEÍDO. SE DEBE LUEGO DETERMINAR QUE SE HACE SEGÚN LA INSTRUCCIÓN.
60 CU5 DEFINO DONDE SALTO. SI ES LDI_RX, SÓLO TENGO QUE CARGAR EL DATO ANTERIOR LEÍDO, EN EL REGISTRO RX
61 CU5 AQUÍ COMIENZA LA MISMA RUTINA PARA LDD_RX Y STR_RX, DONDE HAY QUE DIRECCIONAR LA RAM DE DATOS, PARA LEERLA (LDD_RX) Ó ESCRIBIRLA (STR_RX).
62 CU5 AQUÍ DECIDO SI LEO O ESCRIBO. SI DEBO LEER LA RAM...
63 CU5 PARA NO REPETIR ESTADOS APROVECHO PARTE DE LA RUTINA DE LDI_RX SALTO A ESTADO 23 SI DEBO ESCRIBIR LA RAM... HAY QUE: -- ESCRIBIR REGISTRO MDRO. -- SUBIR LA SEÑAL WREN. -- Y LUEGO BAJARLA.
64 CU5
65 CU5 DESCRIPCIÓN DE LAS INTERCONEXIONES ENTRE LOS DIFERENTES COMPONENTES, ENTRADAS Y SALIDAS.
66 CU5 REPORTE DEL COMPILADOR
67 CU5 Diagrama temporal de todo un período de instrucciones TIEMPO TOTAL DEL CICLO DE INSTRUCCIONES 192 us
CU4 PROYECTO CU4 DISEÑO EN VHDL DE MICROPROCESADOR ELEMENTAL CON UN REGISTRO INTERNO DE DATOS PARA REALIZAR OPERACIONES INTERNAS BÁSICAS.
CU4 PROYECTO CU4 DISEÑO EN VHDL DE MICROPROCESADOR ELEMENTAL CON UN REGISTRO INTERNO DE DATOS PARA REALIZAR OPERACIONES INTERNAS BÁSICAS. SE AGREGA, A PARTIR DE ESTE PROYECTO, UN DIVISOR DE FRECUENCIAS
CU6 FPGA. up16 DIV_CLK CLK_UP16 CLK PC16R MUXMAR BUS MAR RST DIR MEM MEMORIA MEMORIA BUS MUXRX DATA MEM BUS CONTROL CPU ALU BUS MDRO MDRI DATA MEM OUT
CU6 PROYECTO CU6 DISEÑO EN VHDL DE MICROPROCESADOR ELEMENTAL CON UN REGISTRO INTERNO CON ACCESO DIRECTO A LA MEMORIA DE DATOS PARA REALIZAR LECTURA Y ESCRITURA DE LA MISMA Y OPERACIONES ARITMÉTICO-LÓGICAS
SEMINARIO DE EXTENSIÓN DE ISLD
SEMINARIO DE EXTENSIÓN DE ISLD Sergio Noriega - 2014 OBJETIVOS EL PRESENTE SEMINARIO TIENE COMO OBJETIVO, INTRODUCIR A LOS ALUMNOS AL DISEÑO Y VERIFICACIÓN DE CIRCUITOS DIGITALES COMPLEJOS, EMPLEANDO TÉCNICAS
Diseño y verificación en VHDL de microcontrolador implementado en FPGA
SEMINARIO DE EXTENSIÓN DE ISLD 2016 uc16 Diseño y verificación en VHDL de microcontrolador implementado en FPGA Sergio Noriega Clase inicial: Jueves 18 de Agosto, de 8:15 a 10:15 hs, Sala de Conferencias
Diseño y verificación en VHDL de microcontrolador implementado en FPGA
SEMINARIO DE EXTENSIÓN DE ISLD 2017 uc16 Diseño y verificación en VHDL de microcontrolador implementado en FPGA Sergio Noriega Clase inicial: Jueves 24 de Agosto, de 8:15 a 10:15 hs, Aula 32. Total 12
MÓDULO 2 Sergio Noriega
MÓDULO 2 CU9 PROYECTO CU9 DISEÑO EN VHDL DE MICROPROCESADOR ELEMENTAL BASADO EN EL PROYECTO CU8, DONDE SE ADICIONA UN MODO DE DIRECCIONAMIEMTO INDIRECTO A MEMORIA DE DATOS, A TRAVÉS DE UN REGISTRO INDICE
MÓDULO 2 Sergio Noriega
MÓDULO 2 Sergio Noriega - 2016 CU9 PROYECTO CU9 DISEÑO EN VHDL DE MICROPROCESADOR ELEMENTAL BASADO EN EL PROYECTO CU8, DONDE SE ADICIONA UN MODO DE DIRECCIONAMIEMTO INDIRECTO A MEMORIA DE DATOS, A TRAVÉS
Ejercicios del tema 4. El procesador
jercicios del tema 4. l procesador jercicio 1. Considere un procesador de 32 bits con una frecuencia de reloj de 500 MHz con la estructura del mostrado en el jercicio 3. La memoria se direcciona por bytes
Organización de Computadoras. Clase 6
Organización de Computadoras Clase 6 Tema de Clase Ciclo de Instrucción Notas de Clase 6 2 Función de la computadora(1) Ejecutar programas El programa está compuesto de instrucciones almacenadas en memoria
Ejercicios del tema 4. El procesador
Ejercicios del tema 4. El procesador Estructura del procesador elemental WepSIM Address Bus Data Bus Control Bus C0 Ta Internal Bus RA RB RC LC MAR T9 Memory MRdy BE ADDR DATA R W A31-A0 BE3-BE0 D31-D0
PROYECTOS EN VHDL PARA CONTROL DE MONITOR VGA DESDE UNA FPGA
PROYECTOS EN VHDL PARA CONTROL DE MONITOR VGA DESDE UNA FPGA Sergio Noriega 2017 TABLA DE CÓDIGOS ASCII Internacionalmente se estandarizó un código para para la representación de caracteres visibles para
Unidad de Entrada-Salida Software de sistemas Parámetros característicos Ejemplo
Estructura de Computadores INTRODUCCIÓN Índice Objetivos Bibliografía recomendada Introducción Esquema básico del computador Von Neumann. Componentes La Memoria Principal La Unidad Central de Proceso (CPU)
Memoria y Buses. Organización de Computadoras Universidad Nacional de Quilmes
Memoria y Buses Organización de Computadoras Universidad Nacional de Quilmes Índice 1. Memoria Principal e instrucciones 1 1.1. Operaciones sobre la memoria.................... 3 1.2. Interconexión.............................
TEMA 4 ESTRUCTURA VON-NEUMANN DEL COMPUTADOR DIGITAL
TEMA 4 ESTRUCTURA VON-NEUMANN DEL COMPUTADOR DIGITAL 1. ESTRUCTURA GENERAL DE UN COMPUTADOR VON-NEUMANN. Unidad de memoria (UM) Unidad Aritmético Lógica (UAL) Unidad de control (UC) Buses. Unidades de
Examen de Arquitectura de Computadores 15 de septiembre de 2004
No se permite el uso de apuntes, libros ni calculadora. No desgrapar las hojas y utilizar únicamente el espacio asignado Tiempo: 2 horas TEST 5 puntos Respuesta correcta 0,5 incorrecta 0,25 No contestada
Elementos constituyentes de la ejecución de un programa
Micro-Operaciones En la ejecución de un programa en una computadora, se ejecutan instrucciones, que pueden subdividirse en ciclos: Búsqueda/Ejecución Cada ciclo se compone a su vez de una serie de operaciones
Microprocesador. Introducción. Instituto Sagrado Corazón de Jesús
Microprocesador Introducción El microprocesador es la parte de la computadora diseñada para llevar acabo o ejecutar los programas. Este viene siendo el cerebro de la computadora, el motor, el corazón de
SelectRAM+memory Bloques de memoria RAM En las FPGAs Spartan IIE
1 SelectRAM+memory Bloques de memoria RAM En las FPGAs Spartan IIE tiempo de acceso RAM, algunas veces se usa cerrojo en el Juan Manuel Narváez Sánchez, Carlos Andrés Moreno Tenjica, Estudent Member IEEE
Lógica cableada: Lógica programada:
1-1 Lógica cableada: Circuitos vistos en Diseño Lógico (Combinatoria, Modo reloj, RTL, ) Función fija determinada en el momento del diseño por las conexiones físicas entre los componentes del circuito
SEGUIMIENTO DE UNA INSTRUCCIÓN EN UNA CPU
SEGUIMIENTO DE UNA INSTRUCCIÓN EN UNA CPU 1 Vamos a simular a los grandes fabricantes de CPUs: INTEL MOTOROLA Los dos se basan en el modelo de Von Neumann: El programa y los datos están almacenados en
El Microprocesador. Tecnología y Funcionamiento
El Microprocesador Tecnología y Funcionamiento EL MICROPROCESADOR (I) El microprocesador aparece como un circuito integrado con una muy elevada escala de integración VHSI. El empleo de los microprocesadores
La Unidad de Memoria y su
La Unidad Memoria y su conexión n al µp Forma en el que el µp realiza una operación escritura A15-A0 µp µp D7-D0 3 3 1 1 2 2 Chip Memoria MEM Bus Direcciones 16 16 bits bits Bus Datos Decodificación Decodificación
Estructura de Computadores
Estructura de Computadores El computador simple ------------------------------------------------------------------------- utores: David Guerrero. Isabel Gómez Usted es libre de copiar, distribuir y comunicar
2.2-1 Visión Interna PIC16F873/876. SBM
2.2-1 Visión Interna PIC16F873/876. 1 2.2-2 Visión Interna PIC16F874/877. 2 2.2-3 Sistema de memoria. Tienen arquitectura Harvard, separa la memoria de datos y la memoria de programa, y se accede a ellas
ESTRUCTURA. Estructura básica de un computador ESTRUCTURA BÁSICA DE UN COMPUTADOR RELOJ. Unidad de control CPU ULA. Onda cuadrada RELOJ
ESTRUCTURA BÁSICA DE UN COMPUTADOR RELOJ ESTRUCTURA CPU RELOJ MEMORIA ULA BUSES Unidad de control ULA Onda cuadrada Interna o principal Secundaria Banco de registros Operador (ALU) Reg. estados (Flags)
Arquitectura de Computadores II Clase #3
Arquitectura de Computadores II Clase #3 Facultad de Ingeniería Universidad de la República Instituto de Computación Curso 2010 Veremos Registros Repertorio de instrucciones Modos de direccionamiento El
Práctica 7 - Microarquitectura del CPU
Práctica 7 - Microarquitectura del CPU Organización del Computador 1 Primer cuatrimestre de 2012 Ejercicio 1 El siguiente esquema muestra algunos de los componentes de la microarquitectura de un modelo
Tema 4. La Unidad de Control
Soluciones a los problemas impares Tema 4. Arquitectura de Computadores I Curso 2009-2010 Tema 4: Hoja: 2 / 41 Tema 4: Hoja: 3 / 41 Base teórica es el órgano de gobierno del computador. Es el elemento
3 - Arquitectura interna de un up
cei@upm.es 3 - Arquitectura interna un up Componentes básicos Lenguaje ensamblador y código máquina Ciclo básico ejecución una instrucción Algunos ejemplos Universidad Politécnica Madrid Componentes básicos
UNIVERSIDAD NACIONAL DE COLOMBIA SEDE BOGOTÁ FACULTAD DE INGENIERÍA INGENIERÍA MECATRÓNICA
UNIVERSIDAD NACIONAL DE COLOMBIA SEDE BOGOTÁ FACULTAD DE INGENIERÍA INGENIERÍA MECATRÓNICA INTRODUCCIÓN AL PIC NOMENCLATURA ARQUITECTURA. TEMPORIZACIÓN. SET DE INSTRUCCIONES. MODOS DE DIRECCIONAMIENTO.
Laboratorio 4. Objetivos
DISEŇO de SISTEMAS DIGITALES AVANZADOS CON VHDL e IMPLEMENTADOS en FPGAs Laboratorio 4 Objetivos Interpretación de información especificada en hojas de datos o especificaciones de diseño Utilización de
ORGANIZACIÓN DEL MICROCOMPUTADOR
ORGANIZACIÓN DEL MICROCOMPUTADOR MICROPROCESADOR RAM ROM UNIDADES DE INTERCONEXIÓN BUS DE DIRECCIONES LINEAS DE CONTROL BUS I/O BUS DE DATOS ORGANIZACIÓN DEL MICROPROCESADOR INSTRUCCIONES DE UN MICROPROCESADOR
Contador Universal CU13. Contador Universal. Out_bcd3 Out_bcd2 Out_bcd1 Out_bcd0 Overflow End of Conversion. Medidor de Frecuencias
PROYECTO CU13 DISEÑO EN VHDL DE UN CONTADOR UNIVERSAL INDEPENDIENTE PROGRAMABLE DE 4 DÍGITOS BCD. PERMITE TRES MODOS DIFERENTES DE MEDICIÓN: --FRECUENCIA. --PERÍODO. --INTERVALO DE TIEMPO. Contador Universal
SISTEMAS OPERATIVOS Arquitectura de computadores
SISTEMAS OPERATIVOS Arquitectura de computadores Erwin Meza Vega emezav@unicauca.edu.co Esta presentación tiene por objetivo mostrar los conceptos generales de la arquitectura de los computadores, necesarios
Primer Microprocesador: 4004, Intel, año bits de ancho de palabra de datos Intel 8 bits dir. 64K Z80
2-1 Primer Microprocesador: 4004, Intel, año 1971. 4 bits de ancho de palabra de datos. 1971 Intel 4 bits dir. 4K 1972 Intel 8 bits dir. 16K 1973 Intel 8 bits dir. 64K 1977 Intel 8 bits dir. 64K 1978 Intel
SISTEMAS ELECTRÓNICOS DIGITALES
SISTEMAS ELECTRÓNICOS DIGITALES PRÁCTICA 6 SISTEMA DE ENCRIPTACIÓN 1. Objetivos - Estudio del funcionamiento de memorias RAM y CAM. - Estudio de métodos de encriptación y compresión de datos. 2. Enunciado
Estructura de Computadores (EdC) Tema 3 El computador simple
Estructura de Computadores (EdC) Tema 3 El computador simple ------------------------------------------------------------------------- utores originales: David Guerrero. Isabel Gómez Personalización para
Tema 0. Introducción a los computadores
Tema 0 Introducción a los computadores 1 Definición de computador Introducción Máquina capaz de realizar de forma automática y en una secuencia programada cierto número de operaciones sobre unos datos
EJECUCIÓN DE INSTRUCCIONES
EJECUCIÓN DE INSTRUCCIONES Miguel Ángel Asensio Hernández, Profesor de Electrónica de Comunicaciones. Departamento de Electrónica, I.E.S. Emérita Augusta. 06800 MÉRIDA. La función básica que realiza un
Conceptos de Arquitectura de Computadoras Curso 2015
PRACTICA 1 Assembly, Instrucciones, Programas, Subrutinas y Simulador MSX88 Objetivos: que el alumno Domine las instrucciones básicas del lenguaje assembly del MSX88. Utilice los diferentes modos de direccionamiento.
1.- Determina la funcionalidad del siguiente código VHDL. LIBRARY ieee; USE ieee.std_logic_1164.all;
EJERCICIOS DE SISTEMAS ELECTRÓNICOS DIGITALES: HOJA 1 2 o CURSO DE INGENIERÍA TÉCNICA INDUSTRIAL. ESPECIALIDAD EN ELECTRÓNICA INDUSTRIAL LENGUAJES DE ALTO NIVEL 1.- Determina la funcionalidad del siguiente
Estructura del Computador
Estructura del Computador 1 definiciones preliminares Estructura: es la forma en que los componentes están interrelacionados Función: la operación de cada componente individual como parte de la estructura.
Microcontroladores. Unidad 1
Microcontroladores Unidad 1 1.1 Conceptos básicos Ordenador o Computadora Sistema de calculo de propósito general que incorpora una unidad central de proceso, memoria y dispositivos de entrada y salida.
ESTRUCTURA Y TECNOLOGÍA DE LOS COMPUTADORES II BOLETÍN 3 MEMORIAS SEMICONDUCTORAS
NOTA: En aquellos problemas donde no se indique lo contrario debe suponerse que el espacio de direccionamiento es de 64K. Problema 1.- Un sistema basado en un microprocesador dispone de 3 RAMs de 8K*8
COMPUTADORA. Introducción Las computadoras se usan en diversas aplicaciones
ORGANIZACIÓN DE UNA COMPUTADORA Introducción Las computadoras se usan en diversas aplicaciones (industria, i oficinas, i hogares, ciencia, i etc.) La primera computadora digital electrónica fue construida
Electrónica Digital. Actividad Dirigida. Implementación de un Cronómetro Digital
Electrónica Digital Actividad Dirigida Implementación de un Cronómetro Digital Trabajo a realizar La actividad consiste en la implementación de un cronómetro digital con capacidad de cuenta de minutos
Práctica 4 - Microarquitectura del CPU
Práctica 4 - Microarquitectura del CPU Organización del Computador 1 Verano 2011 Ejercicio 1 El siguiente esquema muestra algunos de los componentes de la microarquitectura de un modelo del procesador
Aspectos avanzados de arquitectura de computadoras Pipeline. Facultad de Ingeniería - Universidad de la República Curso 2017
Aspectos avanzados de arquitectura de computadoras Pipeline Facultad de Ingeniería - Universidad de la República Curso 2017 Objetivo Mejorar el rendimiento Incrementar frecuencia de reloj? Ancho de los
Guía de ejercicios # 3 Memoria, Buses, Q2 y Accesos
Guía de ejercicios # 3 Memoria, Buses, Q2 y Accesos Organización de Computadoras 2018 UNQ Objetivos Que el estudiante pueda: Escribir un programa utilizando los elementos de Q2 (Modo de direccionamiento
Organización de computadoras. Clase 4. Universidad Nacional de Quilmes. Lic. Martínez Federico
Organización de computadoras Clase 4 Universidad Nacional de Quilmes Lic. Martínez Federico Memoria: Organización Lectura Escritura Direcciones Qué pasó? Qué pasó? Memoria: Organización Lectura Escritura
PROBLEMA 1 (2.5 puntos): SOLUCIÓN
PROBLEMA 1 (2.5 puntos): SOLUCIÓN Diseñe un microprocesador con las siguientes características: 16KB de memoria de datos. 8KB de memoria de programa. Juego de 128 instrucciones de 16 bits. Bus de datos
MEMORIA EJERCICIO 1 EJERCICIO 2
MEMORIA EJERCICIO 1 Determinar el mapa de memoria de un procesador con 16 señales de bus de direcciones, una señal de asentimiento de bus de direcciones AS, una señal de lectura R, otra de escritura W
Procedimiento para el diseño de un mapa de memoria de un sistema basado en microprocesador:
DISEÑO DE BLOQUES DE MEMORIA La ampliación de componentes es una característica del diseño y en el caso de las memorias tiene dos objetivos: Incrementar el tamaño de las palabras. Incrementar el número
UNIDAD 3 ARQUITECTURA DEL Z80. Microprocesadores Otoño 2011
1 UNIDAD 3 ARQUITECTURA DEL Z80 Microprocesadores Otoño 2011 Contenido 2 Arquitectura interna del Z-80 Interface Ciclos de máquina y temporización del bus de comunicación. Conjunto de Instrucciones Arquitectura
Memoria principal e Interconexión
Memoria Principal e Interconexión Organización de computadoras Universidad Nacional de Quilmes http:// Arquitectura de Von Neumann Memoria principal Unidad Aritmético- Logica (ALU) Unidad de Control de
Objetivos. Objetivos. Arquitectura de Computadores. R.Mitnik
Objetivos Objetivos Arquitecturas von Neumann Otras Unidad Central de Procesamiento (CPU) Responsabilidades Requisitos Partes de una CPU ALU Control & Decode Registros Electrónica y buses 2 Índice Capítulo
Cuestiones. Estructura y Tecnología de Computadores (IG09) 1 er Parcial 12 de sept. de 2002
Cuestiones. Circuitos combinacionales.4 (a) Qué es un multiplexor y para qué sirve? Un multiplexor es un dispositivo que posee una sola salida, 2 n entradas de datos y n entradas de control. Este dispositivo
Introducción a los microprocesadores / microcontroladores
Introducción a los microprocesadores / microcontroladores Capítulo 1 nálisis de un procesador simple El concepto de rquitectura de computadoras se define como el funcionamiento, estructura y diseño de
ORGANIZACIÓN DE LA MEMORIA
Existen dos tipos de memoria en todos los µc, memoria de programa y memoria de datos. La primera (EPROM, EEPROM, FLASH, etc) contiene los códigos de operación que se ejecutarán para seguir una secuencia
Modelo Computacional Binario Elemental
Introducción a la Computación Modelo Computacional 1 Modelo Computacional Binario Elemental En esta unidad describiremos la arquitectura de las computadoras en general, y de una computadora hipotética
MICROPROCESADOR (CÓDIGO EN VHDL) TOMADO DEL LIBRO PARDO Y BOLUDA
MICROPROCESADOR (CÓDIGO EN VHDL) TOMADO DEL LIBRO PARDO Y BOLUDA LIBRARY ieee; USE ieee.std_logic_1164.all; ENTITY procesador IS PORT(clk,rst: IN std_logic; r_w: OUT std_logic; dir: OUT std_logic_vector(7
ARQUITECTURA DE COMPUTADORES DESCRIPCIÓN BUS PCI (Tema 1: Conexión Externa de Procesadores. Buses)
ARQUITECTURA DE COMPUTADORES DESCRIPCIÓN BUS PCI (Tema 1: Conexión Externa de Procesadores. Buses) http:// www.atc.us.es Índice 1. Características bus PCI 2. Señales PCI 3. Transferencias PCI 4. Comandos
Repaso Registros internos Z80 1/37
Repaso Registros internos Z80 1/37 Repaso Formato instrucciones Formato con 4 direcciones Acumulador: A A op oper2 PC: Program Counter dirección de la próxima instrucción Instrucciones de operación Código
Ejercicio 1. Considere el siguiente fragmento en ensamblador:
UNIVERSIDAD CARLOS III DE MADRID DEPARTAMENTO DE INFORMÁTICA GRADO EN INGENIERÍA INFORMÁTICA. ESTRUCTURA DE COMPUTADORES Para la realización del presente examen se dispondrá de 1:30 horas. NO se podrán
5. Procesador: camino de datos y control
Fundamentos de Computadores Ingeniería de Telecomunicación Departamento de Automática Escuela Politécnica Superior Curso académico 2009 2010 Contenidos 1 Control de operaciones elementales 2 3 4 5 Objetivos
ORGANIZACIÓN DE LA MEMORIA CACHÉ Establecer la función de correspondencia que asigna a los bloques de la memoria principal en las posiciones definidas en la memoria caché Técnicas: Directa Totalmente asociativa
MPD: MICROPROCESADOR DIDÁCTICO EN VHDL Javier Hernández 1, César Sanz 2, Antonio Carpeño 3 y Bernardo Merino 4
MPD: MICROPROCESADOR DIDÁCTICO EN VHDL Javier Hernández 1, César Sanz 2, Antonio Carpeño 3 y Bernardo Merino 4 1 Universidad Politécnica de Madrid. jhernan@sec.upm.es 2 Universidad Politécnica de Madrid.
Tema 4. La Unidad de Control
Enunciados de problemas Tema 4. Arquitectura de Computadores Curso 2009-2010 Tema 4: Hoja: 2 / 22 Tema 4: Hoja: 3 / 22 Base teórica es el órgano de gobierno del computador. Es el elemento encargado de
Arquitectura de computadores I
Arquitectura de computadores I Perspectiva de alto nivel de los computadores Septiembre de 2017 Contenido Componentes del computador Funcionamiento del computador Estructuras de interconexión Interconexión
INTEGRANTES: AMEZQUITA MERCADO JUDITH ADRIANA. MORENO MEZA JHOANA JOSSELYN. ORTEGA ALEJANDRO JOSÉ FRANCISCO. ZAVALA RAMÍREZ SILVIA DEL C.
INTEGRANTES: AMEZQUITA MERCADO JUDITH ADRIANA. MORENO MEZA JHOANA JOSSELYN. ORTEGA ALEJANDRO JOSÉ FRANCISCO. ZAVALA RAMÍREZ SILVIA DEL C. Lenguaje ensamblador El microprocesador es un chip, un tipo de
LABORATORIO DE ARQUITECTURA DE COMPUTADORES. I. T. I. SISTEMAS / GESTIÓN GUÍA DEL ALUMNO
LABORATORIO DE ARQUITECTURA DE COMPUTADORES. I. T. I. SISTEMAS / GESTIÓN GUÍA DEL ALUMNO Práctica 3: Memorias Objetivos Comprender qué es y cómo funciona un banco de registros Comprender cómo se realiza
Tema 0. Introducción a los computadores
Tema 0 Introducción a los computadores 1 Definición de computador Introducción Máquina capaz de realizar de forma automática y en una secuencia programada cierto número de operaciones sobre unos datos
Titulación: Ingeniería Informática Asignatura: Fundamentos de Computadores. Bloque 3: Sistemas secuenciales Tema 9: Módulos secuenciales básicos
Titulación: Ingeniería Informática Asignatura: Fundamentos de Computadores Bloque 3: Sistemas secuenciales Tema 9: Módulos secuenciales básicos Pablo Huerta Pellitero Luis Rincón Córcoles ÍNDICE Bibliografía
a) (5ptos) Extienda la microarquitectura para poder soportar interrupciones. Justifique por separado el agregado de cada componente.
Organización del Computador I - Segundo Parcial - Segundo Cuatrimestre 2010 Este examen se aprueba obteniendo al menos 65 puntos. El parcial es a libro abierto, con lo cual se puede utilizar todo lo definido
2. PANTALLA ALFANUMÉRICA DE LCD (HITACHI HD44780U)
2. PANTALLA ALFANUMÉRICA DE LCD (HITACHI HD44780U) Este controlador de la casa Hitachi se usa para mostrar caracteres alfanuméricos en paneles LCD de matriz pasiva (los típicos que se pueden encontrar
ESTRUCTURA Y TECNOLOGÍA DE COMPUTADORES II BOLETÍN 4 MICROPROCESADOR MC 68000
1.- Partiendo de la siguiente situación inicial, donde se indica el contenido de ciertos registros y direcciones de memoria: Dirección Contenido Registro Contenido 800 08 A0 0000 0802 801 03 A1 0000 0804
Introducción a la arquitectura de computadores
Introducción a la arquitectura de computadores Departamento de Arquitectura de Computadores Arquitectura de computadores Se refiere a los atributos visibles por el programador que trabaja en lenguaje máquina
LECCIÓN 14: DISEÑO DE COMPUTADORES MEDIANTE MICROPROGRAMACION
ESTRUCTURA DE COMPUTADORES Pag. 14.1 LECCIÓN 14: DISEÑO DE COMPUTADORES MEDIANTE MICROPROGRAMACION 1. Introducción Vamos a aplicar las ideas de microprogramación al caso de un minicomputador similar al
Máquina Sencilla: de 1988 a La Máquina Sencilla en Verilog Patricia Borensztejn Mayo 2016 Diseño de Sistemas con FPGA
Máquina Sencilla: de 988 a 26 La Máquina Sencilla en Verilog Patricia Borensztejn Mayo 26 Diseño de Sistemas con FPGA La Máquina Sencilla La Máquina Sencilla fue diseñada por Miguel Valero y Eduard Ayguadé,
Introducción a los Dispositivos Lógicos Programables (FPGAs) Guillermo Güichal
Introducción a los Dispositivos Lógicos Programables (FPGAs) Guillermo Güichal www.emtech.com.ar Temario Introducción Circuitos Digitales FPGAs Flujo y Herramientas de Diseño Simulación CPUs con FPGA o
ARQUITECTURA DEL PIC16F84A
ARQUITECTURA DEL PIC16F84A Arquitectura interna del PIC16F84A CPU ALU Decodificador de Instrucciones - Buses Registro de trabajo W PC Contador de Programa Organización de la memoria Memoria de Programa
CICLOS DEL PROCESADOR
UNIDAD DE CONTROL CICLOS DEL PROCESADOR Qué es un ciclo de búsqueda? Para qué sirve estudiar los ciclos de instrucción de una CPU? Para comprender el funcionamiento de la ejecución de instrucciones del
Integración de Equipos para Comunicaciones
Integración de Equipos para Comunicaciones Tema 3: Bus XT Aurelio Vega Martínez DIEA: Integración de Equipos para Comunicaciones. (Tema 3: Bus XT). Pág. 1 Introducción. Diseñado en un principio para trabajar
(1) Unidad 1. Sistemas Digitales Basados en Microprocesador SISTEMAS BASADOS EN MICROPROCESADORES. Grado en Ingeniería Informática EPS - UAM
Unidad 1 Sistemas Digitales Basados en Microprocesador SISTEMAS BASADOS EN MICROPROCESADORES Grado en Ingeniería Informática EPS - UAM Índice 1. Sistemas digitales basados en microprocesador. 1.1. Arquitectura
Dispositivos de Memoria
Práctica No. 2 Dispositivos de Memoria Datos de la práctica Carrera INGENIERIA ELECTRONICA Semestre Grupo Tipo Practica Laboratorio Simulación Fecha Asignatura Unidad Temática No Alumnos por practica 2
Memoria y Entrada/Salida Tecnología Organización - Expansión
Universidad Simón Bolívar Departamento de Electrónica y Circuitos EC2721 Arquitectura del Computador I Prof. Osberth De Castro Clase 05 Memoria y Entrada/Salida Tecnología Organización - Expansión La memoria
Capítulo 3. Microcontroladores 3.1 Definiciones
Capítulo 3. Microcontroladores En este capítulo se define el microcontrolador, con una breve semblanza histórica sobre procesadores. Se habla más detenidamente sobre los PICs y se muestran características
Microcontrolador PIC16F84: Arquitectura
Microcontrolador PIC16F84: Arquitectura La arquitectura del PIC es tipo Harvard: Mem. de Programa (instrucciones) (tipo FLASH) Control DIR DATOS µp (tipo RISC, pipeline de 2 etapas) Control DIR DATOS 14