Circuitos Combinatorios. Introducción n a los Sistemas Lógicos y Digitales 2008

Transcripción

1 Inroducción n a los Sisemas Lógicos y Digiales 2008

2 COMPUERTA AND (4 AND 2) Ejemplo: 74HC08 DE MORGAN PRESENTE!! BUFFER..!!! A B Y

3 DE MORGAN PRESENTE!! COMPUERTA NAND (4 NAND 2) Ejemplo: 74HC00 BUFFER..!!! A B Y

4 Ejemplo: 74HC02 DE MORGAN PRESENTE!! COMPUERTA NOR (4 NOR 2) BUFFER..!!! A B Y

5 COMPUERTA OR (4 OR 2) Ejemplo: 74HC32 DE MORGAN PRESENTE!! BUFFER..!!! A B Y

6 COMPUERTA NOT (6 NOT) Ejemplo: 74HC04 BUFFER..!!! DE MORGAN PRESENTE!! A Y

7 COMPUERTA OR-Exclusiva Ejemplo: 74HC86 (4 OR-EX. 2) DE MORGAN PRESENTE!! Y = A B + A B BUFFER..!!! A B Y

8 VELOCIDAD DE RESPUESTA CONSIDERACIONES GENERALES En general por simplicidad en el análisis del comporamieno de disposiivos digiales se considera que las señales de enrada y salida de los mismos son ondas cuadradas de valores 0, 1 y Z (ala impedancia). En realidad, la respuesa real es una señal cuya forma de onda disa de ser una onda cuadrada con borde abrupos. La respuesa de la mayoría de los disposiivos digiales es una onda que arda un ciero iempo en subir y bajar enre dos niveles de ensión (ó corriene) que pueden variar según las condiciones de operación. Incluso puede haber oscilaciones produco de desadapación de cargas, flucuación del nivel de coninua por ruido, ec. Por simplicidad, por ahora sólo se considerará que la respuesa en la ampliud de odo circuio digial será binaria (sólo 0 y 1 ) y la limiación en la velocidad de respuesa conemplará sólo un valor de iempo de reardo igual para cualquier compuera simple (AND, OR, NOR, NOT, NAND, ec.) salvo que se especifique lo conrario.

9 VELOCIDAD DE RESPUESTA REPRESENTACIÓN SIMPLIFICADA DE LOS RETARDOS A A B τ τ = reardo C B C τ τ τ A B τ C A B C τ τ

10 VELOCIDAD DE RESPUESTA COMPUERTAS REALES A B τ D A B C C τ E D τ τ = reardo E τ Los reardos son acumulaivos. En ese caso exise una cascada de reardos debido a la respuesa emporal de cada componene.

11 REPRESENTACIÓN MAS REAL DE LOS RETARDOS VELOCIDAD DE RESPUESTA A A B τ C B C τ = reardo τ τ τ Las formas de onda de ensión en compueras pueden aproximarse mejor si se considera el iempo de subida (rise ime) y el de bajada (fall ime) con un valor diferene de cero. Generalmene, en las hojas de daos de los disposiivos suele uilizarse ese ipo de simplificación. En cambio, en los sofware de simulación suele emplearse una represenación mas burda como la de considerar nulos esos iempos.

12 REPRESENTACIÓN UTILIZADA EN LAS HOJAS DE DATOS DE LOS FABRICANTES VELOCIDAD DE RESPUESTA Aparecen niveles de ensión en vez de 0 y 1 ó L y H Esa represenación es la que aparece por ejemplo en un circuio inegrado 74HCT04 (sexuple inversor) del fabricane Philips donde se especifican dos iempos diferenes de reardo: -> Los de reardo de propagación de la señal de salida: PHL y PLH (donde PHL es el iempo de reardo cuando la salida pasa de H a L y viceversa). -> Los de bajada y subida de la señal de salida: THL y TLH respecivamene.

13 MULTIPLEXORES (MUX s) CLASIFICACIÓN: ANALÓGICOS: Empleados generalmene juno con conversores analógico-digiales como llaves selecoras. DIGITALES: Acepan sólo señales digiales. APLICACIONES: SELECTOR DE SEÑALES GENERACIÓN DE FUNCIONES LÓGICAS

14 MULTIPLEXORES MUX Simple MUX Generalizado de ancho de bus = m Enrada s de daos K =. 2 n bis.... M U X K:1 Salida Enradas de m bis GRUPO 0 Enradas de m bis GRUPO 1 M U X K:1 Hay K grupos de enradas de daos de m bis cada uno, donde: 2 n = K Salidas de m bis. Enradas de selección (n bis) Enradas de m bis GRUPO (K-1) Enradas de selección (n bis)

15 MULTIPLEXORES Consrucción de MUX 4:1 convencional con compueras simples MUX 4:1 NOTA: En familias lógicas se verá como implemenar un MUX con ecnología CMOS mas compaco (emplea compueras pass-gae)

16 GENERADOR DE FUNCIONES LÓGICAS m0 m1 MULTIPLEXORES MUX 4:1 m2 m3 Z = Función de (A,B) A B Si m0 = 1 Z=1 cuando AB=00 Si m1 = 1 Z=1 cuando AB=01 Si m2 = 1 Z=1 cuando AB=10 Si m3 = 1 Z=1 cuando AB=11 Z = Σ (minérminos de A, B) EJEMPLO: Si m0=m1=1 y m2=m3=0 Z = /A /B + /A B = /A

17 EJEMPLO: 74HC151 MULTIPLEXORES Ese muliplexer es digial. Tiene dos salidas, una normal y la ora negada. Una enrada adicional de habiliación sirve para anular la función de selección de enradas.

18 EJEMPLO: 74HC151 MULTIPLEXORES

19 MULTIPLEXORES EJEMPLO: MULTIPLEXOR COMO SELECTOR DE SEÑALES Esquemáico obenido de uno de los circuios inernos que emplean varios producos de lógica programable de la empresa Xilinx para posibiliar la división inerna de la señal de reloj exerna (Global clock). Las líneas de selección del MUX sirven para elegir que señal de reloj va a salir por el mismo.

20 EJEMPLO: CD74HC4316 LLAVES (SWITCHES) ANALÓGICAS En ese ejemplo el chip iene 4 llaves analógicas comandadas digialmene en forma separada pudiendo manejar señales de +/- Vcc en la enrada siendo la enrada digial de 0 a Vcc.

21 EJEMPLO: CD74HC4316 LLAVES (SWITCHES) ANALÓGICAS Tano las llaves como los MUX s analógicos CMOS ienen valores de Ron imporanes que dependen de las ensiones de enrada, de alimenación, emperaura, ec. además de generarse crossalk, ec.

22 EJEMPLO: 74HC4067 MULTIPLEXORES ANALÓGICOS Ese MUX admie señales analógicas. Es bidireccional, es decir, puede usarse como DeMUX.

23 EJEMPLO: 74HC4067 MULTIPLEXORES ANALÓGICOS La diferencia con las llaves analógicas reside en que aquí se agrega el circuio digiale de decodificación de las enradas.

24 K = 2 n bis Enrada DeMUX Simple D e M U X K: Salidas s de daos DeMULTIPLEXORES Hay K grupos de salidas de daos de m bis cada uno, donde: 2n = K Enradas de m bis DeMUX Generalizado de ancho de bus = m D e M U X K:1 Salidas de m bis GRUPO 0 Salidas de m bis GRUPO 1. Enradas de selección (n bis) Enradas de selección (n bis) Salidas de m bis GRUPO K-1

25 DeMULTIPLEXORES DeMUX 4:1

26 EJEMPLO COMERCIAL DeMUX - Decodificador 74HC138 A 2, A 1, A 0 son enradas de selección O 0 a O 7 son salidas acivas en bajo. Como DeMUX la enrada es por ej. /E 1 con /E 2 en 0 y E 3 en 1. Como Decodificador las enradas deben esar: E 3 = 1 y /E 1 = /E 2 = 0 NOTA: pueden usarse las enradas E i que no se uilicen como enrada pueden usarse como señales de habiliación que definen cuando el circuio funciona como al o fuerzan a las salidas a que esén siempre en 1.

27 CIRCUITO ESQUEMÁTICO CODIFICADOR DE PRIORIDAD 10 a 4 Las enradas se acivan cuando esá en 0 (nivel bajo). Las salidas son codificadas en BCD pero con nivel lógico inverso (LHHL corresponde a la novena enrada que es la /A 8 y la primera es /A 0 ). 74HC147 Tiene 9 enradas con diferene niveles de prioridad siendo la mas ala /A 8 y la de mas baja prioridad es /A 0. Las salidas /Y 3 a /Y 0 forman un código que idenifica la enrada aciva que iene mayor prioridad en ese momeno.

28 TABLA DE VERDAD CODIFICADOR DE PRIORIDAD 10 a 4 Si /A 8 esá en 0 sin imporar las demás las salidas muesran Para que /A 7 se considere prioriaria debe esar en 0 y /A 8 en 1 y así se sigue hasa llegar a la línea de menor prioridad que es /A 0.

29 BARREL SHIFTER Son circuios generalmene basados en muliplexores que sirven para desplazar o roar números represenados en formao paralelo. Según la función pueden ser desplazadores lógicos ó ariméicos según como se enga en cuena la información de los carry. Como desplazador ariméico puede emplearse por ejemplo como un muliplicador por un número de poencia de 2 (x2, x4, x8, ec.) simplemene con desplazar el dao hacia la izquierda ó puede converirse en un divisor de un número poencia de 2 ( /2, /4, ec.) desplazando el dao hacia la derecha. Como desplazador lógico (roador) generalmene se realiza un anillo conecando el bi mas significaivo con el menos significaivo y roando un dado número de veces al dao hacia derecha ó izquierda.

30 EJEMPLO DE DESPLAZADOR LÓGICO (ROTADOR) DE 4 BITS A IZQUIERDA BARREL SHIFTER S1 S0 Y3 Y2 Y1 Y0 0 0 D3 D2 D1 D0 0 1 D2 D1 D0 D3 1 0 D1 D0 D3 D2 1 1 D0 D3 D2 D1

31 BARREL SHIFTER EJEMPLO DE DESPLAZADOR LÓGICO (ROTADOR) DE 8 BITS A DERECHA Las enradas de daos A[7..0] salen por las salidas Q[7..0] en el órden que permian las enradas de selección S[2..0]. Ejemplos: S 2 S 1 S 0 =000 A[] Q[] (no roa) S 2 S 1 S 0 =111 A[i]=Q[i-1] (roa 1 lugar a derecha) S 2 S 1 S 0 =100 A[i]=Q[i-4] (roa 4 lugares a derecha) Sergio Noriega Inroducción a los Sisemas Lógicos y Digiales

32 EJEMPLO: 74HC688 Ejemplo clásico del uso de compueras Or-Exclusivas. Ese circuio compara dos números de 8 bis cada uno. Si son idénicos pone la salida en bajo, caso conrario la salida esá en alo. COMPARADOR DE MAGNITUD

33 EJEMPLO: CD4511BC DECODIFICADOR BCD-7SEGMENTOS

34 Bibliografía: Apunes de eoría: Mux-DeMux-Decodificadores. S. Noriega. Libros: Sisemas Digiales. R. Tocci, N. Widmer, G. Moss. Ed. Prenice Hall. Diseño Digial. M. Morris Mano. Ed. Prenice Hall. 3ra edición. Diseño de Sisemas Digiales. John Vyemura. Ed. Thomson. Diseño Lógico. Anonio Ruiz, Albero Espinosa. Ed. McGraw-Hill. Digial Design:Principles & Pracices. John Wakerly. Ed. Prenice Hall. Diseño Digial. Alan Marcoviz. Ed. McGraw-Hill. Elecrónica Digial. James Bignell, R. Donovan. Ed. CECSA. Técnicas Digiales con Circuios Inegrados. M. Ginzburg. Fundamenos de Diseño Lógico y Compuadoras. M. Mano, C. Kime. Ed. Prenice Hall. Teoría de conmuación y Diseño lógico. F. Hill, G. Peerson. Ed. Limusa