ARQUITECTURA DE COMPUTADORES INFORME DE LABORATORIO Nº 2 CÁRDENAS MOYA JOSÉ GABRIEL TUTOR ING. HAIMER GUTIERREZ

Tamaño: px

Comenzar la demostración a partir de la página:

Download "ARQUITECTURA DE COMPUTADORES INFORME DE LABORATORIO Nº 2 CÁRDENAS MOYA JOSÉ GABRIEL TUTOR ING. HAIMER GUTIERREZ"

Magdalena Ruiz Casado
hace 6 años
Vistas:

1 ARQUITECTURA DE COMPUTADORES INFORME DE LABORATORIO Nº 2 CÁRDENAS MOYA JOSÉ GABRIEL TUTOR ING. HAIMER GUTIERREZ UNIVERSIDAD NACIONAL ABIERTA Y A DISTANCIA UNAD CEAD ACACIAS QUINTO SEMESTRE INGENIERÍA DE SISTEMAS NOVIEMBRE DE 28 ACACIAS META

2 OBJETIVOS. Comprobar el funcionamiento de un semi-sumador. 2. Evaluar la tabla de la verdad de un sumador completo. 3. Armar los circuitos de un sumador y un restador. 4. Evaluar el comportamiento de un decodificador. 5. Armar con puertas lógicas un decodificador de octal a binario. 6. Evaluar el comportamiento de un codificador. 7. Armar el circuito de un codificador de decimal a eadecimal y analizar su comportamiento.

3 INFORME DE LABORATORIO Nº 2 NOMBRE DE LA PRÁCTICA: SUMADOR Y RESTADOR. Objetivo de la práctica: Comprobar el funcionamiento del diseño de un semisumador, un sumador, un semirestador y un restador, utilizando compuertas básicas.. SEMI SUMADOR Contiene un bit para el consumado, otro para el sumado y se puede tener un bit de acarreo C. La tabla funcional del semisumador es: DEC X Y C S SUMADOR COMPLETO

4 Cuando además de tener los 2 bits correspondientes al cosumado y al sumado, se tiene un acarreo inicial C, con acarreo final C.

5 La tabla funcional del sumador completo es: DEC X Y Co C S

6 .3 SUMADOR COMPLETO A PARTIR DE DOS SEMISUMADORES Tabla sumador completo a partir de dos semisumadores. DEC X Y Co C S 2 3

7 2. SEMIRESTADOR Es aquel que tiene un bit para el minuendo y otro para el sustraendo. Para el caso de que un bit del minuendo sea menor que el bit del sustraendo, se tendrá un préstamo P TOMA 2 La tabla funcional para el semirestador es: DEC X Y P R 2 3

8 2. RESTADOR COMPLETO Es aquel que considera un préstamo inicial P, aunado a los bits del minuendo y el sustraendo

9 La tabla funcional del restador completo es: DEC X Y Po P R

10 2.3 OBTENCIÓN DE UN RESTADOR COMPLETO A PARTIR DE DOS SEMIRESTADORES.

11 La tabla funcional del restador completo a partir de dos semirestadores. DEC X Y Po P R

12 CUESTIONARIO. Qué diferencia eiste entre un sumador completo y un semisumador? La diferencia entre un semisumador y un sumador completo es que el sumador completo tiene un acarreo inicial (co) y un acarreo final (c) mientras que el semi sumador tiene solo un acarreo final. 2. Encontraste alguna diferencia en las señales de salida del sumador completo y el sumador hecho a base de dos semisumadores? Por qué? No, al ingresar los mismos valores que se utilizaron en el sumador completo, la salida y el acarreo del sumador a partir de dos semisumadores son iguales. 3. En cuántas formas podrías simular una compuerta O de 3 entradas? Cuáles son? Qué circuitos integrados ocuparías? A partir de dos compuertas O de 2 entradas. 4. Qué entiendes por un semirestador? Es aquel que tiene un bit para el minuendo y otro para el sustraendo. Para el caso que un bit de minuendo sea menor que el bit de sustraendo se tendrá un préstamo P. 5. Cuál es el resultado de la suma en sistema numérico binario de las siguientes cantidades: += s y 6. Cuál es es resultado de la resta en sistema numérico binario de las siguientes cantidades: -=

13 Nombre de la práctica: Decodificador BCD a 7 segmentos y Codificador de Prioridad. Objetivo de la práctica: Comprobar en el laboratorio el funcionamiento del decodificador BCD de 7 segmentos y el codificador de prioridad 74LS CODIFICADOR DE OCTAL A BINARIO (DE 8 A 3 LÍNEAS) A A A2 A3 A4 A5 A6 A7 O2 O Oo octal 2 3 X X 7

15 2.2 CODIFICADOR DE PRIORIDAD DE DECIMAL A BCD Valores entrada: A' A' 2 A' 3 A' 4 A' 5 A' 6 A' 7 A' 8 A' 9 O' 3 O' 2 O' O' NEGADO BCD Su grafica es: Valores entrada: A' A' 2 A' 3 A' 4 A' 5 A' 6 A' 7 A' 8 A' 9 O' 3 O' 2 O' O' NEGADO BCD X X X X X X X X 9 Su grafica es: Valores entrada: A' A' 2 A' 3 A' 4 A' 5 A' 6 A' 7 A' 8 A' 9 O' 3 O' 2 O' O' NEGADO BCD X X X X X X X 8 Su grafica es:

16 Valores entrada: A' A' 2 A' 3 A' 4 A' 5 A' 6 A' 7 A' 8 A' 9 O' 3 O' 2 O' O' NEGADO BCD X X X X X X 7 Su grafica es: Valores entrada: A' A' 2 A' 3 A' 4 A' 5 A' 6 A' 7 A' 8 A' 9 O' 3 O' 2 O' O' NEGADO BCD X X X X X 6 Su grafica es:

17 Valores entrada: A' A' 2 A' 3 A' 4 A' 5 A' 6 A' 7 A' 8 A' 9 O' 3 O' 2 O' O' NEGADO BCD X X X X 5 Su grafica es: Valores entrada: A' A' 2 A' 3 A' 4 A' 5 A' 6 A' 7 A' 8 A' 9 O' 3 O' 2 O' O' NEGADO BCD X X X 4 Su grafica es:

18 Valores entrada: A' A' 2 A' 3 A' 4 A' 5 A' 6 A' 7 A' 8 A' 9 O' 3 O' 2 O' O' NEGADO BCD X X 3 Su grafica es: Valores entrada: A' A' 2 A' 3 A' 4 A' 5 A' 6 A' 7 A' 8 A' 9 O' 3 O' 2 O' O' NEGADO BCD X 2 Su grafica es:

19 Valores entrada: A' A' 2 A' 3 A' 4 A' 5 A' 6 A' 7 A' 8 A' 9 O' 3 O' 2 O' O' NEGADO BCD Su grafica es:

20 ENTRADAS SALIDAS A' A' 2 A' 3 A' 4 A' 5 A' 6 A' 7 A' 8 A' 9 O' 3 O' 2 O' O'

Documentos relacionados

INSTITUTO POLITÉCNICO NACIONAL ESCUELA SUPERIOR DE INGENIERÍA MECÁNICA Y ELÉCTRICA INGENIERÍA EN COMUNICACIONES Y ELECTRÓNICA

ac INSTITUTO POLITÉCNICO NACIONAL ESCUELA SUPERIOR DE INGENIERÍA MECÁNICA Y ELÉCTRICA INGENIERÍA EN COMUNICACIONES Y ELECTRÓNICA PRÁCTICAS DE CIRCUITOS LÓGICOS LABORATORIO DE COMPUTACIÓN IV PRÁCTICA 4