Lógica Secuencial. Dr. Andrés David García García Escuela de Ingeniería y Ciencias Campus Estado de México

Transcripción

1 Lógica Secuencial Escuela de Ingeniería y Ciencias Campus Estado de México

2 Diferencias entre el mundo combinatorio y el mundo secuencial Hasta el momento, todos los circuitos que hemos diseñado e implementado no contemplan la variable TIEMPO. Ejemplo: Para el siguiente circuito: A AND-1 B C OR-1 AND-2 AND-3 OR-1 F Qué compuerta comienza a funcionar primero? 2

3 Diferencias entre el mundo combinatorio y el mundo secuencial Resulta tentador pensar que, suponiendo que las señales A, B y C, están disponibles al mismo tiempo, la primera compuerta que comienza a funcionar es la OR-1 A AND-1 B C OR-1 AND-2 AND-3 OR-1 F La respuesta es: Todas funcionan al mismo tiempo!! 3

4 Diferencias entre el mundo combinatorio y el mundo secuencial En un mundo ideal, todas las compuertas comienzan a trabajar desde que se enciende la alimentación. Lo que existe entre las compuerta es tiempos de propagación (t p ). A AND-1 B C OR-1 AND-2 AND-3 OR-1 F Por el momento, supondremos que t p es igual para todas las compuertas y suficientemente pequeño para afectar la señal de salida F. De igual forma, supondremos por el momento, que el t p de las interconexiones entre las compuertas es prácticamente inexistente. 4

5 Lógica secuencial y Circuitos síncronos Hablar de lógica secuencial, implica que deben existir procesos compuestos por funciones que se ejecutan en un orden lógico y secuencial. Función A Función B Función C Función D Proceso Como ocurre en la generación de un algoritmo al diseñar un diagrama de flujo, existe una interdependencia entre cada una de las funciones. Siendo un procesos Secuencial, el orden de las funciones es inamovible. Asumiremos que cada función es un pequeño proceso combinatorio y que cada uno de ellos tiene un t p equivalente. 5

6 Lógica secuencial y Circuitos síncronos Ejemplo: Línea de ensamble de un vehículo: Manufactura en serie: Insumos de entrada: Segmentos del chasis del auto y del tren motriz Función A Función B Función C Función D Proceso Pasos: Ensamble del chasis Pintura Ensamble de plásticos y acabados Inserción del tren motriz Cuántos autos se estarán manufacturando al mismo tiempo? El orden de los factores SI altera el producto 6

7 Insumos Lógica secuencial y Circuitos síncronos Ejemplo: Línea de ensamble de un vehículo: Manufactura en serie: Si cada Función se realiza en un tiempo máximo Ꚍ, entonces: Función A Ꚍ Función B Ꚍ Función C Ꚍ Función D Ꚍ Proceso Auto 1 Auto 2 Auto 1 Auto 3 Auto 2 Auto 1 Auto 4 Auto 3 Auto 2 Auto 1 Auto 5 Auto 4 Auto 3 Auto 2 Auto 1 4 autos en proceso (procesos diferentes) Primer auto del día listo en 4Ꚍ 7

8 Lógica secuencial y Circuitos síncronos Un dispositivo síncrono, toma acciones/decisiones de forma periódica. Para ello, requiere de una señal de sincronía. Una señal de sincronía proporciona la pauta para que un proceso funcione o se detenga. La señal de sincronía depende de la variable tiempo : Tiempo indeterminado: La pauta para iniciar una acción no se presenta en el mismo intervalo de tiempo, es decir NO ES PERIÓDICA. Tiempo determinado: La pauta para iniciar una acción se presenta en intervalos de tiempo definidos, es decir, ES PERIÓDICA. Un dispositivo síncrono puede tomar decisiones con base en sus mismas condiciones en un periodo de tiempo inmediato-anterior: Sistema de lazo cerrado (retroalimentado) 8

9 Lógica secuencial y Circuitos síncronos Ejemplo de un sistema síncrono de lazo cerrado: Contador Se puede contabilizar (Contar): Eventos Objetos Una aplicación muy recurrente de este tipo de elementos es un generador de base de tiempo. Cuenta cada vez que se repite un evento: un periodo de tiempo determinado (señal CLK) CLK ENA Contador Ascendente CUENTA 9

10 Lógica secuencial y Circuitos síncronos Ejemplo de un sistema síncrono de lazo cerrado: Contador La señal CLK es una señal periódica. El periodo de CLK (Ꚍ CLK ) define la base de tiempo. La señal de Enable (ENA) permite al contador avanzar o detenerse. El resultado de la cuenta se puede expresar en un vector de n bits. Al llegar a su máximo valor, el contador reinicia en cero. CLK ENA Contador Ascendente CUENTA 10

11 Cuenta + 1 Reinicio Lógica secuencial y Circuitos síncronos Pseudocódigo: if CLK = 1 then if ENA = 0 then Cuenta = Cuenta else Cuenta = Cuenta + 1 end if end if CUENTA CLK ENA Contador Ascendente CUENTA 11

12 Cuenta + 1 Reinicio Lógica secuencial y Circuitos síncronos Pseudocódigo: if CLK = 1 then if ENA = 0 then Cuenta = Cuenta else Cuenta = Cuenta + 1 end if end if CUENTA CLK SUMA t Ꚍ t +1 ENA 1 CUENTA 12

13 Lógica secuencial y Circuitos síncronos Otra forma de ver el problema: Valor de la cuenta => Tpresente Valor de la cuenta + 1 => Tfuturo CUENTA Valor presente Valor futuro t -1 CLK SUMA Ꚍ t ENA 1 CUENTA 13

14 Lógica secuencial y Circuitos síncronos Para poder construir un circuito digital secuencial, tenemos que considerar los aspectos antes vistos: Existe una secuencia (orden) de eventos a respetar Interdependencia entre los eventos Un valor presente me permite calcular un valor en el futuro El valor presente (actual) se generó con base a un valor del pasado inmediato 14

15 Inducción a los Latches Uso de realimentación para crear latches : A B OR Q A B Q Q S Q+ S Latch S Q Mantiene un 1 indefinidamente

16 Inducción a los Latches Latch SET : OR S Q Q S Q Latch RESET : S OR /Q Q Q S Q

17 Latches S R Q Q Sin Cambio LATCH SET-RESET Reset R Q X X Set No permitido 0, 1 0, 0 0, 1 S /Q 1, 0 R, S 0 1 1, 0 0, 0 17

18 Latches LATCH SET-RESET con señal de control C S R Q Q+ S C R S R Q /Q 0 X X X X Retención Sin Cambio Reset Set X X No permitido 18

19 Latches LATCH SET-RESET con señal de control C S R S C S Q R R /Q 0 d d 1 0 d 0 d d 1 d 0 Q+ = SC + /RQ + /CQ 19

20 Latches LATCH Set-Reset con retardo D S Q C D Q Q+ 0 X 0 0 C 0 X R /Q Esto permite tomar sólo una decisión (Set ó Reset) 20

21 Latches LATCH con retardo C D d d 1 1 Q+ = SC + /RQ + /CQ = DC + /CQ 21

22 Flip-Flops LATCH: No puede ser usado en circuitos síncronos (periódicos), ya que, mientras C esté activo, Q cambiará cada vez que una de las entradas (D, S, R) cambien. El LATCH retiene (memoriza) un valor durante un lapso de tiempo indeterminado. Flip-Flops: Retienen un bit mientras C no sea afectada. Q no cambiará si las entradas (D, S, R) cambian. Estos circuitos si pueden ser usados en circuitos síncronos ya que hasta que C cambie, cambiará la salida Q dependiendo de la entrada o entradas que sean válidas en ese momento. El Flip-Flop retiene (memoriza) un valor durante un lapso de tiempo determinado. 22

23 Introducción a los Flip-Flops Flip-Flop SR maestro-esclavo maestro esclavo S S Q Qint S Q Q C C R R /Q R /Q /Q C Reloj 23

24 Introducción a los Flip-Flops Flip-Flop SR maestro-esclavo C maestro esclavo C R C R C R C R C R C R R C R C R C R C R C R C S R Qint Q C = compuerta R = retención 24

25 Flip-Flops Flip-Flop SR maestro-esclavo S R d 0 d = pulso en C S R Q C Q X X 25

26 Flip-Flops Flip-Flop D maestro-esclavo maestro esclavo D D Q Qint D Q Q C C /Q /Q /Q C Reloj 26

27 Flip-Flops Flip-Flop D maestro-esclavo D D Q C Q = pulso en C 27

28 Flip-Flops Flip-Flop JK maestro-esclavo J K 1 d 0 1 d 1 0 d d 0 = pulso en C J K Q C Q

29 Flip-Flops Flip-Flop T maestro-esclavo T T Q C Q = pulso en C 29

30 Aplicaciones de los circuitos síncronos Hemos llegado al tema más importante del curso: Diseño de autómatas Capaz de tomar decisiones de forma autónoma, con base a condiciones controladas del entorno, y dentro de un contexto predefinido. Arquitectura de Hardware: Máquinas de Estados Finitos 30

31 Máquinas de estado Modelo MEALY : Las salidas son funciones de las entradas así como del estado actual. Entrada Edo. Actual 0 1 A B/1 C/0 B B/0 A/1 C A/0 C/0 1/1 B 0/1 A 0/0 1/0 C Estado/salida 0/0 1/0 31

32 Máquinas de estado Modelo MOORE : Las salidas sólo dependen del estado actual. Edo. Actual Entrada 0 1 Salida A C B A/0 0 1 B B C 1 C B A 0 C/0 1 B/1 0 32

33 Máquinas de estado Ejemplo : Máquina de dos estados X/Z Entrada X 0/0 1/0 Edo. Actual 0 1 A 1/1 Y = 0 = A Y = 1 = B B 0/0 A A/ 0 B B/ 0 B/ 0 A/ 1 Estado/Z 33

34 Máquinas de estado Mapa de Karnaugh Estado 0 Y 1 Entrada X 0 1 0/0 1/0 1/0 0/1 Estado : Z = XY Y = X xory Estado Futuro : Z+ = XY Y+ = X xor Y 34

35 Máquinas de estado Circuito con Flip-Flop tipo D : X Z Y+ Z = X Y Y+ = estado futuro Q D /Q CLK 35

36 Máquinas de estado Circuito con Flip-Flop tipo D : X Z Y+ Proceso de Salida Proceso de Estado Futuro Q D /Q CLK Tiempo 36

37 Máquinas de estado Circuito con Flip-Flop tipo T : X Y+ Z Z = X Y Y+ = estado futuro Q T /Q CLK 37