Diseño modular con Verilog.
|
|
- José Carlos Molina Plaza
- hace 5 años
- Vistas:
Transcripción
1 Diseño modular con Verilog.. Especificación. Se desea diseñar un sistema combinacional que tenga como entrada cuatro palabras de dos bits cada una, denominadas a, b, c y d; y que genere dos salidas. La salida f debe generar una señal alta cuando se tenga: a>b>c>d. La salida f2 debe colocarse en alto cuando a<=c o cuando a<d. a b c d f f 2 Figura. Diagrama de sistema combinacional. 2. Diseño de abajo hacia arriba. (bottom-up). 2.. Empleando espresso. Desde un punto de vista combinacional se tienen que realizar 2 diseños, ya que hay dos funciones de salida, a partir de tablas de verdad que tienen 256 renglones cada una, ya que es un espacio de 8 variables de entrada. Con el apoyo de programas puede generarse la tabla de verdad en formato.pla. El que puede ser procesado por el minimizador espresso. El siguiente programa en C, genera las tablas de verdad. #include <stdio.h> #define INT_DIGITOS 63 static char buf[int_digitos + 2]; /* Buffer para INT_DIGITS dígitos, signo - y fin de string '\' */ char * prtint(int i, int largo) { int j; char *p = buf; for (j=int_digitos-; j>=; j--) if((<<j)&i) *p++=''; else *p++=''; return (buf+int_digitos-largo); }
2 2 Sistemas Digitales //La siguiente función debe modificarse para generar otras tablas de verdad. void prtinfile(file * stream) { unsigned int i, j,k,m; //encabezado archivo pla fprintf(stream, "%s\n", "#Comparador multiple sin signo de 2 bits. f=a>b>c>d ; f2=(a<=c) (d>a)"); fprintf(stream, "%s\n", ".i 8"); //2 cada operando fprintf(stream, "%s\n", ".o 2"); fprintf(stream, "%s\n", ".ilb a a b b c c d d"); fprintf(stream, "%s\n", ".ob f f2"); for(i=; i<4; i++) //2^2=4 { for(j=; j<4; j++) { for(k=; k<4; k++) for(m=; m<4; m++) { fprintf(stream, "%s", prtint(i, 2)); fprintf(stream, "%s", prtint(j, 2)); //se separa con tab la entrada de la salida fprintf(stream, "%s", prtint(k, 2)); fprintf(stream, "%s\t", prtint(m, 2)); if ((i>j)&(j>k)&(k>m)) fprintf(stream, "%s", prtint(,)); else fprintf(stream, "%s", prtint(,)); if ((i<=k) (m>i)) fprintf(stream, "%s\n", prtint(,)); else fprintf(stream, "%s\n", prtint(,)); } } printf("%d \n",i); //comenta avance } fprintf(stream, "%s\n", ".e"); //fin de archivo formato pla } int escribe_archivo(void) { FILE *stream; /* Abre stream para escritura, en modo texto. */ if ((stream = fopen("modcomp2.txt", "w")) == NULL) { fprintf(stderr, "No pudo abrir archivo de salida.\n"); return ; } prtinfile(stream); fclose(stream); /* close stream */ return ; } int main(void) { escribe_archivo(); return ;} El archivo de datos generado tiene un peso de 4 KB. Se da un listado de los 256 renglones de la tabla de verdad.
3 Diseño Modular. 3 #Comparador múltiple sin signo de 2 bits. f=a>b>c>d ; f2=(a<=c) (d>a).i 8.o 2.ilb a a b b c c d d.ob f f2
4 2 Sistemas Digitales.e Si el archivo anterior se procesa con espresso, con el siguiente comando: espresso Dexact modcomp2.txt > modcomp.pla Se obtienen los implicantes primos que cubren las funciones. En la matriz de cobertura, los ceros de la salida consideran que los implicantes no pertenecen a la función. Es una pla de tipo fd. #Comparador multiple sin signo de 2 bits. f=a>b>c>d ; f2=(a<=c) (d>a).i 8.o 2.ilb a a b b c c d d.ob f f2.p e El comando: Espresso Dexact oeqntott modcomp2.txt > modcomp.eqn Obtiene un listado de las ecuaciones minimizadas de diseño, en dos niveles, en formato eqn.
5 2 Sistemas Digitales #Comparador múltiple sin signo de 2 bits. f=a>b>c>d ; f2=(a<=c) (d>a) # exact Time was. sec, cost is c=8(8) in=23 out=8 tot=3 f = (a&a&b&!b&!c&c&!d&!d); f2 = (!a&!a) (!a&c) (!a&c) (!a&c) (c&c) (!a&d) (!a&d&d); El formato eqn, es fácilmente traducido a un diseño estructural en verilog, basta encabezar y terminar el módulo; además de preceder con assign a las ecuaciones de salida. En caso de ocurrir señales negadas, éstas son precedidas con el símbolo!, en el formato eqn; el cual debe reemplazarse globalmente con el símbolo de la negación de verilog: ~. #Comparador especial con operados a, b, c, d sin signo de 2 bits. f=a>b>c>d ; f2=(a<=c) (d>a) module mayor(a, a, b, b, c, c, d, d, f, f2); input a, a, b, b, c, c, d, d; output f, f2; assign f = (a&a&b&~b&~c&c&~d&~d); assign f2 = (~a&d&d) (c&c) (~a&c) (~a&d) (~a&c) (~a&~a) (~a&c); Endmodule El commando: espresso -Dexact -s -epos modcomptv.pla Produce el diseño en producto de sumas. #Comparador multiple sin signo de 2 bits. f=a>b>c>d ; f2=(a<=c) (d>a) # exact Time was. sec, cost is c=() in=23 out=3 tot=36.i 8.o 2.ilb a a b b c c d d.ob f f2 #.phase.p e El commando: espresso -Dexact -s -epos -oeqntott modcomptv.pla Produce las ecuaciones, donde las salidas deben considerarse que son el complemento de las buscadas: # exact Time was. sec, cost is c=() in=23 out=3 tot=36 f = (b) (!b) (a&!c&!d&d) (a&!c&!c&!d) (a&a&!c&d) ( c) (!a) (!a); f2 = (a&!c&!d) (a&a&!c) (a&!c&!d&d) (a&!c&!c&!d)
6 Diseño Modular. 3 ( a&a&!c&d); El diseño en forma de producto de sumas: f = (!b) (b) (!a+c+d+!d)(!a+c+c+d)(!a+!a+c+!d)(!c)(a)(a); f2 = (!a+c+d)(!a+!a+c)(!a+c+d+!d)(!a+c+c+d)(!a+!a+c+!d); 2.2. Empleando métodos para papel y lápiz. Puede notarse que la expresión lógica para la función f, podría haberse deducido considerando que la tabla de verdad sólo tiene un mintérmino. Ya que a>b>c>d sólo puede cumplirse para la combinación a=3, b=2, c= y d=, en decimal. Lo que permite escribir directamente: f =aabb c cd d Para f2, puede considerarse la siguiente descomposición en subsistemas: a c d a a<=c d>a f 2 Figura 2. Descomposición de f2. Ahora los mapas de los subsistemas involucran a 4 variables, y pueden escribirse directamente: a a c c d d a a a<=c d>a Figura 3. Mapas de los subsistemas de la descomposición de f2.
7 4 Sistemas Digitales Minimizando como suma de productos. (a<=c) = a a + cc + a c + a c + a c literales, 5 entradas (d >a ) = a a d + a dd + a d 8 literales, entradas. Entonces resulta: f2 = a a + cc + a c + a c + a c + a dd + a d 5 literales, 22 entradas, 2 niveles. Considerando que en la suma: a a +a a d se absorbe d. Debido a que la descomposición efectuada en la Figura 2, existe un or en la salida, esta forma del diseño resulta en dos niveles. Minimizando como producto de sumas. (a<=c) = ac c + ac c + ac (a<=c) = (a +c+c)(a +c+c )( a +c) 8 literales, entradas. (d>a) = d d + aa + d a + d a + d a (d>a) = (d+d)( a +a )(d+a )( d+a )(d+a ) literales, 5 entradas. Resultando: f2=(a +c+c)(a +c+c )( a +c) + (d+d)( a +a )(d+a )( d+a )(d+a ) Con 8 literales y 28 entradas en tres niveles. Puede compararse con el resultado obtenido con espresso, con la opción epos, en la cual f2 se obtiene en 2 niveles con 8 literales, 23 entradas. 3. Diseño abstracto. De arriba hacia abajo. Top-down. La siguiente descripción Verilog, mediante el empleo de buses de dos bits cada uno, representa las funciones buscadas. Nótese que la especificación: a>b>c>d se reemplaza por la lógicamente equivalente, mediante operadores and. Como el resultado de una comparación entre dos operandos binarios da como resultado un valor de un bit, pueden emplearse operadores al bit. En este caso, la descripción también puede efectuarse empleando operadores lógicos (&& y, para el and y para el or de expresiones lógicas). module compa2b (f, f2, a, b, c, d); output f, f2; input [:] a, b, c, d; // 4 entradas de dos bits cada una assign f= (a>b) & (b>c) & (c>d), f2= (a<=c) (a<d ); endmodule Si la herramienta de síntesis, puede descomponer el módulo en bloques disponibles en su biblioteca, se puede proceder al diseño. En caso que la descripción no fuera sintetizable, el diseñador debe descomponer en bloques su arquitectura inicial.
8 Diseño Modular Mapeo a compuertas. Descripción RTL. En el caso del ejemplo, se reconocen 5 bloques comparadores de dos bits. Las Figuras 4 y 5 muestran un diagrama en bloques de las entradas y salidas, y la descomposición en bloques de comparación. Figura 4. Diagrama en bloques. c>d b>c a>b a<d a<=c Figura 5. Arquitectura RTL del módulo, en base a comparadores. Los bloques comparadores pueden ser descritos por compuertas lógicas básicas. Determinando de este modo expresiones booleanas de las funciones. Al descenso de la descripción abstracta a expresiones boolenas, mediante compuertas y registros, en el caso de sistemas secuenciales, se lo denomina nivel de transferencia de registros o RTL (register transfer level). Los distintos bloques comparadores de dos bits, pueden descomponerse en subsistemas menores. Un esquema general se muestra en la Figura 6.
9 6 Sistemas Digitales El primer bloque es una red booleana en base a compuertas que implementa la función xor, de los bits más significativos de los comparadores. El segundo bloque, implementa la función especial del comparador: mayor, menor o menor o igual, en el caso del ejemplo que se analiza. xor Figura 6. Subsistemas de los comparadores. Nótese que el xor se implementa en tres niveles. Esto se debe a que las compuertas de biblioteca disponibles son compuertas and, or e inversores. La Figura 7, describe la expresión booleana: Result = DD + D D, empleando tres niveles. Figura 7. Mapeo a compuertas de función xor. Si los bits más significativos son iguales, la señal _n2 luego del inversor estará en alto, en la Figura 8. En este caso se comparan los dos bits menos significativos. Si no son iguales se comparan los bits más significativos, generando la señal inferior del or de salida. Figura 8. Expresiones para la función A mayor que B. La descripción de la función mayor que, en términos de compuertas, resulta en tres niveles:
10 Diseño Modular. 7 AGB= ab + ab (a==b). El descenso a nivel de compuertas, es una forma de representar las funciones por expresiones. La Figura 8, muestra el esquemático para la función A menor que B. Que es representada por la expresión: ALB= a b + a b (a==b). Figura 9. Expresiones para la función A menor que B. La Figura, muestra la implementación, en base a compuertas, de la función de comparación A menor o igual que B. ALEB= (a + ((a==b)+b) ) (a +b) Figura. Expresiones para la función A menor o igual que B Mapeo a LUT. Implementación con FPGA. Una vez descrita la red booleana por expresiones, se las minimiza, pero considerando que el bloque mínimo de implementación física es una Tabla de búsqueda (LUT look-up table), de 4 bits de entrada y un bit de salida. Estas tablas permiten almacenar una tabla de verdad de una función de cuatro variables. Por supuesto que este bloque también permite representar funciones boolenas de dos y tres variables, pero en estos casos se estará perdiendo parte de la superficie del chip. La síntesis en base a LUT4 se muestra en la Figura.
11 8 Sistemas Digitales Cada LUT se representa en forma resumida por el patrón hexadecimal almacenado en ella. Por ejemplo la LUT 2 almacena, en binario:. El primer bit está asociado a la combinación de las entradas y el último bit a la combinación de las entradas. Representa la ecuación: ii i2 i3. Donde i3 es la entrada dibujada en la posición superior en el esquemático. La Figura 2 muestra la tabla de verdad, y la Figura 3 el mapa de Karnaugh. c d f f2 b a Figura. Esquemático en base a LUTs de las funciones f y f2.
12 Diseño Modular. 9 Figura 2. Contenido LUT4 2. Figura 3. Mapa de Karnaugh de LUT4 2. Inspeccionando las entradas de la LUT2, se obtiene que, en términos de las entradas, representa la ecuación: cd d c De modo similar, la LUT4_8, representa la ecuación: iii2i3, que en términos de las variables de entrada puede escribirse: aabb. La LUT2_8 es simplemente un and. Por lo cual la implementación de la función f, resulta: f= (cd d c )( aabb ), la cual puede escribirse según: f=aabb c cd d Que es igual al resultado obtenido antes, empleando espresso o métodos manuales.
13 Sistemas Digitales Para f2 se tiene un mux que bajo el control de la señal a deja pasar la salida de la LUT4_EAFF, con a=; o la de la LUT4_D5D4, con a=. La LUT EAFF representa a: i+ii2+i3, que en términos de las entradas resulta: c+dd+a. La LUT D5D4 representa a: i i2+ii2+i i3+i i que en términos de las entradas resulta: a c+cc+a d+a c. Entonces f2, puede escribirse: f2 = a(a c+cc+a d+a c) + a (c+dd+a ) Que es equivalente al diseño mínimo de espresso obtenido antes, en 2.: f2 = (a a ) + (a c) + (a c) + (a c) + (cc) + (a d) + (a dd); 3.3. Mapeo a CPLD. Implementación suma de productos. En este tipo de síntesis se obtienen las ecuaciones de la red booleana en la forma suma de productos. Puede escogerse que se desplieguen las ecuaciones minimizadas en Verilog. assign f = (b[] &&!d[] &&!d[] &&!b[] && c[] && a[] &&!c[] && a[]); assign f2 =!((!d[] &&!c[] && a[]) (!d[] &&!c[] && a[]) (!c[] && a[] && a[]) (a[] &&!c[] && a[]) (!d[] &&!c[] && a[] &&!c[])); La síntesis RTL genera en este caso comparadores sin emplear las funciones xor. También puede obtenerse el esquemático con síntesis multinivel. Figura 4. Mapeo a tecnología CPLD.
14 Diseño Modular. 4. Diseño estructural en Verilog. Cuando se han obtenido las ecuaciones booleanas del sistema digital, desde las tablas de verdad o mapas de Karnaugh, pueden representarse el sistema mediante un módulo estructural basado en compuertas. A continuación se describe en Verilog estructural el módulo que representa al sistema combinacional que se desea diseñar. module compa2b (f, f2, a, b, c, d); output f, f2; // mux outputs de 8 bits input [:] a, b, c, d; // mux inputs de 8 bits cada una assign f = (b[] & ~d[] & ~d[] & ~b[] & c[] & a[] & ~c[] & a[]); assign f2 = ~( (~d[] & ~c[] & a[]) (!d[] & ~c[] & a[]) (~c[] & a[] & a[]) (a[] & ~c[] & a[]) (~d[] & ~c[] & a[] & ~c[]) ); endmodule 4.. Diseño basado en FPGA. En este caso el mapeo tecnológico a FPGA, resulta igual al anterior. Pero el descenso a nivel de compuertas es diferente, ya que no emplea los comparadores que sintetiza la descripción abstracta. Ahora la descripción no es abstracta, ya que se da la arquitectura interna. La Figura 5 muestra los dos bloques que generan las funciones de salida. Figura 5. Descripción RTL de la representación estructural en Verilog.
15 2 Sistemas Digitales El bloque superior, de la Figura 5, implementa a f. Cuyo diagrama interno se muestra en la Figura 6. El subsistema inferior, implementa a f2, nótese que sólo ingresan 6 señales. Su diagrama se ilustra en la Figura 7. Figura 6. Diseño RTL de f, mediante Verilog estructural. Figura 7. Diseño RTL de f2, mediante Verilog estructural.
16 Diseño Modular Diseño basado en CPLD. En este caso se obtiene una minimización basada en suma de productos. Generando un esquema RTL basado en una red booleana con nodos que implementan los productos o cubos que cubren a las funciones. Cada producto se implementa en dos niveles, considerando la obtención de las señales complementadas mediante inversores, dentro de los nodos. Figura 8. RTL basado en CPLD. Nodos con los implicantes. Se tiene para el nodo 4, la ecuación: n4= (c+c) ad. Figura 9. Producto del nodo 4. Se tiene para el nodo 3, la ecuación: n3= c aa.
17 4 Sistemas Digitales Figura 2. Producto del nodo 3. Se tiene para el nodo 2, la ecuación: n2= c aa. Figura 2. Producto del nodo 2. Se tiene para el nodo, la ecuación: n= d ac. Figura 22. Producto del nodo. Se tiene para el nodo, la ecuación: n= d ac. Entonces para f2, se tiene: f2= (n4+n3+n2+n+n) =((c+c) ad + c aa+c aa+d ac +d ac )
18 Diseño Modular. 5 Figura 23. Producto del nodo. El único producto asociado a f, se sintetiza mediante: f= (c+b+d+d) aacb. Figura 24. Producto de función f. El mapeo tecnológico de los nodos anteriores a una CPLD, se muestra en la Figura 25.
19 6 Sistemas Digitales Ejercicios propuestos. Figura 25. Mapeo tecnológico de los nodos a una CPLD. Modificar el diseño para emplear buses de datos de entrada de 3 bits. Modificar el diseño para emplear buses de datos de entrada de 6 bits. Modificar el diseño pero ahora con f= a>b>c>d>7, con buses de entrada de 4 bits.
20 Diseño Modular. 7 Índice general. DISEÑO MODULAR CON VERILOG..... ESPECIFICACIÓN DISEÑO DE ABAJO HACIA ARRIBA. (BOTTOM-UP) Empleando espresso Empleando métodos para papel y lápiz Minimizando como suma de productos Minimizando como producto de sumas DISEÑO ABSTRACTO. DE ARRIBA HACIA ABAJO. TOP-DOWN Mapeo a compuertas. Descripción RTL Mapeo a LUT. Implementación con FPGA Mapeo a CPLD. Implementación suma de productos DISEÑO ESTRUCTURAL EN VERILOG Diseño basado en FPGA Diseño basado en CPLD EJERCICIOS PROPUESTOS ÍNDICE GENERAL ÍNDICE DE FIGURAS Índice de Figuras. FIGURA. DIAGRAMA DE SISTEMA COMBINACIONAL.... FIGURA 2. DESCOMPOSICIÓN DE F FIGURA 3. MAPAS DE LOS SUBSISTEMAS DE LA DESCOMPOSICIÓN DE F FIGURA 4. DIAGRAMA EN BLOQUES FIGURA 5. ARQUITECTURA RTL DEL MÓDULO, EN BASE A COMPARADORES FIGURA 6. SUBSISTEMAS DE LOS COMPARADORES FIGURA 7. MAPEO A COMPUERTAS DE FUNCIÓN XOR FIGURA 8. EXPRESIONES PARA LA FUNCIÓN A MAYOR QUE B FIGURA 9. EXPRESIONES PARA LA FUNCIÓN A MENOR QUE B FIGURA. EXPRESIONES PARA LA FUNCIÓN A MENOR O IGUAL QUE B FIGURA. ESQUEMÁTICO EN BASE A LUTS DE LAS FUNCIONES F Y F FIGURA 2. CONTENIDO LUT FIGURA 3. MAPA DE KARNAUGH DE LUT FIGURA 4. MAPEO A TECNOLOGÍA CPLD.... FIGURA 5. DESCRIPCIÓN RTL DE LA REPRESENTACIÓN ESTRUCTURAL EN VERILOG.... FIGURA 6. DISEÑO RTL DE F, MEDIANTE VERILOG ESTRUCTURAL FIGURA 7. DISEÑO RTL DE F2, MEDIANTE VERILOG ESTRUCTURAL FIGURA 8. RTL BASADO EN CPLD. NODOS CON LOS IMPLICANTES FIGURA 9. PRODUCTO DEL NODO FIGURA 2. PRODUCTO DEL NODO FIGURA 2. PRODUCTO DEL NODO FIGURA 22. PRODUCTO DEL NODO FIGURA 23. PRODUCTO DEL NODO FIGURA 24. PRODUCTO DE FUNCIÓN F.... 5
21 8 Sistemas Digitales FIGURA 25. MAPEO TECNOLÓGICO DE LOS NODOS A UNA CPLD.... 6
Apéndice 7 Uso de abc Un Sistema para síntesis secuencial y verificación
Apéndice 7 Uso de abc Un Sistema para síntesis secuencial y verificación 7.1. Introducción En las primeras etapas de un diseño digital se requiere obtener la estructura del sistema en términos de componentes
Más detallesDiseño modular con Verilog.
1 Diseño modular con Verilog. 1. Especificación. Se desea diseñar un sistema combinacional que tenga como entrada una palabra binaria de 16 bits y que genere una salida de 16 bits, la cual debe tener igual
Más detallesLa comprensión de las ideas en que está basado espresso implican familiarizarse con nuevos conceptos asociados a funciones booleanas.
Apéndice 3 1 Uso de espresso A3.1 Introducción La minimización de funciones booleanas basada en mapas de Karnaugh se torna impracticable a medida que el número de variables aumenta; no es recomendable
Más detalles6-Simplificación. 6.1 Ejemplos en dos niveles 6.2 Simplificación en dos niveles 6.3 Algoritmos de simplificación. 6: Simplificación 1
6-Simplificación 6.1 Ejemplos en dos niveles 6.2 Simplificación en dos niveles 6.3 Algoritmos de simplificación 6: Simplificación 1 Ejemplo: comparador de dos bits N1 N2 A B C D LT EQ GT A B < C D A B
Más detallesUnidad Aritmética. A2 A1 A0 + B2 B1 B0 Co S2 S1 S0
1 Sumador sin signo. Dos números sin signo, con ancho tres. Con A0 y B0 los bits menos significativos. Carry-in, que es una entrada del sumador, igual a cero. A2 A1 A0 + B2 B1 B0 Co S2 S1 S0 2 Sumador
Más detallesLECCIÓN Nº 02 FUNCIONES DE LOGICA COMBINACIONAL (PARTE 1)
LECCIÓN Nº 02 FUNCIONES DE LOGICA COMBINACIONAL (PARTE 1) 1. CONVERSORES DE CODIGO La disponibilidad de una gran variedad de códigos para los mismos elementos discretos de información origina el uso de
Más detallesSimplificación de funciones lógicas utilizando Karnaugh
Simplificación de funciones lógicas utilizando Página Objetivos de la simplificación Objetivo: minimizar el costo de la función lógica Medición del costo y otras consideraciones Número de compuertas Número
Más detallesEJERCICIOS TEMA 17: CIRCUITOS DIGITALES COMBINACIONALES
EJERCICIOS TEMA 17: CIRCUITOS DIGITALES COMBINACIONALES Ejercicio PAU Septiembre 2010/2011 a) Rellenamos la tabla de la verdad colocando salidas 1 en las posiciones indicadas: Posición a b c d f 0 0 0
Más detallesÁlgebra de Boole. Valparaíso, 1 er Semestre Prof. Rodrigo Araya E.
Prof. Rodrigo Araya E. raraya@inf.utfsm.cl Universidad Técnica Federico Santa María Departamento de Informática Valparaíso, 1 er Semestre 2006 1 2 3 4 Contenido En 1815 George Boole propuso una herramienta
Más detallesSistemas Digitales I
UNIVERSIDAD INDUSTRIAL DE SANTANDER Sistemas Digitales I Taller No1 Profesor: Carlos A. Fajardo Mayo de 2015 Temas: Representación digital de los Datos, Algebra de Boole, Funciones Lógicas, Introducción
Más detallesPlantel Aztahuacan 011 Módulo: operación de circuitos electrónicos digitales
Plantel Aztahuacan Nombre Fecha Grupo Tema.. Mapas de Karnaugh Docente: Alfredo Alonso Quintana Correo institucional: alfredo.alonso.acad@df.conalep.edu.mx Unidad de aprendizaje : Operación de circuitos
Más detallesSistemas Digitales. Diseño lógico con Verilog. Sinopsis. Prólogo.
1 Sistemas Digitales. Diseño lógico con Verilog. Sinopsis. El texto está orientado a un primer curso de diseño lógico en programas de estudios de ingenieros eléctricos, electrónicos, telemáticos y de ciencias
Más detalles10.1. Determinación de ecuaciones lógicas para las condiciones o flags.
Capítulo 0. Unidad Aritmética. 0.. Determinación de ecuaciones lógicas para las condiciones o flags. Se pueden obtener las ecuaciones de un sumador de ancho n, mediante inducción matemática. Analizaremos
Más detallesFUNDAMENTOS DE COMPUTADORES Ejercicios U2: Circuitos Combinacionales
U_. Se desea transmitir las primeras cuatro letras del alfabeto de un ordenador ORD a otro ORD. En el primero las cuatro letras están codificadas en tres líneas X, X y X y en el segundo tan sólo en dos,
Más detallesEJERCICIOS TEMA 17: CIRCUITOS DIGITALES COMBINACIONALES
EJERCICIOS TEMA 17: CIRCUITOS DIGITALES COMBINACIONALES Ejercicio PAU Septiembre 2010/2011 a) Rellenamos la tabla de la verdad colocando salidas 1 en las posiciones indicadas: Posición a b c d f 0 0 0
Más detalles3 - DISEÑO RTL. Existen dos tipos de descripciones a nivel de comportamiento en Verilog:
3 - DISEÑO RTL Un diseño a nivel funcional o de comportamiento (behavioral description) permite describir circuitos digitales atendiendo únicamente a las relaciones existentes entre las entradas y salidas
Más detallesAxiomas Básicos. ...Axiomas Básicos. Arquitecturas de Computadores Prof. MAURICIO SOLAR 3 Algebra de Boole. Temario.
27-4-2 Temario Arquitecturas de Computadores Prof. MAURICIO SOLAR 3 Algebra de Boole Introducción 2 Axiomas Básicos 3 Definiciones 4 Teoremas 5 Funciones 6 Compuertas Lógicas 7 Minimización de Funciones
Más detallesHOJA DE PROBLEMAS 6: MÓDULOS COMBINACIONALES BÁSICOS
f Universidad Rey Juan Carlos Grado en Ingeniería Informática Fundamentos de Computadores HOJA DE PROBLEMAS 6: MÓDULOS COMBINACIONALES BÁSICOS. Dado el módulo combinacional de la figura se pide dibujar
Más detallesArquitectura de Computadoras 2015 Práctico 03. Práctico 3. Álgebra de Boole. Método de Karnaugh. Circuitos lógicos combinatorios.
Práctico 3 Álgebra de Boole. Método de Karnaugh. Circuitos lógicos combinatorios. Objetivo Conocer y entrenarse en las técnicas para la construcción de circuitos combinatorios de mediano porte. Conocer
Más detallesDiseño de circuitos combinacionales
Diseño de circuitos combinacionales Mario Medina C. mariomedina@udec.cl Diseño de circuitos combinacionales Métodos de minimización vistos permiten obtener funciones de dos niveles Tópicos en diseño de
Más detalles3.2. LA PUERTA o COMPUERTA AND
1 Compuertas Lógicas Básicas La puerta lógica es el bloque de construcción básico de los sistemas digitales. Las puertas lógicas operan con números binarios. Por tanto, las puertas lógicas se denominan
Más detallesUNIVERSIDAD TECNICA FEDERICO SANTA MARIA DEPARTAMENTO DE ELECTRONICA ELO311 Estructuras de Computadores
. Unidad Aritmética... Determinación de ecuaciones lógicas para las condiciones o flags. Se pueden obtener las ecuaciones de un sumador de ancho n, mediante inducción matemática. Analizaremos un sumador
Más detallesTema 1: Circuitos Combinacionales
Tema : Circuitos Combinacionales Contenidos. Introducción. Aritmética. Álgebra de Boole Señales Sistemas. Introducción Entrada Ecitación Sistema Salida Respuesta Un sistema es un conjunto de partes o elementos
Más detallesElectrónica Digital. Ing. Javier Soto Vargas Ph.D. ECI TDDA(M) - Javier Soto 1
Electrónica Digital Ing. Javier Soto Vargas Ph.D. javier.soto@escuelaing.edu.co ECI TDDA(M) - Javier Soto 1 Sistema Digital Manejo de elementos discretos de información. Elementos discretos: Señales eléctricas.
Más detallesPROBLEMAS TECNOLOGÍA INDUSTRIAL II. CONTROL DIGITAL
PROBLEMAS TECNOLOGÍA INDUSTRIAL II. CONTROL DIGITAL 1. 2. 3. 4. 5. 6. a) Convierta el número (5B3) 16 al sistema decimal b) Convierta el número (3EA) 16 al sistema binario c) Convierta el número (235)
Más detalles5-Mapas de Karnaugh. 5: Karnaugh 1
5-Mapas de Karnaugh 5.1 Representación y mapas de diferentes dimensiones. 5.2 Generalizaciones sobre mapas de Karnaugh. 5.3 Ejemplos de uso de mapas de Karnaugh. 5: Karnaugh 1 Representación Los mapas
Más detallesELO211: Sistemas Digitales. Tomás Arredondo Vidal 1er Semestre 2009
ELO211: Sistemas Digitales Tomás rredondo Vidal 1er Semestre 2009 Este material está basado en: textos y material de apoyo: ontemporary Logic Design 1 st / 2 nd edition. Gaetano orriello and Randy Katz.
Más detalles9-Sistemas Secuenciales
9-Sistemas Secuenciales 9. Máquinas de Estados Finitos 9.2 Mealy y Moore 9.3 Implementación en Verilog 9: Secuenciales Abstracción Dividir circuito en lógica combinacional y estado (state) Localizar los
Más detalles13-Bloques Básicos Secuenciales
3-Bloques Básicos Secuenciales 3. Bloques básicos 3.2 Ejemplos de diseños 3: Bloques Básicos Bloques Básicos Secuenciales Bloques básicos secuenciales Contadores Registros de desplazamiento (o corrimiento)
Más detalles3-Formas Canónicas. 3: Canónicas 1
3-Formas Canónicas 3.1 Expresiones canónicas: mintérminos y maxtérminos 3.2 Expansión a las formas canónicas 3.3 Síntesis de las formas canónicas 3.4 Diseño lógico y simplificación 3: Canónicas 1 Expresiones
Más detallesAlgebra de Boole. » a + a = 1» a a = 0
Algebra de Boole Dos elementos: 0 y 1 Tres operaciones básicas: producto ( ) suma ( + ) y negación ( ` ) Propiedades. Siendo a, b, c números booleanos, se cumple: Conmutativa de la suma: a + b = b + a
Más detallesDEPARTAMENTO ACADEMICO ELECTROCIDAD Y ELETRONICA
UNIVERSIDAD NACIONAL SAN LUIS GONZAGA DE ICA FACULTAD DE INGENIERÍA MECÁNICA Y ELÉCTRICA ESCUELA ACADÉMICO PROFESIONAL DE INGENIERÍA ELECTRÓNICA DEPARTAMENTO ACADEMICO ELECTROCIDAD Y ELETRONICA TEMA: CIRCUITOS
Más detallesSuma de productos Producto de sumas. Fundamentos de los Computadores Grado en Ingeniería Informática
2. Simplificación de funciones booleanas: as Método de Karnaugh aug Suma de productos Producto de sumas Fundamentos de los Computadores Grado en Ingeniería Informática Introducción Los circuitos digitales
Más detallesTabla 5.2 Compuertas básicas A B A B A B
Compuertas lógicas Un bloque lógico es una representación simbólica gráfica de una o más variables de entrada a un operador lógico, para obtener una señal determinada o resultado. Los símbolos varían de
Más detallesCircuitos electrónicos digitales
Circuitos electrónicos digitales Universidad de Sevilla Tema 6 Unidades aritméticas y lógicas Índice Introducción Aritmética binaria Circuitos sumadores básicos Sumador de n bits Sumador/Restador Unidad
Más detallesRepaso Lenguaje C Área de Servicios Programación (Ing. Elect. y Prof. Tec.), Programación I (TUG y TUR) y Electrónica programable (TUE)
Repaso Lenguaje C OBJETOS Variables Constantes Variable: objeto del ambiente cuyo contenido puede cambiar. Constante: objeto cuyo contenido no puede cambiar. Variables: - un nombre que la identifica. Deben
Más detallesCircuitos combinacionales. Funciones integradas
Circuitos combinacionales. Funciones integradas Salvador Marcos González salvador.marcos@uah.es Funciones integradas Introducción La introducción en el diseño de sistemas digitales de circuitos MSI (media
Más detalles1ª evaluación: 1: INTRODUCCIÓN A LOS SISTEMAS DIGITALES SISTEMAS DE NUMERACIÓN BINARIO OCTAL Y HEXADECIMAL CAMBIOS DE BASE
Electrónica digital Página 1 1ª evaluación: 1: 2: 3: 4: INTRODUCCIÓN A LOS SISTEMAS DIGITALES SISTEMAS DE NUMERACIÓN BINARIO OCTAL Y HEXADECIMAL CAMBIOS DE BASE ALGEBRA DE BOOLE POSTULADOS Y TEOREMAS PUERTAS
Más detallesTEMA 1. Sistemas Combinacionales.
TEMA. Sistemas Combinacionales.. Introducción a los sistemas digitales. Familias lógicas (2-20) 2. Definición de circuito combinacional (2-25) 3. Funciones combinacionales. Simplificación e implementación
Más detallesÁlgebra de Boole. Diseño Lógico
Álgebra de Boole. Diseño Lógico Fundamentos de Computadores Escuela Politécnica Superior. UAM Alguna de las trasparencias utilizadas son traducción de las facilitadas con el libro Digital Design & Computer
Más detallesCircuitos Electrónicos Digitales
Circuitos Electrónicos Digitales Universidad de Sevilla Tema IV Circuitos Combinacionales Tema IV Circuitos Combinacionales Indice 1. Representación binaria: - Representación posicional de magnitudes -
Más detallesCertamen 2 Sistemas Digitales 01/2003 Nombre Solución Rol
Certamen Sistemas igitales /3 Nombre Solución Rol. Implementar un sumador binario de dos bits. AB forman un numero binario de dos bits y C forma el otro número binario de dos bits. La salida es un número
Más detallesIntegrantes del equipo: Revisión Teórica
Universidad Tecnológica de la Mixteca Ingeniería en Electrónica CIRCUITOS LÓGICOS Práctica 5: Aplicación del modelo Top-DOWN en el diseño de un Sumador-Restador de 4 bits Integrantes del equipo: Objetivo:
Más detallesUniversidad Autónoma de Baja California
Universidad Autónoma de Baja California Facultad de Ingeniería, Arquitectura y Diseño Práctica de laboratorio Programa educativo Plan de estudio Clave asignatura Nombre de la asignatura Bioingeniería 2009-2
Más detalles5.3. Álgebras de Boole y de conmutación. Funciones lógicas
5.3. Álgebras de Boole y de conmutación. Funciones lógicas 5.3.1. Algebra de conmutación o algebra booleana 5.3.1.1. Axiomas [ Wakerly 4.1.1 pág. 195] 5.3.1.2. Teoremas de una sola variable [ Wakerly 4.1.2
Más detallesTEMA 5.2 FUNCIONES LÓGICAS TEMA 5 SISTEMAS DIGITALES FUNDAMENTOS DE ELECTRÓNICA
TEMA 5.2 FUNCIONES LÓGICAS TEMA 5 SISTEMAS DIGITALES FUNDAMENTOS DE ELECTRÓNICA 17 de febrero de 2015 TEMA 5.2 FUNCIONES LÓGICAS Puertas lógicas Simplificación de funciones lógicas 2 TEMA 5.2 FUNCIONES
Más detallesMapas de Karnaugh para 4 variables
REPÚBLICA BOLIVARIANA DE VENEZUELA UNIVERSIDAD NACIONAL EXPERIMENTAL DEL TÁCHIRA DEPARTAMENTO DE MATEMÁTICA Y FÍSICA Mapas de Karnaugh para 4 variables San Cristóbal, enero de 2009 Índice Página Introducción.......................................................
Más detallesUnidad 3: Circuitos digitales.
A-1 Appendix A - Digital Logic Unidad 3: Circuitos digitales. Diapositivas traducidas del libro Principles of Computer Architecture Miles Murdocca and Vincent Heuring Appendix A: Digital Logic A-2 Appendix
Más detallesConceptos previos. Revisión de Sistemas Lógicos Formatos Numéricos. Dpto. Ingeniería Electrónica y Comunicaciones
Conceptos previos Revisión de Sistemas Lógicos Formatos Numéricos Revisión de Sistemas Lógicos Álgebra de Boole Base matemática de la Electrónica Digital Consta de dos elementos: 0 lógico y 1 lógico Tecnología
Más detallesElementos de Diseño de Sistemas Digitales
Elementos de Diseño de Sistemas Digitales Elías Todorovich G. Bioul, M. Tosini Arquitectura I - Curso 2011 UNICEN Algebra de Boole Un álgebra de Boole es una estructura algebraica con los siguientes elementos:
Más detallesOperaciones Booleanas y Compuertas Básicas
Álgebra de Boole El álgebra booleana es la teoría matemática que se aplica en la lógica combinatoria. Las variables booleanas son símbolos utilizados para representar magnitudes lógicas y pueden tener
Más detallesCIRCUITOS ELECTRÓNICOS DIGITALES BOLETÍN DE PROBLEMAS 4
CIRCUITOS ELECTRÓNICOS DIGITALES GRADO EN INGENIERÍA INFORMÁTICA TECNOLOGÍAS INFORMÁTICAS BOLETÍN DE PROBLEMAS 4 1.- Indique cuántos bits son necesarios, como mínimo, para representar cada uno de los siguientes
Más detallesOperación de circuitos lógicos combinatorios.
Operación de circuitos lógicos combinatorios. 1.1 Analiza circuitos lógicos combinatorios, empleando sistemas y códigos numéricos. A. Identificación de las características de la electrónica digital. Orígenes
Más detallesCircuitos Lógicos Combinatorios. Ing. Jorge Manrique 2004 Sistemas Digitales 1
Circuitos Lógicos Combinatorios Ing. Jorge Manrique 2004 Sistemas Digitales 1 Circuitos Combinatorios Un circuito combinatorio es un arreglo de compuertas lógicas con un conjunto de entradas y salidas.
Más detallesArquitectura de Computadoras
Arquitectura de Computadoras (Cód. 556) Cuatrimestre 206 Dra. Dana K. Urribarri DCIC - UNS Dana K. Urribarri AC 206 2 Criterios de costo La complejidad del circuito está directamente relacionada con la
Más detallesUNIVERSIDAD NACIONAL AUTÓNOMA DE MÉXICO FACULTAD DE INGENIERÍA PROGRAMA DE ESTUDIO
UNIVERSIDAD NACIONAL AUTÓNOMA DE MÉXICO FACULTAD DE INGENIERÍA PROGRAMA DE ESTUDIO DISEÑO DE SISTEMAS DIGITALES 1551 5 o 11 Asignatura Clave Semestre Créditos Ingeniería Eléctrica Ingeniería en Computación
Más detallesCircuitos Electrónicos Digitales E.T.S.I. Telecomunicación Universidad Politécnica de Madrid. Circuitos combinacionales
Circuitos Electrónicos Digitales E.T.S.I. Telecomunicación Universidad Politécnica de Madrid Circuitos combinacionales Puertas lógicas simples y complejas. Multiplexores. Elementos varios: codificadores
Más detallesPROBLEMAS DE ESTRUCTURA Y TECNOLOGIA DE COMPUTADORES I
1) Convertir los siguientes números a sus correspondientes representaciones en las bases 2,, 5 y 16: a) 465 10 b) 24 8 c) 4287 10 2) Pasar los siguientes números binarios a base octal y hexadecimal: a)
Más detallesSUMADORES Y COMPARADORES
Universidad Nacional de Quilmes Diplomatura en Ciencia y Tecnología Circuito semisumador de un bit. TÉCNICAS DIGITALES Los circuitos sumadores entregan 2 datos: suma (S) y acarreo (A), y, este circuito
Más detallesBloque 3 Guía para la realización de las prácticas
Bloque 3 Guía para la realización de las prácticas 61 62 PRÁCTICA 0: El entorno Pspice Objetivo: El objetivo de la presente práctica es la familiarización del alumno con el entorno de simulación que se
Más detalles0. Repaso Electrónica Digital
0. Repaso Electrónica Digital 3.1. Funciones lógicas básicas 3.2. Lógica y transistores 3.3. Minimización de funciones booleanas 3.4. Circuitos Combinacionales 3.5. Circuitos secuenciales Funciones lógicas
Más detallesOrganización de Computadoras
Organización de Computadoras SEMANA 1 UNIVERSIDAD NACIONAL DE QUILMES Qué vimos? Sistema Binario Interpretación Representación Aritmética Sistema Hexadecimal Hoy! Lógica proposicional Compuertas lógicas:
Más detallesÁlgebra Booleana y Simplificación Lógica
Álgebra Booleana y Simplificación Lógica M. en C. Erika Vilches Parte 2 Simplificación utilizando Álgebra Booleana Simplificar la expresión AB + A(B + C) + B(B + C) 1. Aplicar la ley distributiva al segundo
Más detallesTRABAJO PRÁCTICO Nº 3. Expresiones booleanas, tablas de verdad y compuertas lógicas
Sistemas Digitales TRABAJO PRÁCTICO Nº 3 Expresiones booleanas, tablas de verdad y compuertas lógicas Ejercicio Nº 1: Dadas las siguientes funciones: F ( A, B, C, D) C.( D A) AC..( B D 1 ) F2 ( A, B, C,
Más detallesSIMPLIFICACION DE CIRCUITOS LOGICOS: DIAGRAMAS
SIMPLIFICACION DE CIRCUITOS LOGICOS: DIAGRAMAS Considerarla expresión booleana (AB +A B+ AB = y) Un diagrama lógico de esta expresión aparece en la Figura 5.1a. Observar que deben utilizarse seis puertas
Más detalles8-Síntesis Multinivel
8-Síntesis Multinivel 8.1 Lógica de dos niveles con NOR y NN 8.2 Lógica multinivel 8.3 ompuertas N, OR, INVERT (OI) 8.4 Introducción a síntesis multinivel 8: Multinivel 1 Lógica de dos niveles con NOR
Más detallesSubsistemas aritméticos y lógicos. Tema 10
Subsistemas aritméticos y lógicos Tema 10 Qué sabrás al final del capítulo? Diseño de Sumadores Binarios Semisumadores Sumador completo Sumador con acarreo serie Sumador / Restador Sumador BCD Diseño de
Más detallesArquitecaura de Computadoras Tema 1 - Introducción a la Arquitectura de Computadoras
1121025 Arquitecaura de Computadoras - Introducción a la Arquitectura de Computadoras Eduardo Rodríguez Martínez Departamento de Electrónica División de Ciencias Básicas e Ingeniería Universidad Autónoma
Más detallesCircuitos Electrónicos Digitales. Tema II Parte II. Álgebra de Conmutación
Circuitos Electrónicos Digitales Tema II Parte II Álgebra de Conmutación Índice 1.Álgebra de Conmutación 2.Funciones combinacionales 3.Formas normalizadas Álgebra de Conmutación Álgebra de Conmutación
Más detallesHOJA DE PROBLEMAS 6: MÓDULOS COMBINACIONALES BÁSICOS
f Universidad Rey Juan Carlos Grado en Ingeniería de Computadores Tecnología de Computadores HOJA DE PROBLEMAS 6: MÓDULOS COMBINACIONALES BÁSICOS. Dado el módulo combinacional de la figura se pide dibujar
Más detallesTRABAJO PRÁCTICO Nº 3. Expresiones booleanas, tablas de verdad y compuertas lógicas
Sistemas Digitales TRABAJO PRÁCTICO Nº 3 Expresiones booleanas, tablas de verdad y compuertas lógicas Ejercicio Nº 1: Dadas las siguientes funciones: F ( A, B, C, D) = C.( D + A) + A. C.( B + D 1 ) F 2
Más detallesELO211: Sistemas Digitales. Tomás Arredondo Vidal 1er Semestre 2009
ELO211: Sistemas Digitales Tomás Arredondo Vidal 1er Semestre 29 Este material está basado en: textos y material de apoyo: Contemporary Logic Design 1 st / 2 nd edition. Gaetano Borriello and Randy Katz.
Más detallesCircuitos Electrónicos Digitales E.T.S.I. Telecomunicación Universidad Politécnica de Madrid
Circuitos Electrónicos Digitales E.T.S.I. Telecomunicación Universidad Politécnica de Madrid Álgebra de conmutación y simplificación de funciones lógicas Álgebra Booleana. Análisis de circuitos combinacionales.
Más detallesOrganización del Computador 1 Lógica Digital 1: álgebra de Boole y
Introducción Circuitos Bloques Organización del Computador 1 Lógica Digital 1: álgebra de Boole y compuertas Departamento de Computación Facultad de Ciencias Exactas y Naturales Universidad de Buenos Aires
Más detallesCodificación de la información y álgebra de conmutación EDIG
Codificación de la información y álgebra de conmutación Analógico vs. digital Analógico: Las señales varían de forma continua en un rango dado de tensiones, corrientes, etc. Digital: Las señales varían
Más detallesOrganización del Computador 1 Lógica Digital 1: álgebra de Boole y
Introducción Circuitos Bloques Organización del Computador 1 Lógica Digital 1: álgebra de Boole y compuertas Departamento de Computación Facultad de Ciencias Exactas y Naturales Universidad de Buenos Aires
Más detallesTipos de datos y Operadores Básicos
Módulo I: Conceptos Básicos Tema 1. Qué es un ordenador? Tema 2. Cómo se representan los datos en un ordenador? Tema 3. Qué es un lenguaje de programación? Tema 4. Cómo se hace un programa informático?
Más detallesElectrónica Digital: Sistemas Numéricos y Algebra de Boole
Electrónica Digital: Sistemas Numéricos y Algebra de Boole Profesor: Ing. Andrés Felipe Suárez Sánchez Grupo de Investigación en Percepción y Sistemas Inteligentes. Email: andres.suarez@correounivalle.edu.co
Más detallesplicación de los circuitos SUMADOR DIBITAL S C
plicación de los circuitos ógicos A B SUMADOR DIBITAL S C Aplicaciones de los circuitos lógicos Algunas aplicaciones elementales como los circuitos aritméticos digitales y los codificadores y decodificadores,
Más detallesSISTEMAS DIGITALES CONTROL 1 (31/3/2014) APELLIDOS DNI: Firma NOMBRE MODELO DE EXAMEN A
APELLIDOS DNI: Firma NOMBRE MODELO DE EXAMEN A PROBLEMA 1A (3 puntos) La siguiente entidad y arquitectura corresponden a un circuito combinacional. LIBRARY ieee; USE ieee.std_logic_1164.all; ENTITY examen_marzo_14
Más detalles2. CONTROL DE CIRCUITOS ELECTRÓNICOS COLEGIO MALVAR DPTO. CCNN Y TECNOLOGÍA 3º ESO
2. CONTROL DE CIRCUITO ELECTRÓNICO COLEGIO MALVAR DPTO. CCNN Y TECNOLOGÍA 3º EO INTRODUCCIÓN Las agujas de un reloj, que giran representando el avance del tiempo, lo hacen en forma aná- loga (análogo =
Más detallesABEL Para Síntesis. Dr. Juan C. Herrera Lozada
ABEL Para Síntesis Dr. Juan C. Herrera Lozada jlozada@ipn.mx Caso de Estudio 1: Diseño Combinacional ABEL permite la descripción de circuitos mediante tablas de verdad, ecuaciones y diagramas de estado.
Más detallesCircuitos Digitales Avanzados
Circuitos Digitales Avanzados M.C. Jorge E. Ibarra Esquer jorgeeie@uabc.mx Contenido Circuitos secuenciales con dispositivos MSI Redes iterativas Circuitos para operaciones aritméticas Dispositivos programables
Más detallesCIRCUITOS ELECTRÓNICOS DIGITALES ESCUELA POLITÉCNICA SUPERIOR UNIVERSIDAD AUTÓNOMA DE MADRID
CIRCUITOS ELECTRÓNICOS DIGITALES ESCUELA POLITÉCNICA SUPERIOR UNIVERSIDAD AUTÓNOMA DE MADRID Guía de problemas: Aritmética de Computadores Parte 1: Operaciones básicas con lápiz y papel Problema 1: a)
Más detalles5.1. Introducción a los sistemas digitales
5.. Introducción a los sistemas digitales 5... Sistemas digitales [ Wakerly.2 pág. 3] 5..2. Puertas y señales lógicas [ Wakerly.3 pág. 6] 5..3. Representación de la lógica digital [ Wakerly. pág. 9] 5..4.
Más detallesEIE SISTEMAS DIGITALES Tema 5: Análisis de la lógica combinacional. Nombre del curso: Sistemas Digitales Nombre del docente: Héctor Vargas
EIE 446 - SISTEMS DIGITLES Tema 5: nálisis de la lógica combinacional Nombre del curso: Sistemas Digitales Nombre del docente: Héctor Vargas OJETIVOS DE L UNIDD nalizar los circuitos lógicos combinacionales
Más detallesELO211: Sistemas Digitales. Tomás Arredondo Vidal 1er Semestre 2008
ELO211: Sistemas Digitales Tomás rredondo Vidal 1er Semestre 2008 Este material está basado en: textos y material de apoyo: ontemporary Logic Design 1 st / 2 nd edition. Gaetano orriello and Randy Katz.
Más detallesGUIA DE CIRCUITOS LOGICOS COMBINATORIOS
GUIA DE CIRCUITOS LOGICOS COMBINATORIOS 1. Defina Sistema Numérico. 2. Escriba la Ecuación General de un Sistema Numérico. 3. Explique Por qué se utilizan distintas numeraciones en la Electrónica Digital?
Más detallesM. C. Felipe Santiago Espinosa
Circuitos lógicos de Mediana Escala de Integración (MSI) M. C. Felipe Santiago Espinosa Cubículo 9 Instituto de Electrónica y Mecatrónica fsantiag@mixteco.utm.mx Abril 28 Contenido En esta presentación
Más detallesProblema Nº 1.a2.- Obtenga las siguientes conversiones numéricas. Problema Nº 1.a3.- Obtenga las siguientes conversiones numéricas. 9E36.
Universidad Simón Bolivar EC173 Circuitos Digitales Trimestre: Septiembre_DIC_ 5 PROBLEMARIO Nº 1.- 1.a.- Problemas sistemas númericos Problema Nº 1.a1.- 0. =?. =? ( c) 67.4 =? d 15 C.3 =? Problema Nº
Más detallesArquitectura de Computadores. Resumen para Certamen 2 Por Franco Zuccar
Arquitectura de Computadores Resumen para Certamen 2 Por Franco Zuccar Componentes básicos Compuertas logicas (AND, OR, NOT, XOR, NAND y NOR) Flip-Flop s (SR, JK, D y T) Los circuitos combinacionales se
Más detallesELECTRÓNICA DIGITAL. Ejercicios propuestos Tema 3
ELECTRÓNICA DIGITAL Ejercicios propuestos Tema Ejercicio. Convertir a binario natural, los siguientes números expresados en formato decimal. Puedes predecir a priori los bits que necesitarás para la representación
Más detallesSOLUCIÓN TIPO TEST 1 Y 2 (CORRECTA 0,5 PUNTOS, ERRÓNEA, -0,25 PUNTOS) TIPO TEST 3 Y 4 (CORRECTA 1,0 PUNTO, ERRÓNEA, -0,5 PUNTOS)
TECNOLOGÍA DE COMPUTADORES / SISTEMAS DIGITALES EXAMEN FINAL. 16 JUNIO 2003 SOLUCIÓN TIPO TEST 1 Y 2 (CORRECTA 0,5 PUNTOS, ERRÓNEA, -0,25 PUNTOS) TIPO TEST 3 Y 4 (CORRECTA 1,0 PUNTO, ERRÓNEA, -0,5 PUNTOS)
Más detallesPráctica 4. Sistemas Digitales. Objetivos particulares
Práctica 4 Sistemas Digitales Objetivos particulares Durante el desarrollo de esta práctica, el estudiante aplicará un método para obtener las diferentes representaciones de los sistemas digitales binarios,
Más detallesÁlgebra Booleana. Suma Booleana. El término suma es 1 si al menos uno de sus literales son 1. El término suma es 0 solamente si cada literal es 0.
Álgebra Booleana El álgebra de Boole son las matemáticas de los sistemas digitales. En el nivel de lógica digital de una computadora, lo que comúnmente se llama hardware y que está formado por los componentes
Más detallesÍNDICE CAPÍTULO 1. CÓDIGOS DE NUMERACIÓN CAPÍTULO 2. ÁLGEBRA DE CONMUTACIÓN Y FUNCIONES LÓGICAS... 37
ÍNDICE LISTA DE FIGURAS... 7 LISTA DE TABLAS... 11 CAPÍTULO 1. CÓDIGOS DE NUMERACIÓN... 13 1.1. REPRESENTACIÓN DE LA INFORMACIÓN... 15 1.2. SISTEMAS DE NUMERACIÓN BINARIO NATURAL Y HEXADECIMAL... 18 1.3.
Más detallesd)la primera función con un mux de 2 entradas de control, tomando como variables de control las dos más significativas
HOJAS DE PROBLEMAS CORRESPONDIENTE A LOS TEMAS 3 Y 4 PROBLEMA Partiendo de la suma de productos canónica implementar un sistema combinacional de tres entradas y dos salidas de manera que una salida se
Más detallesRepresentación de la información
Laboratorio de Introducción a las Ciencias de la Computación Página 1 UNIERSIDAD CATÓLICA DE SANTA MARÍA PROGRAMA PROESIONAL DE INGENIERÍA DE SISTEMAS SESIÓN 2: Representación de la información OBJETIOS
Más detalles