16/10/ Características en conmutación. El Modelo Digital del Transistor MOS

Transcripción

1 Tema 4 El Modelo Digital del Trasistor MOS Cómo oder maejar diseños de gra comlejidad co modelos secillos y recisos Coteidos del tema 1. Itroducció. El modelo del trasistor MOS 1. Modelo Resistivo. Modelo Caacitivo 3. Retraso itríseco de u trasistor MOS 3. Tiemos de trasició y roagació de u circuito MOS 1. Márge de ruido 4. El iversor CMOS 1. Característica DC. Puto de comutació Coteidos (cot 4. Características e comutació 5. Oscilador co iversores 6. Disiació de otecia 7. Drivers distribuidos 8. Carga de coductores largos 9. Redes comlejas 1

2 1. Itroducció os diseños de circuitos itegrados digitales tiee ua dimesió muy elevada. os simuladores basados e ecuacioes de comortamieto del trasistor uede describir erfectamete el comortamieto de u circuito. Peeeero: Requiere mucha carga e la CPU or cada trasistor Geera mucha iformació iecesaria No so rácticos Es ecesario cambiar el uto de vista y costruir uevos modelos del trasistor MOS que icluya la iformació realmete útil a iformació de utilidad es: 1. Iformació fucioal: as fucioes que se costruye el circuito sea las mismas que las eseradas o deseadas. Iformació temoral: Retrasos y roagacioes de las señales 3. Simlicidad: a iformació ecesaria ara el estudio del circuito sea míima.. El Modelo Digital del MOS El trasistor MOS es u disositivo de cuatro termiales Puerta, Sustrato, Dreador y Fuete. Es u disositivo simétrico e D y S U camo eléctrico vertical cotrola la corriete trasversal

3 Dos tios: MOS-, o de caal, dode los ortadores so electroes MOS-, o de caal, dode los ortadores so hueco. os electroes tiee mayor movilidad que los huecos oltaje umbral Si alicamos ua tesió etre uerta (G y sustrato (B o circula corriete, ero se establece u camo eléctrico que iduce cargas e la etrefase óxido semicoductor Si aumetamos este voltaje or ecima de ua catidad umbral t se iduce cargas e la etrefase, formado u caal de coducció Este voltaje, e rimera aroximació, es rácticamete costate. U aálisis más detallado revela deedecias co la tesió fuete-sustrato t t Ecuacioes de fucioamieto del MOS E la mayoría de los casos SB =0, es decir, está ambos coectados a tierra. Al establecer ua tesió dreadorfuete DS circula ua itesidad. El caal se deforma. 3

4 Ecuacioes de fucioamieto del MOS Si DS aumeta, el caal uede agotarse, quedado imosibilitado ara trasortar más corriete El disositivo etra e saturació Regioes de fucioamieto Zoa lieal (óhmica Zoa saturació Regioes de fucioamieto Si SB =0 Corte: GS < t or tato I D =0 ieal: GS > t y DS < ( GS - t I D = C ox / [( GS - t DS -1/ DS ] Saturació: GS > t y DS > ( GS - t I D = C ox / 1/( GS - t Dode: C ox es la caacidad de uerta or uidad de área es la movilidad de los electroes e el silicio es el acho del disositivo (acho de la regió de dreador o fuete es la logitud del caal 4

5 Correcioes al modelo Modelo ara caal largo. a uerta es la resosable de la roducció de carga de la etrefase E modelos de caal muy corto hay ua ifluecia de la olarizació DB y SB Meor GS se ecesita ara crear el caal. El efecto se deomia Drai iduced barrier lowerig (DIB a t dismiuye, ero la I D aumeta Modelo de caal ultracorto Si el valor de DS ermaece costate I D aumetaría hasta la velocidad de saturació. El valor de la itesidad se modifica ligeramete: I D =C ox ( GS - t v sat 5

6 .1 Efecto Resistivo El modelo simle se deduce del llamado efecto resistivo. E el istate t=0 se oe GS = Comieza a circular itesidad I D, descargado el codesador A descarga se hace a través del trasistor MOS, que se ecuetra e saturació a diámica de la descarga o es relevate Aroximamos la curva de descarga mediate ua recta, de B al orige Su ediete es ua resistecia DS = e t=0 - C = e t=0 - t=0 + t=0 - Iterrutor cerrado si GS> / Iterrutor abierto si GS< / alor de la resistecia: E saturació la I D a ediete es Sustituyedo: I D = R = R = I D C C ox ox ( ( GS T T R = C ( ox T Source SG R Drai Iterrutor cerrado si SG> / Iterrutor abierto si SG< / Para el trasistor : R = C ox ( T R = R R = R 6

7 . Efecto Caacitivo U modelo detallado distigue e el trasistor MOSFET hasta 7 caacidades de diferete aturaleza a caacidad domiate es la del caal Esta caacidad o es uiforme a lo largo del mismo G C GS = C GCS + C GSO C GD = C GCD + C GDO C GS C GD S D C SB = C Sdiff C SB B C GB C DB C GB = C GCB CDB = C Ddiff Simlificamos: Sólo se cosidera la caacidad de uerta C OX =C OX Se distribuye al 50% como C GD y C GS, de valor C OX / Trasformació de Miller Si o/i=-1 C i =C ox /+C ox 7

8 .3 Costates de tiemo itrísecas Defiimos: τ = R C τ = R C ox Nos idica el retraso e la resuesta del trasistor Ejemlos: Ua tecología de m y =5: R R ox 5 = = 1KΩ cm af (5 0,83 s m 5 = = 36KΩ cm af (5 0,9 s m as costates: af τ = R Cox = 1KΩ 800 = 38s m af τ = R Cox = 36KΩ 800 = 114 s m 8

9 3. Tiemos de trasició y de roagació Caracteriza el comortamieto de u circuito o arte de él. EN lógica CMOS atedemos a los tiemos e que las señales se afecta or la acció de los circuitos y NO a los iveles de tesió Trasició: afecta a los cambios ->H ó H-> Proagació: afecta a las resuestas, se mide al 50% del las tesioes bajas y altas 3.1 Márgees de ruido Para que dos circuitos digitales se etieda : O < I OH > IH OH IH I O I O O Defiimos, ues, márgees de I y IH se calcula haciedo ruido: do NM = I - = 1 O di NM H = OH - IH I 9

10 Mosfets e serie So trasistores MOS coectados ara trasmitir señal, como uerta de aso. t El trasistor deja asar el valor bajo GND El máximo valor alto trasmitido es - T El trasistor deja asar el valor alto (figura a El míimo valor bajo trasmitido es T (figura b Puerta de trasmisió 10

11 e e 4. El iversor CMOS 1. Pareja de trasistores de eriquecimieto caal- y caal. Fucioa e comutació 3. a itesidad que circula es la misma 4. a tesió oscila etre los extremos de los itervalos 5. El cosumo estático es cero i SG GS I M D M1 GND I D I D GS = i SG = i DS = SD = 4.1 Característica estática Para M1: Corte i T ieal i T Saturació i T Para M: Corte i ieal i + Saturació i + T T T - T M1-Corte M-Corte i T - T ota : la codició dezoa lieal e el MOS P es : SD SG T Aálisis del zoa de saturació I I D M1 y M está e saturació Es la zoa de coducció D C = = C ox ox ( ( i i T T - T M1-Corte M-Corte i T - T 11

12 C 4. Puto de comutació Es ua simlificació del cálculo de los márgees de ruido Se defie como el uto de corte de la curva característica co la recta de 45º Se obtiee igualado las itesidades e saturació. ( i T ( i T ox = Cox ( = ( i T i T M1-Corte M-Corte = SP = i 1+ + ( T T - T i T SP - T El uto de comutació os roorcioa ua codició de diseño. Relacioa / y / co los márgees de ruido. El uto ideal es aquel e que SP= /. Esto se obtiee de la ecuació aterior: 3 si = 1 3 SP Tambié es iteresate el tamaño míimo, dode / =/ E este caso: T 3 + T SP < / 1+ 3 Sigifica que odremos cotrolar los márgees de ruido co codicioes de diseño: = 1 3 = 1 < 3 SP - T i T - T 1

13 Oeració El trasistor está e coducció cuado i = GND, y el está cortado. Durate u trasitorio coduce ara cargar ua carga caacitiva C El trasistor está e coducció cuado i =, y el está cortado. Durate u trasitorio coduce ara descargar ua carga caacitiva C No obstate tiee ua caacidad itríseca que tambié ha de cosiderarse. Característica e comutació Sustituyedo los trasistores or los modelos simlificados se obtiee el circuito de la figura. Si i = GND S =OFF y S =ON Si i = S =ON y S =OFF C i i C i R S S R C C El retardo itríseco se debe a caacidades iteras t = R ( C + C t = R C + C H H ( R R C i i S C C i i S C C i S R C C i S R C 13

14 Para añador el efecto de ua caacidad extera t = R ( C + C + C t = R C + C + C H H ( R R C i i S C C i i S C C i S R C C C i S R C C 5. Oscilador co iversores Ua alicació imediata es la imlemetació de u oscilador Sea iversores e aillo, co imar El circuito comuta esotáeamete a ua frecuecia: 1 f = ( t H + t H Se utiliza como mecaismo de medida de la temeratura itera de u circuito 6. Disiació de otecia de u circuito CMOS Potecia estática Idealmete vale cero Corriete de fugas Corrietes subumbrales Corrietes de sustrato Potecia diámica Disiació or comutació CMOS (10 a 15% Disiació or carga y descarga de caacidades de uerta y otras 14

15 Carga/descarga de caacidades Cada semiciclo se carga y se descarga la caacidad C Q = C ΔQ I = = C Δt T PC = I = C f Si sumamos todas las uertas del circuito, N y u factor de comutació α: PC = N α C f Cosumo or comutació os tiemos de comutació o so cero. as señales tarda e comutar t sc. a otecia disiada e comutació es, aroximadamete: P com = I ico t sc / E u eriodo comleto: P com = I ico t sc Esi multilicamosor Nyα α tedremos la estimació total 7. Drivers distribuidos Si N es elevado t ( H = R C + N Ci t = R ( C + N C i H 15

16 t = R ( C + C + R ( C + N / C + t + t H H i i i Hiv t = R ( C + C + R ( C + N / C + t + t Hiv i Hiv Hiv 8. Carga de coductores largos Cuado los coductores de coexió etre uertas so de l,ogitud areciable, su R y C ha de ser cosideradas. R y C o so de arámetros cocetrados r c Emíricamete: t + t = ( R + R ( C + c l + C r c l + r l C H H 16

17 10. Redes comlejas Cota de Elmore El retardo de ua carga vista desde u odo t = RiC C = ij ij C k R R 4 C 4 Camio de1a Caacidades vistas desde i R 1 C R 3 R 5 C 1 C 3 C 5 t ( + R C 4 = R1 C1 + C + C3 + C4 + C5 + R3 ( C3 + C4 + C