Perspectiva de Alto Nivel del Funcionamiento y de las interconexiones del computador

Transcripción

1 Perspectiva de Alt Nivel del Funcinamient y de las intercnexines del cmputadr Capítul 3 Fecha de presentación Debems pder cntestar las preguntas, Qué aspects de diseñ sn ls que permite que ls cmpnentes del cmputadr pueda realizar sus funcines básicas. Pdems describir ls cncepts que permiten manejar y cntrlar la gestines de prprcina las estructuras arriba señaladas.

2 Cmpnentes del Cmputadr Actuales. Su diseñ se basa en el diseñ de cread pr Jhn vn Neumann, en el Institut de Estudis Avanzads de Pricetn (Institute fr Advances Studies Pricetn) cncid cm IAS. Ls Tres cncepts Básics: Ls dats y las instruccines se almacenan en una sla memria de lectura-escritura. Ls cntenids de esta memria se direccinan indicand su psición, sin cnsiderar el tip de dat cntenid en la misma. La ejecución se prduce siguiend una secuencia de instrucción tras instrucción (a n ser que dicha secuencia se mdifique explícitamente). Dats Códigs de instrucción Dats Secuencia de Resultads funcines lógicas y aritméticas Prgramación Hardware Secuencia de funcines lógicas y aritméticas Señales de cntrl Resultads Secuencia de funcines lógicas y aritméticas Prgramación Sftware

3 Cóm se suministran las Señales de Cntrl? El prgrama se realmente una secuencia de pass. Para cada pas, se requiere un nuev cnjunt de señales de cntrl. Se ascia un códig específic a cada psible cnjunt de señales de cntrl. Se añade al hardware de us general una parte encargada de generar las señales de cntrl a partir del códig. En vez de tener que recnfigurar el hardware para cada prgrama, se necesita es prprcinar una nueva secuencia de códigs, una instrucción, y una parte del hardware interpreta cada instrucción y genera las señales de cntrl. Elements necesaris: Un Intérprete de instruccines y Un módul de us general para las funcines aritméticas y lógicas. PC IR CPU Unidad de ejecución MAR MBR E/S AR E/S BR Mdul de E/S. Registrs Bus del Sistema. Instrucción Instrucción. Dats Dats. PC= Ctrl. de prg. IR= Reg. de inst. MAR= Reg. dir. mem. MBR=Reg. buff. mem. E/S AR= Reg. dir. E/S E/S BR= Reg. buff. E/S n-2 n-1

4 Funcinamient del cmputadr El prcesadr se encarga de ejecutar las instruccines especificadas en el prgrama. La frma más simple cnsta de ds etapas: El prcesadr lee (capta) la instrucción de memria. Ejecuta. Est cnsiste en la repetición del prces de captación y ejecución de instrucción. El Prcesamient que requiere una instrucción se denmina cicl de instrucción. Cicl de ejecución se para sl si: La máquina se Descnecta. Se prduce algún tip de Errr Irrecuperable Ejecuta una instrucción del prgrama que Detiene al cmputadr. Cicl de captación Cicl de ejecución Cicl de captación Cicl de ejecución

5 Ls Cicls de Captación y Ejecución. 0 0 Inici de Cicl de instrucción. El CPU capta una instrucción de Memria, utiliza el reg. PC (Prgram Cunter) para seguir la pista de las instrucción que Cdp debe captarse a cntinuación e incrementa PC (prx dir. mem.) La instrucción captada se almacena en el reg. de CPU llamad IR ( códig binari que especifica la acción que debe realizarla CPU. La CPU interpreta y lleva a cab la acción requerida.) Cuatr Tips de Etapas que puede realizar: Prcesadr Memria: Debe transferir dats desde CPU a MEM viceversa. Prcesadr E/S: Debe transferir dats a desde Medi extern y Dirección Frmat de instrucción Magnitud Frmat de enters CPU. Prcedimient de Dats: Realiza peracines aritmética lógica cn ls dats. Cntrl: Especifica la cual será la siguiente acción

6 Estads del Cicl de Instrucción. Captación de instrucción Captación de perand Almacenamient de perand Varis perands Varis resultads Calcul de la dir. de instrucción Decdificación de la peración de la instrucción Cálcul de la dir. de perand Operación cn dats Cálcul de la dir. de perand Instrucción cmpletada captar siguiente instrucción Cadena vectr de dats Nta: Alguns estads pueden n darse y trs pueden visitarse más de una vez.

7 Estads del Cicl de Instrucción. Cálcul de la dirección de la instrucción (IAC): Determina la dirección de la siguiente instrucción a ejecutar, sumand un númer fij a la dirección de la instrucción previa, dependiend del tamañ de la instrucción (dir. de la instrucción) y el tamañ de la palabra de la memria. Captación de instrucción (if): La CPU lee la instrucción desde su psición en memria. Decdificación de la peración indicada en la instrucción (IOD): Analiza la instrucción para determinar e tip de peración a realizar y el (ls) perand(s) a utilizar. Cálcul de la dirección del perand (OAC): Si la instrucción implica una referencia a un perand en memria dispnible mediante E/S, determina la dirección del perand. Captación de perand (OF): Capta el perand desde memria se lee desde el dispsitiv de E/S. Operación cn ls dats (DO):

8 Cicl de Instrucción Operación cn ls dats DO, data peratin Alamacenamient de perand OS, perand stre

9 Interrupcines Prgrama Temprización E/S Fall de hardware Generadas pr alguna cndición que se prduce cm resultad de la ejecución de una instrucción. Generadas pr un temprizadr intern al prcesadr, OS. Generadas pr un cntrladr de E/S, indicand la finalización sin prblema avisand cierta cndicines de errr. Generadas pr un fall tal cm la falta de ptencia de alimentación un errr de paridad en la memria.

10 Las Interrupcines y el cicl de instrucción Permite al prcesadr realizar tras instr. mientras una peración E/S está en curs. Mientras el disp. Extern está cupad acept. dats de mem. este prces es cncurrente cn la ejec. de instr. de usuari Las llamadas al Prg. E/S están cnstituidas sl pr el cód. de preparación y la rden de E/S Cuand el disp. ext. Pasa a estar preparad para actuar, envía una señal de petición de interrupción

11 Funcinamiet de las E/S Puede intercambiar dats directamente cn el prcesadr. El prcesadr puede iniciar una lectura escritura en memria, especificand la dirección de un apsición de ella. El prcesadr puede leer escribir dats de ( en) un módul de E/S determinad. En alguns casines se permiten intercambis de E/S directamente a memria, cediend el prcesadr la autridad para leer de escribir en memria a un módul de E/S est recibe el nmbre de Acces direct a memria DMA (Direct Memry Access). Prg. de usuari Gestr de interrupción X Gestr de interrupción Y

12 Estructura de Intercnexión El cnjunt de líneas que cnectan ls diverss móduls se denmina estructura de intercnexión. Su diseñ dependerá de ls intercambis que deban prducirse entre ls móduls. Ls tips de intercambis que se necesita indicand las frmas de las entradas y las salidas pr móduls: Memria: cnstituid pr N palabras de la misma lngitud, a esta se le asigna una única dirección numérica (0,1,, n-1); se puede leer de escribirse a la memria utilizand las señales de cntrl Read (leer) y Write (escribir) y la psición de memria se especifica mediante una dirección. Módul de E/S: es similar a la memria, hay ds tips de peracines, leer y escribir, y puede cntrlar más de un dispsitiv extern. A ls cuales ns referims a ells cm puerts (prt), asignadles direccines (0,1,,M-1) accedidas a través de Señales de Interrupción. Leer Escribir Dirección Dats Leer Escribir Dirección Dats inter. Dats exter. Instruccines Dats Señales de interrup. MEM N Palabras 0. N-1 Módul de E/S M Puerts CPU Dats Dats inter. Dats exter. Señales de interrup. Dirección Señales de cntrl Dats

13 Estructura de Intercnexión Prcesadr: el prcesadr lee instruccines y dats, escribe dats una vez ls ha prcesad, y utiliza señales para cntralar el funcinamient del sistema. Así también puede recibir señales de interrupción. Tips de Transferencias: Memria a prcesadr: el prcesadr lee una instrucción un dat desde la memria. Prcesadr a memria: el prcesadr escribe un dat en la memria. E/S a prcesadr: el prcesadr lee dats de un dispsitiv de E/S a través de un módul de E/S. Prcesadr a E/S: el prcesadr envía dats al dispsitiv de E/S. Memria a E/S y viceversa: para ambs cass, un módul de E/S puede intercambiar dats directamente cn la memria, sin que tengan que pasar a través del prcesadr, utilizand el acces direct a memria (DMA).

14 Intercnexión cn Buses Es un camin de cmunicación entre ds más dispsitivs y se caracteriza pr ser un medi de transmisión cmpartid, cnectad a varis dispsitivs; cualquier señal transmitida pr un de ess dispsitivs está dispnible para que ls trs dispsitivs cnectads al bus puedan acceder a ella. N se permite la transmisión simultaneas de ds dispsitivs, est puede causar un slapamient distrsión de la señal. El bus esta cnstituid pr varis camins de cmunicación, líneas. Cada una capaz de transmitir señales binarias, en un interval de tiemp; se puede transmitir una secuencia de dígits binaris a través de una única línea. Se pueden utilizar varias líneas de bus para transmitir dígits binaris simultáneamente (en paralel). Existen varis tips de buses que prprcinan cmunicación entre sus cmpnentes a distints niveles dentr de la jerarquía del sistema. El bus que cnecta ls cmpnentes principales del cmputadr se denmina bus del sistema (system bus)

15 ESTRUCTURA DEL BUS CPU E/S MEMORIA Bus E/S MEMORIA