Módulos secuenciales básicos
|
|
|
- Gabriel Sáez Aguirre
- hace 6 años
- Vistas:
Transcripción
1 Tema 7: Módulos secueciales básicos Fudametos de computadores José Mauel Medías Cuadros pto. Arquitectura de Computadores y Automática Uiversidad Complutese de Madrid
2 versió 2/9/4 Módulos secueciales básicos 2 Registro. Registro de desplazamieto. Cotadores. Baco de registros. RAM (Radom Access Memory). Rutas de datos y cotroladores. Trasparecias basadas e los libros: R. Hermida, F. Sáchez y E. del Corral. Fudametos de computadores.. Gajsky. Pricipios de diseño digital.
3 versió 2/9/4 x x q etrada de datos de bits salida de datos de bits etrada de carga paralela k REG k etrada de iicializació asícroa etrada de reloj Módulos secueciales básicos q Registro de bits si la etrada vale, almacea la etrada, si o, coserva el valor almaceado si (t) = q(t+ t) = si (t) = q(t+) = q(t) x(t) si (t)= si (t)= 3
4 Módulos secueciales básicos versió 2/9/4 4 k q 3 x 3 q 2 x 2 x q Implemetació directa Registro de 4 bits q x
5 Módulos secueciales básicos versió 2/9/4 5 x 8 k REG 8 q k x FF 8A 7 23 z XX 8A 7 23
6 versió 2/9/4 Módulos secueciales básicos 6 srsi k x SHIFT REG q Registro de desplazamieto de bits si (t) = q(t+ t) = si (t) = q(t+) = 2 slsi op x q srsi slsi op k etrada paralela de datos de bits salida de datos de bits etrada serie de datos para desplazamieto a la derecha etrada serie de datos para desplazamieto a la izquierda etrada de selecció de operació etrada de iicializació asícroa etrada de reloj q(t) si op(t)=() si cambio (srsi, q (t)... q (t)) si op(t)=() desplaza a la derecha (q 2 (t)... q (t), slsi) si op(t)=() desplaza a la izquierda x(t) si op(t)=() carga paralela
7 versió 2/9/4 srsi esplazamieto a la derecha k q - q -2 q Módulos secueciales básicos slsi k esplazamieto a la izquierda 7 q - q q
8 versió 2/9/4 x 3 x 2 x x srsi op slsi Módulos secueciales básicos 8 k q 3 q 2 q q Implemetació directa Registro de desplazamieto de 4 bits
9 versió 2/9/4 Aplicacioes al diseño:. Covertir datos serie e datos paralelo y viceversa. 2. Implemetar recoocedores de patroes. Recoocedor del patró = "" como máquia de Moore Recoocedor del patró = "" como máquia de Mealy Módulos secueciales básicos 2 x k x k 9 z z
10 versió 2/9/4 Cotador ascedete módulo 2 q ce salida de datos de bits etrada de capacitació de cueta k CONT ASC ce tc salida de fi de cueta etrada de iicializació asícroa k etrada de reloj Módulos secueciales básicos tc q si (t) = tc(t+ t) = si (t) = tc(t+ t) = si (t) = q(t+ t) = si q(t)=2 y ce(t)= e caso cotrario si (t) = q(t+) = [q(t)+] mod 2 q(t) si ce(t)= e caso cotrario
11 Módulos secueciales básicos versió 2/9/4 + tc ce array biestables k q c o HA q i c i c o d i q i d i d i = q i c i c o = q i c i c i
12 Módulos secueciales básicos versió 2/9/4 2 k tc HA HA HA HA ce q 3 q 2 q q Implemetació directa Cotador ascedete módulo 6
13 versió 2/9/4 Cotador descedete módulo 2 q ce salida de datos de bits etrada de capacitació de cueta k CONT ESC ce tc salida de fi de cueta etrada de iicializació asícroa k etrada de reloj Módulos secueciales básicos tc q si (t) = tc(t+ t) = si (t) = tc(t+ t) = si (t) = q(t+ t) = si q(t)= y ce(t)= e caso cotrario 3 si (t) = q(t+) = [q(t) ] mod 2 q(t) si ce(t)= e caso cotrario
14 Módulos secueciales básicos versió 2/9/4 4 tc - array biestables q ce k
15 Módulos secueciales básicos versió 2/9/4 5 tc - array biestables q ce k c o HS q i c i c o d i q i d i d i = q i c i c o = q i c i c i
16 Módulos secueciales básicos versió 2/9/4 6 k tc HS HS HS HS ce q 3 q 2 q q Implemetació directa Cotador descedete módulo 6
17 versió 2/9/4 k Cotador ascedete/descedete módulo 2 CONT ASC/ES op ce q op ce tc k salida de datos de bits etrada de selecció de operació etrada de capacitació de cueta salida de fi de cueta etrada de iicializació asícroa etrada de reloj Módulos secueciales básicos tc q si (t) = tc(t+ t) = si (t) = tc(t+ t) = si (t) = q(t+ t) = si ( q(t)=2 y op(t)= y ce(t)= ) ó( q(t)= y op(t)= y ce(t)= ) ecaso cotrario [q(t)+] mod 2 si op(t)= y ce(t)= 7 si (t) = q(t+) = [q(t) ] mod 2 q(t) si op(t)= y ce(t)= e otro caso
18 versió 2/9/4 q i op tc +/- op ce c o HAS c i Módulos secueciales básicos 8 array biestables q k op q i c i c o d i d i d i = q i c i c o = op q i c i + op q i c i
19 versió 2/9/4 op tc HAS HAS HAS HAS ce Módulos secueciales básicos 9 k q 3 q 2 q Implemetació directa Cotador ascedete/descedete módulo 6 q
20 versió 2/9/4 k tc x CONT q ce x q ce tc k etrada de datos de bits salida de datos de bits etrada de carga paralela etrada de capacitació de cueta salida de fi de cueta etrada de iicializació asícroa etrada de reloj Módulos secueciales básicos 2 Cotador ascedete co carga paralela módulo 2 si (t) = tc(t+ t) = si q(t)=2 y (t)= y ce(t)= si (t) = tc(t+ t) = e caso cotrario si (t) = q(t+ t) = x(t) si (t)= si (t) = q(t+) = [q(t)+] mod 2 si (t)= y ce(t)= q(t) e caso cotrario
21 versió 2/9/4 tc HA x 3 HA x 2 HA x HA x ce Módulos secueciales básicos 2 k q 3 q 2 q Implemetació directa Cotador ascedete co carga paralela módulo 6 q
22 versió 2/9/4 Varios cotadores se puede compoer e serie para para comportarse como u cotador de mayor achura. x 7..4 x Módulos secueciales básicos 22 k tc tc CONT ce tc Implemetació serie Cotador ascedete co carga paralela módulo 256 CONT 4 4 q 7..4 q 3.. ce ce
23 versió 2/9/4 Aplicacioes al diseño:. Geerar secuecias (secueciador). 2. Geerar patroes. Módulos secueciales básicos 23 k x 3 x 2 x x CONT q 3 q 2 q q ce 2 z 3 z 2 z z Cotador ascedete BC tc ce k Geerador del patró "" CONT ASC ce q q z
24 versió 2/9/4 Aplicacioes al diseño: 3. ividir frecuecias. 4. Medir tiempo (temporizador). (um. cios) = tiempo / t k tiempo f k s 9 s ( 9 s) / (2 s/cio) = 5.. cios Módulos secueciales básicos 24 f CLK = 2 MHz CONT ASC q 3 q 2 q q 3 MHz 4 25 MHz 2,5 MHz ce 5 MHz f CLK = 5 MHz (t CLK = 2 s) e CONT q ce = s s
25 versió 2/9/4 Baco de 2 k registros de bits wa ra di k k k REG FILE we Módulos secueciales básicos do di do wa ra we etrada de datos de bits salida de datos de bits etrada de direcció de escritura de k bits etrada de direcció de lectura de k bits etrada de capacitació de escritura k etrada de reloj 25
26 versió 2/9/4 Módulos secueciales básicos 26 wa we E wa REG Implemetació directa Registro de 4 registros de bits 2 3 di REG REG 2 REG 3 k ra ra 2 3 do
27 versió 2/9/4 Módulos secueciales básicos a k CE RAM WE OE RAM 2 k (2 k palabras de bits) d d a CE OE WE etrada/salida de datos de bits etrada de direcció de k bits etrada de capacitació etrada de capacitació de lectura etrada de capacitació de escritura memoria volátil de capaz de almacear 2 k palabras de bits cada ua 27
28 versió 2/9/4 SRAM (Static RAM) Cada bit se almacea e u latch. No requiere refresco. RAM (yamic RAM) Cada bit se almacea e u codesador. I cea elemetal de SRAM G O Módulos secueciales básicos Requiere refresco. SRAM (Sychroous yamic RAM) Cada bit se almacea e u codesador. Requiere refresco. El iterfaz de lectura/escritura es sícroo. W S 28
29 Módulos secueciales básicos versió 2/9/4 29 a a OE CE WE RAM I O W S I O W S I O W S I O W S I O W S I O W S I O W S I O W S d 3 d 2 I O W S I O W S I O W S I O W S d I O W S I O W S I O W S I O W S d
30 versió 2/9/4 Varias RAM se puede compoer para comportarse como ua RAM de mayor achura de palabra. Módulos secueciales básicos 3 ce we oe a k k k RAM RAM... m 2 k 2 k Implemetació multimódulo RAM 2 k ( m) usado m RAM 2 k... m RAM 2 k
31 versió 2/9/4 Varias RAM se puede compoer para comportarse como ua RAM de mayor profudidad. a m-...k m-k Implemetació multimódulo RAM 2 m usado 2 m k RAM 2 k 2 m k... Módulos secueciales básicos 3 we oe k k k RAM RAM 2 a... m-k k-.. 2 k 2 k bus CE CE CE RAM 2 k
32 versió 2/9/4 Módulos secueciales básicos 32 Cuado u sistema secuecial realiza u algoritmo complejo o es viable especificarlo mediate u diagrama de estados. iseño algorítmico: implemeta u algoritmo e hardware. o Ruta de datos: realiza las operacioes y almacea resultados parciales. Etrada de datos Etrada de cotrol o Cotrolador: secuecia la realizació de las operacioes segú lo idicado por el algoritmo. Señales de estado Ruta de datos Cotrolador Señales de cotrol Salida de datos Salida de cotrol módulos aritméticos lógica discreta registros cotadores... máquia de estados
33 Especificació de alto ivel: iterfaz versió 2/9/4 A B carga operados vuelca resultado k rst Multiplicador iicio fi k A 6 B 5 Módulos secueciales básicos 33 + R a 2 a a R XXXXXXXX E b 2 b b (a 2 a a ) b (a 2 a a ) b iicio fi + (a 2 a a ) b 2 r 5 r 4 r 3 r 2 r r. Especificació de alto ivel Algoritmo para operados de 3 bits
34 Especificació de alto ivel: algoritmo versió 2/9/4 Módulos secueciales básicos begi. A := Ai; 2. B := Bi; 3. R := ; for C:= to 2 do begi 4. if B = the R := R+A; 5. A := A << ; 6. B := B >> ; ed for; 7. Rout := R; ed; CR 5 R 4 R 3 R 2 R R A 5 A 4 A 3 A 2 A A B 2 B B Especificació del algoritmo
35 versió 2/9/4 Módulos secueciales básicos SHT REG A 32 etecció del fi del bue A 32 lsh + REG R B 32 SHT REG B 32 CONT ASC 3 5 = rsh B 3 ce begi. A := Ai; 2. B := Bi; 3. R := ; for C:= to 3 do begi 4. if B = the R := R+A; 5. A := A << ; 6. B := B >> ; ed for; 7. Rout := R; ed; Algoritmo para operados de 32 bits 5 C C= 35 R 3. iseño de la ruta de datos
36 versió 2/9/4 32 A 32 Señales de cotrol B 32 SHT REG B rsh B rshb 32 B 3 SHT REG A lsh A lsha Módulos secueciales básicos + REG R CONT ASC 3 5 = ce cec selr R 36 R 4. Idetificació de las señales de cotrol
37 versió 2/9/4 32 A 32 Señales de estado B 32 SHT REG B rsh B rshb 32 B 3 B SHT REG A lsh A lsha Módulos secueciales básicos + REG R CONT ASC 3 5 = ce cec Cz selr R 37 R 5. Idetificació de las señales de estado
38 versió 2/9/4 k rst Estructura del sistema completo 32 A 32 B 32 SHT REG B rsh B rshb iicio 32 B 3 B Módulos secueciales básicos SHF REG A + lsh REG R CONT ASC 3 5 = ce RUTA E ATOS A lsha cec Cz selr R CONTROLAOR 38 R fi
39 Formalismo ASM (Algorithmic State Maquie) versió 2/9/4 Para facilitar la expresió del algoritmo como ua FSM usaremos u diagrama ASM como formalismo itermedio. Módulos secueciales básicos 39 U diagrama ASM es u grupo de bloques itercoectados. o Cada bloque se correspode co u estado de la FSM e idica las accioes que se realiza e paralelo e dicho estado. Todo bloque (recuadro azul) esta formado por: o caja de estado (rectagular): que idica las trasferecias etre registros que se realiza icodicioalmete e el estado. o.. cajas de selecció (romboidales): idica las codicioes bajo las cuales se que se determia el estado siguiete del sistema o se realiza ciertas trasferecias etre registros. o.. cajas codicioales (ovaladas): idica las trasferecias etre registros que se realiza codicioalmete e u estado.
40 Algoritmo e ASM versió 2/9/4 Módulos secueciales básicos 4 S2 RA RA << RB RB >> RC RC + fi S RA Ai RB Bi fi iicio RR fi B fi (Cz,B) X S S4 RR RA + RR RA RA << RB RB >> RC RC + fi S3 begi. A := Ai; 2. B := Bi; 3. R := ; for C:= to 3 do begi 4. if B = the R := R+A; 5. A := A << ; 6. B := B >> ; ed for; 7. Rout := R; ed; 6. Reformulació del algoritmo como ua secuecia de trasferecias etre registros
41 Algoritmo e ASM versió 2/9/4 S RA Ai RB Bi fi iicio S RA Ai; RB Bi; fi ; si (iicio=) ir a S; si (iicio=) ir a S; S RR ; fi ; si (B=) ir a S2; si (B=) ir a S3; Módulos secueciales básicos 4 S2 RA RA << RB RB >> RC RC + fi RR fi B fi (Cz,B) X S S4 RR RA + RR RA RA << RB RB >> RC RC + fi S3 S2 RA RA << ; RB RB >> ; RC RC + ; fi ; ir a S4; S3 RR RA + RR; RA RA << ; RB RB >> ; RC RC + ; fi ; ir a S4; S4 fi ; si (Cz=) ir a S; si (Cz= y B=) ir a S2; si (Cz= y B=) ir a S3; tiempo de cálculo: = 66 cios
42 Algoritmo como ua FSM versió 2/9/4 Módulos secueciales básicos 42 S2 (,X,X) (X,X,) (X,X,X) (X,,) etradas del cotrolador: S S (,X,X) (X,X,X) Estado iicial (X,X,) S3 estado iicio Cz B estado' S X X S S X X S S X X S2 S X X S3 S2 X X X S4 S3 X X X S4 S4 X S2 S4 X S3 S4 X X S S4 estado B rshb A lsha cec selr R fi (X,,) S (X,,X) S S2 S3 S4 (iicio, Cz, B) Fució de trasició de estados Fució de salida 7. Especificació del cotrolador como FSM
43 versió 2/9/4 32 A 32 ROM + registro de estado B 32 SHT REG B rsh iicio S RA Ai; RB Bi; fi ; si (iicio=) ir a S; si (iicio=) ir a S; SHT REG A lsh 32 B 3 S RR ; fi ; si (B=) ir a S2; si (B=) ir a S3; Módulos secueciales básicos 43 REG R R + CONT ASC ce 5 = fi 3 REG 3 d... d a 5... a ROM S2 RA RA << ; RB RB >> ; RC RC + ; fi ; ir a S4; S3 RR RA + RR; RA RA << ; RB RB >> ; RC RC + ; fi ; ir a S4; S4 fi ; si (Cz=) ir a S; si (Cz= y B=) ir a S2; si (Cz= y B=) ir a S3; 8. iseño del cotrolador
44 Geeració del coteido de la ROM versió 2/9/4 Módulos secueciales básicos 44 q 2 q q iicio Cz B q 2 ' q ' q ' B rshb A lsha cec selr R fi a 5 a 4 a 3 a 2 a a IR. d d 9 d 8 d 7 d 6 d 5 d 4 d 3 d 2 d d direcció ROM estado iicio Cz B estado' S X X S S X X S S X X S2 S X X S3 S2 X X X S4 S3 X X X S4 S4 X S2 S4 X S3 S4 X X S estado B rshb A lsha cec selr R fi S S S2 S3 S4 8. iseño del cotrolador
45 tiempo de cálculo: = 8 cios versió 2/9/4 k A S RA Ai; RB Bi; fi ; si (iicio=) ir a S; si (iicio=) ir a S; Módulos secueciales básicos B iicio estado RA RB RC R S S S3 S4 S2 S4 S3 S4 S XXXXXX S RR ; fi ; si (B=) ir a S2; si (B=) ir a S3; S2 RA RA << ; RB RB >> ; RC RC + ; fi ; ir a S4; S3 RR RA + RR; RA RA << ; RB RB >> ; RC RC + ; fi ; ir a S4; S4 fi ; si (Cz=) ir a S; si (Cz= y B=) ir a S2; si (Cz= y B=) ir a S3; 45 fi
46 Otro posible cotrolador: ROM + cotador versió 2/9/4 (,X,X) S (,X,X) Estado iicial etradas del cotrolador: (iicio, Cz, B) iicio B Cz (X,X,) S (X,X,) S2 (X,X,X) (X,X,X) S3 q 2 q q ce CONT e 2 e e (X,,) S4 (X,,) a 5 a 4 a 3 a 2 a a Módulos secueciales básicos 46 (X,,X) q iicio Cz B e ce S X X S X X S X X S X X S3 S2 X X X S4 S3 X X X S4 X S2 S4 X S3 S4 X X S B rshb A lsha cec selr r d 2 d d d 9 d 8 d 7 d 6 d 5 d 4 d 3 d 2 d fi d ROM 3
47 Cálculo del coste y tiempo de cio versió 2/9/4 + FA FA área: = 887 m 2 retardo: 226 = 44 ps SHT REG sh área: = 55.3 m 2 retardo CLK : 67 = 67 ps retardo i : 25 = 25 ps Módulos secueciales básicos 47 REG área:.5 = 77.2 m 2 retardo: 223 = 223 ps área: = 43.3 m 2 retardo CLK : 67 = 67 ps retardo i : 223 = 223 ps CONT ASC ce 5 tc área: = 24.6 m 2 retardo CLK : 67 = 67 ps retardo i : 5 4 = 57 ps = área: 5,67 m 2 retardo: 26 ps HA ROM 5 5 HA área: 97 m 2 retardo: 573 ps
48 versió 2/9/4 Módulos secueciales básicos SHT REG A lsh A 32 REG R R Cálculo del tiempo de cio B SHT REG B rsh 32 B CONT ASC ce 26 5 = iicio 67 fi 3 REG d... d a 5... a ROM 573 tiempo de cálculo: s (66 cios 577 ps/cio) trasferecia RA Ai RB Bi fi X RR RA RA << RB RB >> RR RA + RR RC RC + cálculo de estado máximo retardo 99 ps 99 ps 74 ps 86 ps 99 ps 99 ps 577ps 35 ps 89 ps 577ps 577 s
49 versió 2/9/4 Módulos secueciales básicos 3539 SHT REG A A lsh REG R B SHT REG B Cálculo del coste rsh B 3 CONT ASC ce 6 5 = iicio 3 3 REG 3 97 d... d a 5... a ROM área: 233 m 2 tiempo de cálculo: s (66 cios 577 ps/cio) trasferecia RA Ai RB Bi fi X RR RA RA << RB RB >> RR RA + RR RC RC + cálculo de estado máximo retardo 99 ps 99 ps 74 ps 86 ps 99 ps 99 ps 577ps 35 ps 963 ps 577ps 49 R fi 577 s
50 versió 2/9/4 Módulos secueciales básicos 5 k rst A B Máximo comú divisor A 3 A 2 A A B 3 B 2 B B R 3 R 2 R R R iicio fi begi. A := Ai; 2. B := Bi; 3. R := ; if (A<> ad B<>) the begi while (A<>B) do if A>B the 4. A := A B; else 5. B := B A; 6. R := A; ed if; 7. Rout := R; ed; algoritmo de Euides
51 A B versió 2/9/4 Módulos secueciales básicos 5 REG A REG R R A<> y B<> A? B - REG B 2 begi. A := Ai; 2. B := Bi; 3. R := ; if (A<> ad B<>) the begi while (A<>B) do if A>B the 4. A := A B; else 5. B := B A; 6. R := A; ed if; 7. Rout := R; ed; z A=B A>B A<B
52 Módulos secueciales básicos versió 2/9/4 52 A B REG A A<> y B<> REG B A? B 2 REG R - R sela selb A B seli se selr R
53 A B versió 2/9/4 sela selb Módulos secueciales básicos REG A REG R A<> y B<> A? B - REG B 2 A B z cmp seli se selr R 53 R
54 A B iicio versió 2/9/4 RUTA E ATOS sela selb Módulos secueciales básicos REG A REG R A<> y B<> A? B - REG B 2 A B z cmp seli se selr R CONTROLAOR 54 R fi
55 versió 2/9/4 Módulos secueciales básicos RA RA-RB RA Ai RB Bi fi iicio RR fi z fi cmp S S S2 RB RB-RA begi. A := Ai; 2. B := Bi; 3. R := ; if (A<> ad B<>) the begi while (A<>B) do if A>B the 4. A := A B; else 5. B := B A; 6. R := A; ed if; 7. Rout := R; ed; 55 RR RA S3
56 versió 2/9/4 RA Ai RB Bi fi iicio S S RA Ai; RB Bi; RR ; fi ; si (iicio=) ir a S; si (iicio=) ir a S; S fi ; si (z=) ir a S; si (z=) ir a S2; Módulos secueciales básicos RA RA-RB RR fi z fi cmp S S2 RB RB-RA S2 fi ; si (cmp=) ir a S3; si (cmp=) RA RA-RB, ir a S2; si (cmp=) RB RB-RA, ir a S2; S3 RR RA; ir a S; 56 RR RA S3
57 versió 2/9/4 Módulos secueciales básicos 57 (,X,X) (,X,X) (X,X,) (X,X,) etradas del cotrolador: S S S2 S3 Estado iicial (X,,X) (X,,X) (X,X,) (X,X,X) (iicio, z, cmp) estado iicio z cmp cmp estado' S X X X S S X X X S S X X X S S X X X S2 S2 X X S S2 X X S2 S2 X X S2 S3 X X X X S estado cmp cmp sela selb A B seli se selr R fi S X X S X X S2 S2 S2 S2 S3 X X compatibles compatibles
58 versió 2/9/4 Módulos secueciales básicos 58 (,X,X) (,X,X) (X,X,) (X,X,) etradas del cotrolador: S S S2 S3 Estado iicial (X,,X) (X,,X) (X,X,) (X,X,X) (iicio, z, cmp) estado iicio z cmp cmp estado' S X X X S S X X X S S X X X S S X X X S2 S2 X X S S2 X X S2 S2 X X S2 S3 X X X X S estado cmp cmp selb sela selr A seli se B R fi S X X S X X S2 S2 S2 S2 S3 X X
59 A B iicio versió 2/9/4 REG A A<> y B<> REG B sela selb A B z 3 REG Módulos secueciales básicos REG R A? B - 2 cmp seli se selr R 2 d 6... d a 5... a ROM 7 59 R fi
60 versió 2/9/4 k A B iicio estado S S S2 S3 S S RA Ai; RB Bi; fi ; si (iicio=) ir a S; si (iicio=) ir a S; S RR ; fi ; si (z=) ir a S; si (z=) ir a S2; Módulos secueciales básicos 6 RA RB cmp R XXXX fi S2 fi ; si (cmp=) ir a S3; si (cmp=) RA RA-RB, ir a S2; si (cmp=) RB RB-RA, ir a S2; S3 RR RA; ir a S;
61 versió 2/9/4 Licecia CC (Creative Commos) o Ofrece alguos derechos a terceras persoas bajo ciertas codicioes. Este documeto tiee establecidas las siguietes: Recoocimieto (Attributio): E cualquier explotació de la obra autorizada por la licecia hará falta recoocer la autoría. Módulos secueciales básicos 6 No comercial (No commercial): La explotació de la obra queda limitada a usos o comerciales. Compartir igual (Share alike): La explotació autorizada iuye la creació de obras derivadas siempre que matega la misma licecia al ser divulgadas. Más iformació: c sa/4./
Módulos combinacionales básicos
Tema 4: Fudametos de computadores José Mauel Medías Cuadros Dpto. Arquitectura de Computadores y Automática Uiversidad Complutese de Madrid versió 2/9/4 2 Decodificador. Multiplexor. Bus. Codificador.
Módulos combinacionales básicos
Tema 4: Fudametos de computadores José Mauel Medías Cuadros Dpto. rquitectura de Computadores y utomática Uiversidad Complutese de Madrid versió 2/9/4 2 Decodificador. Multiplexor. Bus. Codificador. ROM
Prof: Zulay Franco 1
Biestables 1.1 Itroducció Ua vetaja importate de los sistemas digitales sobre los aalógicos es la capacidad de almacear fácilmete grades catidades de iformació por periodos cortos o largos. Esta capacidad
U1:B CLK CLK U Fig. 1 (Diseño del circuito en PROTEUS)
A B E E A B E E Y Y Y Y 7 7 - olució: D LED-YELLOW D LED-YELLOW D U:A U:B U:A U:B D LED-YELLOW D D D D LED-YELLOW CL CL CL CL 77 77 77 77 U 7 U 7 Fig (Diseño del circuito e POTEU E el circuito diseñado
DISEÑO DE UN MULTIPLICADOR POR MEDIO DE ÁRBOL DE WALLACE
PRÁCTICA I DISEÑO DE UN MULTIPLICADOR POR MEDIO DE ÁRBOL DE WALLACE OBJETIVO Ua vez vistos los fudametos de la segmetació de operadores, se pasa a aplicarlos a u operador real. El objetivo de esta práctica
Convertir a base binaria los siguientes números: ( ) 2 ( ) 2 (235.3) 10 (100) 10 (26.5) 10. Analizar los siguientes circuitos. x y.
Departameto de Igeiería Electróica de Sistemas Iformáticos y Automática 1 Problema 1. Covertir a base decimal los siguietes úmeros: (1000110) 2 (1000110) 2 (1110110) 2 Problema 2. Covertir a base biaria
Simulación de Sistemas Lineales Utilizando Labview
14 Simulació de Sistemas Lieales Utilizado Labview Bruo Vargas Tamai Facultad de Igeiería electróica Eléctrica, Uiversidad Nacioal Mayor de Sa Marcos, Lima, Perú RESUMEN: Mostramos la maera e que se puede
TRANSFORMADA RAPIDA DE FOURIER (FFT)
Capítulo 6 TRASORADA RAPIDA DE OURIER (T) Los temas a tratar e el presete capítulo so: 6. Algoritmo T 6. T Iversa. 6.3 Implemetació Televisió Digital 6- La implemetació de la ec. (4.5) ivolucra u úmero
Tema 3. La Unidad Aritmético- Lógica
Euciados de problemas Tema 3. La Uidad Aritmético- Lógica Arquitectura de Computadores I Curso 2009-2010 Tema 3: Hoja: 2 / 16 Tema 3: Hoja: 3 / 16 Base teórica Al diseñar u computador, uo de los putos
CAPÍTULO 1 COMPUTADORA DIGITAL. Modelo De Von Neumann
CAPÍTULO 1 COMPUTADORA DIGITAL Ua computadora digital es ua combiació de dispositivos y circuitos electróicos orgaizados de tal forma, que puede realizar ua secuecia programada de operacioes co u míimo
Problema - Junio 2ª semana:
Problema - Junio 2ª semana: El siguiente algoritmo describe una determinada operación de un sistema digital. A) (2 puntos) Diseñar la Unidad de Procesamiento que permita realizar este algoritmo utilizando
Tema 3. La Unidad Aritmético-Lógica
Tema 3. La Uidad Aritmético-Lógica Arquitectura de Computadores I I. T. Iformática de Sistemas Curso 2009-200 La Uidad Aritmético-Lógica Ídice Trasparecia: 2 / 53 Estructura e implemetació de la ALU Circuitos
EJERCICIOS RESUELTOS SOBRE SISTEMAS DE 1er y 2do ORDEN
EJERCICIOS RESUELTOS SOBRE SISTEMAS DE 1er y do ORDEN A cotiuació se resuelve tres problemas sobre sistemas de primer y segudo orde. El primer problema es sobre sistemas de primer orde co codicioes iiciales
Tema 3. La Unidad Aritmético-Lógica
Tema 3. La Uidad Aritmético-Lógica Arquitectura de Computadores I. T. Iformática de Gestió Curso 2009-2010 La Uidad Aritmético-Lógica Ídice Trasparecia: 2 / 53 Estructura e implemetació de la ALU Circuitos
Práctica 3: Convolución
Práctica 3: Covolució Apellidos, ombre Apellidos, ombre Grupo Puesto Fecha El objetivo de esta práctica es familiarizar al alumo co la suma de covolució, fudametal e el estudio de los sistemas lieales,
FUNDAMENTOS DE COMPUTADORES EJERCICIOS U5: Registros, Contadores y Máquinas de Estado
EJERCICIOS U5: Registros, Cotadores y Máquias de Estado U4.1. Cosidere u cotador de Jhoso o comutado por cola formado por cuatro FF-D (D = /Q3) siedo uo de los estados válidos Q3Q2Q1Q =. Supoga que por
SISTEMAS DIGITALES. C. Baena, J.I. Escudero, I. Gómez y M. Valencia UNIVERSIDAD DE SEVILLA DEPARTAMENTO DE TECNOLOGÍA ELECTRÓNICA
SISTEMS DIGITLES C. Baea, J.I. Escudero, I. Gómez y M. Valecia UNIVERSIDD DE SEVILL DEPRTMENTO DE TECNOLOGÍ ELECTRÓNIC Carme Baea José Igacio Escudero Isabel Gómez Mauel Valecia Sistemas Digitales Departameto
Transformada Z. Ejemplos. Ejemplos de cálculo [ ] = [ ] ( ) ( ) 1. Transformada Z. α = α α α si α. α α α
![Transformada Z. Ejemplos. Ejemplos de cálculo [ ] = [ ] ( ) ( ) 1. Transformada Z. α = α α α si α. α α α](/thumbs/56/38404012.jpg "Transformada Z. Ejemplos. Ejemplos de cálculo [ ] = [ ] ( ) ( ) 1. Transformada Z. α = α α α si α. α α α")
Trasformada Ejemplos Ejemplos de cálculo. Trasformada... Calcular la trasformada, por defiició, idicado la regió de coergecia p u [ ] h h p u cos u Solució: Para calcular la Trasformada por defiició, resulta
Representación digital de la información
Tema 1: Representación digital de la información Fundamentos de computadores José Manuel Mendías Cuadros Dpto. Arquitectura de Computadores y Automática Universidad Complutense de Madrid 2 Introducción
Implementación de sistemas secuenciales síncronos
Tema 6: Implementación de sistemas secuenciales síncronos Fundamentos de computadores José Manuel Mendías Cuadros pto. Arquitectura de Computadores y Automática Universidad Complutense de Madrid 2 Biestable
UNIVERSIDAD POLITÉCNICA DE MADRID
UNIVERSIDAD POLITÉCNICA DE MADRID DEPARTAMENTO DE ELECTRÓNICA, AUTOMÁTICA E INFORMÁTICA INDUSTRIAL Prácticas de Regulació Automática Práctica 3 Aálisis e el domiio del tiempo de sistemas físicos de primer
Arquitectura del Procesador I Clase 4: Modos de Direccionamiento
Alejadro L. Grosso. Modos de direccioamieto. UNSL. 2014 p. 1 Arquitectura del Procesador I Clase 4: Modos de Direccioamieto Prof. resposable: Alejadro L. Grosso Uiversidad Nacioal de Sa Luis Alejadro L.
(C.) (D) : Presionar la tecla de incremento : Presionar la tecla de decremento
T-200 Caracteristicas: Temporizador digital triple programable por teclado. Base de tiempo: 1- Segudos(0-9999). 2- Miutos(0-9999). 3- Horas(0-9999). 4- Segudos decimales(0.0-999.9). 5- Miutos decimales(0.0-999.9).
Álgebra I Práctica 3 - Números enteros (Parte 1)
FCEyN - UBA - Curso de Verao 016 Divisibilidad y algoritmo de divisió Álgebra I Práctica 3 - Números eteros (Parte 1 1. Decidir cuáles de las siguietes afirmacioes so verdaderas a, b, c Z i a b c a c y
Síntesis arquitectónica y de alto nivel
Síntesis arquitectónica y de alto nivel Módulo 1. Concepto y fases de la Síntesis de Alto Nivel 1 Diseño de circuitos: la complejidad Tratamiento de problemas de complejidad creciente Rápido desarrollo
TRABAJO PRÁCTICO N O 1. SÍNTESIS DE SEÑALES Y ANÁLISIS DE SISTEMAS
TRABAJO PRÁCTICO N O. SÍNTESIS DE SEÑALES Y ANÁLISIS DE SISTEMAS PARTE : SEÑALES Recomedacioes geerales: Utilice el comado stem para el graficado de las señales discretas. El uso de plot o se ajusta al
El circuito NE565 un PLL de propósito general. Su diagrama de bloques y patillado se muestra en la siguiente figura.
Práctica : PLL. Itroducció E esta práctica se utilizará el circuito NE565. Es u bucle de egache e fase moolítico co márgees de fucioamieto que llega hasta los 5 Khz. para el NE565. El PLL respode a u diagrama
1. Secuencia Impulso unitario (función Kroëneker) 1, n = n 0. (n) = = {... 0, 0, (1), 0, 0,... }
SEÑALES DE TIEMPO DISCRETO SEÑALES Y SISTEMAS DE TIEMPO DISCRETO Las señales está clasificadas de maera amplia, e señales aalógicas y señales discretas. Ua señal aalógica será deotada por a t e la cual
Álgebra I Práctica 3 - Números enteros (Parte 1)
FCEyN - UBA - 1er cuatrimestre 015 Divisibilidad y algoritmo de divisió Álgebra I Práctica 3 - Números eteros (Parte 1 1. Decidir cuáles de las siguietes afirmacioes so verdaderas a, b, c Z i a b c a c
Informática Industrial y Comunicaciones TRABAJO CURSO 2013/2014
Iformática Idustrial y Comuicacioes TRABAJO CURSO 203/204. Itroducció Realizar u programa para el cotrol de posició y velocidad de u motor DC. El programa será realizado e modo cosola, utilizado Microsoft
Titulación: Ingeniería Informática Asignatura: Fundamentos de Computadores. Bloque 3: Sistemas secuenciales Tema 9: Módulos secuenciales básicos
Titulación: Ingeniería Informática Asignatura: Fundamentos de Computadores Bloque 3: Sistemas secuenciales Tema 9: Módulos secuenciales básicos Pablo Huerta Pellitero Luis Rincón Córcoles ÍNDICE Bibliografía
TEMA 1 FUNDAMENTOS DEL DISEÑO DEL HARDWARE DIGITAL
TEMA 1 FUNDAMENTOS DEL DISEÑO DEL HARDWARE DIGITAL 1.1. Introducción 1.2. Lenguajes para la descripción de hardware 1.3. Ciclo de diseño de los circuitos digitales 1.4. Tecnologías de circuitos integrados
Arquitectura y Periféricos
Arquitectura y Periféricos Departamento de Electrónica Fundación San Valero Características fundamentales: Arquitectura RISC avanzada Harvard: 16- bit con 8- bit de datos. 77 instrucciones Desde 18 a 80
x[8] C[10] (* * Actualización de los estados. *) LD C[10] OR x[1] ANDN C[1] ST x[1] LD C[1] OR x[2] ANDN C[2] ANDN C[3] ST x[1] AND S1 ST x[2] LD
![x[8] C[10] (* * Actualización de los estados. *) LD C[10] OR x[1] ANDN C[1] ST x[1] LD C[1] OR x[2] ANDN C[2] ANDN C[3] ST x[1] AND S1 ST x[2] LD](/thumbs/85/92544641.jpg "x[8] C[10] (* * Actualización de los estados. *) LD C[10] OR x[1] ANDN C[1] ST x[1] LD C[1] OR x[2] ANDN C[2] ANDN C[3] ST x[1] AND S1 ST x[2] LD")
Técicas la Automatizació (Cód Cotroladores lógicos programables Programació e leguajes e IL Área Igeiería Sistemas y Automática DEPARTAENTO DE AUTOÁTICA 887 Alcalá Heares (adrid Tel: 9 88 9 Fax: 9 88 9
INGENIERIA DE SOFTWARE
INGENIERIA DE SOFTWARE Ídice de coteido 1. Requisitos 1.1 Requisitos Fucioales Requisitos No Fucioales 2. Casos de Uso 2.1 Caso de uso 1 - Igresar a Pealti. 2.2 Caso de uso 2 - Navegar el meú 2.3 Caso
Álgebra I Práctica 4 - Números enteros (Parte 1)
Divisibilidad y úmeros primos Álgebra I Práctica 4 - Números eteros (Parte 1) 1. Decidir cuáles de las siguietes afirmacioes so verdaderas a, b, c Z: i) a b c a c y b c, ii) 4 a 2 2 a, iii) 2 a b 2 a ó
Electrónica de Comunicaciones Tema 6 PLL
Electróica de Comuicacioes Tema 6 PLL Ejercicio ) Problema Iiciado e clase Se desea diseñar u sitetizador de frecuecia que cubra desde 98 a 200 Mhz e itervalos de 0 Hz. Para este diseño se desea que la
Temario. Fundamentos de Programación FPRG Tema 6. Estructuras de Control v Miguel A. de Miguel 03/11/16
Fudametos de Programació FPRG Tema 6. Estructuras de Cotrol v. 2.0 Miguel A. de Miguel mmiguel@dit.upm.es Temario Tema 6. Estructuras de cotrol Alterativas if y switch Repetitivas: while, do, for Rupturas
Tema 3: Operaciones aritméticas y lógicas
Tema 3: Operaciones aritméticas y lógicas S Suma-resta en base dos S Operaciones lógicas: OR, AND, XOR y NOT S Operaciones de desplazamiento S Suma-resta en los diferentes sistemas de representación de
Física II (Biólogos y Geólogos)
Física II (Biólogos y Geólogos) SERIE 3 Iterferecia 1. La luz correspode a la radiació electromagética e la bada agosta de frecuecias de alrededor de 3,84x10 14 Hz hasta aproximadamete 7,69x10 14 Hz, mietras
BOLETIN 7: Subsistemas secuenciales
BOLETIN 7: Subsistemas secuenciales Problemas básicos P. Realice el diagrama de estados de un C.S.S. que funcione como un contador módulo 4 ascendente/descendente en función de una entrada de control.
UNIDAD 9. PROBABILIDAD Matemáticas II. Ies do Barral.Curso 2017/ Experimentos aleatorios
1. Experimetos aleatorios U experimeto se llama aleatorio cuado o se puede predecir su resultado; además, si se repitiese el mismo experimeto e codicioes aálogas, los resultados puede diferir. a) El resultado
TRANSFERENCIA EN E T N RE E R EG E ISTROS 1
TRANSFERENCIA ENTRE REGISTROS 1 Sistema digital: tiene como misión trasformar un conjunto de datos de entrada X en un conjunto Y de resultados de salida. Sistema compuesto por: Conjunto de componentes
Informática Industrial y Comunicaciones TRABAJO CURSO 2016/2017
Iformática Idustrial y Comuicacioes TRABAJO CURSO 206/207. Itroducció Realizar u programa para el cotrol de posició y velocidad de u motor DC. El programa será realizado e modo cosola, utilizado Qt Creator
Computadores y Programación TRABAJO CURSO 2017/2018
Computadores y Programació TRABAJO CURSO 207/208. Itroducció Realizar u programa para el cotrol de posició y velocidad de u motor DC. El programa será realizado e modo cosola, utilizado Qt Creator bajo
Notas de Teórico. Sistemas de Numeración
Departameto de Arquitectura Istituto de Computació Uiversidad de la República Motevideo - Uruguay Sistemas de umeració Arquitectura de Computadoras (Versió 4.3b - 6) SISTEMAS DE UMERACIÓ. Itroducció E
LECTURA 3 GENERACIÓN DE SEÑALES
UNIVERSIDAD TÉCNICA FEDERICO SANTA MARÍA DEPARTAMENTO DE ELECTRÓNICA LECTURA 3 GENERACIÓN DE SEÑALES CURSO SIGLA LABORATORIO DE PROCESAMIENTO DIGITAL DE SEÑALES ELO 385 PROFESOR RODRIGO HUERTA CORTÉS AYUDANTE
Ejercicios y Talleres. puedes enviarlos a
Ejercicios y Talleres puedes eviarlos a klasesdematematicasymas@gmail.com Ig. Oscar Restrepo BIOESTADÍSTICA ESTADÍSTICA I ACTIVIDADES: 1. E qué difiere la elaboració de las gráficas de barras, los histogramas
Trabajo Práctico N 10 Recursividad
Primer Cuatrimestre 0 Trabajo Práctico N 0 Recursividad Ejercicio. Implemete e Pascal las siguietes defiicioes recursivas. a) h ( N) h( N ) h( N ), N, N 0 0 b) 0 g (, y) 0 g(, y ), 0, y 0, 0 y 0 c) f (
Problemario Electrónica Digital
Ejercicios de C.L.S.S ( Moore y Mealy), Registros y Memoria 1. Realice un circuito secuencial síncrono que tenga dos modos de operación: M=0 el circuito contara 0,1,3,2,5,4,7,6,0,1... M=1 el circuito contara
CS. de la COMPUTACION II 1 VERIFICACION DE PROGRAMAS
CS. de la COMPUTACION II 1 VERIFICACION DE PROGRAMAS Uo de los efoques para determiar si u programa es correcto es establecer ua actividad de testig. Esta cosiste e seleccioar u cojuto de datos de etrada
Otro ejemplo es la tasa de cambio del tamaño de una población (N), que puede expresarse como:
SOLUCIÓN DE ECUACIONES DIFERENCIALES Autor: Keith Gregso Traducció: José Alfredo Carrillo Salazar Muchos sistemas diámicos puede represetarse e térmios de ecuacioes difereciales. Por ejemplo, la tasa de
Diseño de la ruta de datos multiciclo. Procesador Multiciclo. Diseño de la ruta de datos multiciclo. Diseño de la ruta de datos multiciclo
lw sw mem. instrución banco reg. mu LU mem. dato mu Camino crítico mem. instrución banco reg. mu LU mem. dato setup beq mem. instrución banco reg. mu LU mu setup R mem. instrución banco reg. mu LU mu setup
Análisis de Señales y Sistemas Digitales. Concepto Algoritmo Implementación
Aálisis de Señales y Sistemas Digitales FFT Cocepto Algoritmo Implemetació 2010 FFT Trasformada Rápida de Fourier Cocepto La trasformada rápida de fourier (FFT) es u algoritmo que permite él cálculo eficiete
GUÍA DE LABORATORIO 4 MA EJO DE PERIFÉRICOS E PROCESADORES DE PU TO FIJO
UNIVERSIDAD TÉCNICA FEDERICO SANTA MARÍA Departameto de Electróica GUÍA DE LABORATORIO 4 MA EJO DE PERIFÉRICOS E PROCESADORES DE PU TO FIJO CURSO SIGLA LABORATORIO DE PROCESAMIENTO DIGITAL DE SEÑALES ELO
Ejercicios y Talleres. puedes enviarlos a
Ejercicios y Talleres puedes eviarlos a klasesdematematicasymas@gmail.com BIOESTADÍSTICA ESTADÍSTICA I ACTIVIDADES: 1. E qué difiere la elaboració de las gráficas de barras, los istogramas y los polígoos
Prueba Integral Lapso / Área de Matemática Fecha: MODELO DE RESPUESTA (Objetivos del 01 al 11)
Prueba Itegral Lapso 016-1 175-176-177 1/7 Uiversidad Nacioal Abierta Matemática I (Cód 175-176-177) Vicerrectorado Académico Cód Carrera: 16 36 80 508 51 54 610 611 61 613 Fecha: 19 11 016 MODELO DE RESPUESTA
SISTEMAS DIGITALES MÉTODOS DE DISEÑO LDD 2007-08 1. eman ta zabal zazu
SISTEMAS DIGITALES MÉTODOS DE DISEÑO LDD 2007-08 1 SISTEMAS DIGITALES MÉTODOS DE DISEÑO Revisión de la metodología de diseño de sistemas digitales síncronos. Métodos de implementación de unidades de control:
Arquitectura de Computadores
Curso 2006/07 Arquitectura de Computadores 1. Introducción 2. La CPU 3. Lenguaje Máquina 4. 5. Sistema de Entrada/Salida 6. Buses Informática Aplicada Arquitectura de Computadores 1 Características generales
2. CONCURSO DE PRIMAVERA DE MATEMÁTICAS NIVEL IV (BACHILLERATO)
Portal Fueterrebollo Cocurso Primavera Matemáticas: NIVEL IV (BACHILLERATO). CONCURSO DE PRIMAVERA DE MATEMÁTICAS NIVEL IV (BACHILLERATO) 1. Co las letras de la palabra NADIE podemos formar 10 palabras
Árboles Binarios de Búsqueda
Árboles Biarios de Búsqueda 3.6 Árboles biarios de búsqueda (ABB)! U ABB puede defiirse cuado el tipo de los elemetos posee ua relació de orde total! So árboles biarios e los que: " todos los valores de
Ultima fecha de actualización
Fórmulas usadas e el cálculo de iterés de la Cueta Ahorro a FORMULAS: 1 Fórmula Pricipal (a).- Actualmete la CMAC PIURA SAC usa la fórmula (a) para el cálculo de itereses de la Cueta Ahorro a Plazo Fijo
2002 Junio - 2 ª semana
2002 Junio - 2 ª semana Test - Junio 2 ª semana: 1: Una memoria caché por correspondencia directa utiliza 8 palabras/bloque y su capacidad total son 1K palabras. La memoria principal tiene una capacidad
Fundamentos de la programación
Fundamentos de la programación 7A Grado en Ingeniería Informática Grado en Ingeniería del Software Grado en Ingeniería de Computadores Facultad de Informática Universidad Complutense Ordenación por intercambio
Tema 2: Memorias y Dispositivos Lógicos Programables
Tema 2: Memorias y Dispositivos Lógicos Programables 1. Memorias 1.1 Conceptos básicos 1.2 Clasificación de memorias semiconductoras. 1.3 Memorias de Acceso aleatorio - Memorias de sólo lectura (ROM).
Tema 3. Operaciones aritméticas y lógicas
Tema 3. Operaciones aritméticas y lógicas Estructura de Computadores I. T. Informática de Gestión / Sistemas Curso 2008-2009 Transparencia: 2 / 28 Índice Operaciones lógicas: OR, AND, XOR y NOT Operaciones
Tema 1. Introducción a las Señales en Tiempo Contínuo y Discreto
Idice: 6. Señales Discretas 7. Operacioes sobre Señales Discretas Suma de Señales Producto de Señales Escalamieto e Tiempo Escalamieto e Magitud Trasposició ó Reflexió 8. Señales Sigulares Fució Escaló
Instituto Politécnico Nacional Unidad Profesional Interdisciplinaria en Ingeniería y Tecnologías Avanzadas
TERCER EXAMEN PARCIAL Y FINAL DE MANTENIMIENTO Y SISTEMAS DE MANUFACTURA Profesor: Héctor Domíguez Aguirre Fecha: 8 de juio de 2011 Coceptos de Mateimieto (60%) 1. Defia el cocepto de mateimieto El mateimieto
Tema 2: Circuitos Secuenciales
Tema 2: Circuitos Secuenciales Contenidos 2. Introducción 2.2 Descripción de un Sistema Secuencial 2.3 Elementos con Memoria 2.4 Análisis y Síntesis de Circuitos Secuenciales 2. Introducción Diagrama de
Ejercicios Resueltos ADC / DAC
Curso: Equipos y Sistemas de Cotrol Digital Profesor: Felipe Páez M. Programa: Automatizació, espertio, 010 Problemas Resueltos: Ejercicios Resueltos ADC / DAC ersió 1.1 1. Se tiee u DAC ideal de 10 bits,
Cómo se usa este libro
Cómo se usa este libro Los capítulos de este libro de actividades desarrolla los coteidos pricipales que vas a estudiar este año. Cada capítulo se iicia co la secció Para empezar, e la que hay que resolver
Unidad de Entrada-Salida Software de sistemas Parámetros característicos Ejemplo
Estructura de Computadores INTRODUCCIÓN Índice Objetivos Bibliografía recomendada Introducción Esquema básico del computador Von Neumann. Componentes La Memoria Principal La Unidad Central de Proceso (CPU)
CIRCUITOS ELECTRÓNICOS DIGITALES ESCUELA POLITÉCNICA SUPERIOR UNIVERSIDAD AUTÓNOMA DE MADRID
CIRCUITOS ELECTRÓNICOS DIGITALES ESCUELA POLITÉCNICA SUPERIOR UNIVERSIDAD AUTÓNOMA DE MADRID Guía de problemas: Aritmética de Computadores Parte 1: Operaciones básicas con lápiz y papel Problema 1: a)
Series alternadas Introducción
Sesió 26 Series alteradas Temas Series alteradas. Covergecia absoluta y codicioal. Capacidades Coocer y aplicar el criterio para estudiar series alteradas. Coocer y aplicar el teorema de la covergecia
Desigualdad entre las medias Aritmética y Geométrica
Desigualdad etre las medias Aritmética y Geométrica Jorge Tipe Villaueva Dados reales positivos a 1, a,..., a, defiimos la media aritmética de a 1, a,..., a como el úmero a 1 + a +... + a y la media geométrica
Lección 6. Circuitos Secuenciales. Ing. Luis Diego Murillo L1-Control Eléctrico 1
Lección 6 Circuitos Secuenciales Ing. Luis Diego Murillo L1-Control Eléctrico 1 Agenda Definiciones de lógica secuencial Modelos de circuitos secuenciales Elementos de memoria Cerrojos y Biestables S-R,
ARQUITECTURA VON NEUMANN
ARQUITECTURA VO EUMA Computador bus de datos bus de direcciones bus de control Usuario y aplicaciones Lenguajes de alto nivel Sistema operativo Unidad Central de Proceso Memoria principal Unidad de Entrada
LAS SERIES GEOMÉTRICAS Y SU TENDENCIA AL INFINITO
LA ERIE GEOMÉTRICA Y U TENDENCIA AL INFINITO ugerecias al Profesor: Al igual que las sucesioes, las series geométricas se itroduce como objetos matemáticos que permite modelar y resolver problemas que
Multiplicador Digital
Multiplicador Digital Dr. Andrés David García García Departamento de Mecatrónica Escuela de Ingeniería y Ciencias Multiplicador Existen varios métodos básicos para el cálculo de la multiplicación de dos
Dispositivos de memoria (Parte #2)
Departamento de Electrónica Electrónica Digital Dispositivos de memoria (Parte #2) Bioingeniería Facultad de Ingeniería - UNER Clasificación RWM Read-Write Memories ROM Read Only Memories NVRWM Non Volatile
REPORTE DE INVESTIGACION. TEMA Estudio del algoritmo de Viterbi para decodificación basado en la minimización de la probabilidad de error de palabra
REPORTE DE INVESTIGACION TEMA Estudio del algoritmo de Viterbi para decodificació basado e la miimizació de la probabilidad de error de palabra MARIBELL SACANAMBOY FRANCO Departameto de Ciecias e Igeiería
Monto de una anualidad anticipada a interés simple
1 13. ANUALIDADES ANTICIPADAS Los compromisos de pagos o solamete se efectúa al fial de los periodos, sio tambié a iicio de cada periodo, tal es el caso de los alquileres de terreos, edificios, oficias,
ELEMENTOS HARDWARE DEL ORDENADOR. Memoria Principal (RAM)
ELEMENTOS HARDWARE DEL ORDENADOR Memoria Principal (RAM) Qué es? Random Access Memory (Memoria de acceso aleatorio) Array de 2 dimensiones al que se accede por (fila, columna) La controladora de Memoria,
Unidad II: Memorias. Ing. Marglorie Colina
Unidad II: Memorias Ing. Marglorie Colina Memoria Elemento de un sistema digital que almacena información binaria en grandes cantidades (datos o instrucciones). Puede verse como un conjunto de m registros
Teoría de la conmutación. Álgebra de Boole
Álgebra de Boole Defiicioes y axiomas Propiedades Variables y fucioes booleaas Defiicioes Propiedades Formas de represetació Fucioes booleaas y circuitos combiacioales Puertas lógicas Puertas lógicas fudametales
Modelos de Circuitos FCHE 2011
Modelos de Circuitos Secuenciales: Mealy y Moore FCHE 20 Modelos/Maquinas/Autómatas Mealy: las salidas están en función de dos, el estado presente y las entrada. Moore: Las salidas están en función del
APLICACIONES INFORMÁTICAS EN QUÍMICA. Problemas Tema 2.3: Series, representación de funciones y construcción de tablas en HC.
APLICACIONES INFORMÁTICAS EN QUÍMICA Problemas Tema 2.3: Series, represetació de fucioes y costrucció de tablas e HC Grado e Química º SEMESTRE Uiversitat de Valècia Facultad de Químicas Departameto de
LECTURA 5 TRANSFORMADA RÁPIDA DE FOURIER FFT
UIVERSIDAD TÉCICA FEDERICO SATA MARÍA DEPARTAMETO DE ELECTRÓICA LECTURA 5 TRASFORMADA RÁPIDA DE FOURIER FFT CURSO LABORATORIO DE PROCESAMIETO SIGLA ELO 385 DIGITAL DE SEÑALES PROFESOR PABLO LEZAA ILLESCA
Métodos Numéricos. La solución es una relación funcional entre dos variables. No todas las ecuaciones diferenciales tienen solución analítica.
Métodos Numéricos Métodos aalíticos Solució de ecuacioes difereciales Métodos Numéricos Métodos aalíticos: La solució es ua relació fucioal etre dos variables. No todas las ecuacioes difereciales tiee
Técnicas para problemas de desigualdades
Técicas para problemas de desigualdades Notas extraídas del libro de Arthur Egel [] 5 de marzo de 00 Medias Comezamos co dos de las desigualdades más básicas pero al mismo tiempo más importates Sea x,
Facultad de Ingeniería Sistemas de Control (67.22) Universidad de Buenos Aires INTRODUCCIÓN AL MATLAB CLASE 1
Facultad de Igeiería Sisteas de Cotrol (67.) Uiversidad de Bueos Aires INTRODUCCIÓN AL CLASE INTRODUCCIÓN DE FUNCIONES DE TRANSFERENCIA Para la itroducció de fucioes de trasferecia polióicas se utiliza
TEMA IV: SÍNTESIS HARDWARE
TEMA IV: SÍNTES HARDWARE Especificaciones Formato intermedio Partición HW/SW LA SÍNTES HARDWARE ES LA TAREA DE PASAR DE UN DOMINIO DE ABSTRACCIÓN A OTRO COMPORTAMIENTO -> ESTRUCTURA Código Implementación
MICROCONTROLADORES PIC BÁSICO (PIC 16F84A / 16F627)
MICROCONTROLADORES PIC BÁSICO (PIC 16F84A / 16F627) TEMARIO Objetivo: El estudiante comprenderá la evolución de los microcontroladores y microprocesadores así como sus diferencias, desarrollara su habilidad
TEMA 11 MEMORIAS. CIRCUITOS LÓGICOS PROGRAMABLES
TEMA 11 MEMORIAS. CIRCUITOS LÓGICOS PROGRAMABLES 1 CLASIFICACIÓN SEGÚN SU TECNOLOGÍA 2 PARAMETROS FUNDAMENTALES DE LAS MEMORIAS Modo de acceso: Aleatorio (RAM, Random Access Memory) Serie Alterabilidad
Slide 1. Slide 2. Slide 3. Universidad Diego Portales Facultad de Economía y Negocios. Capítulo 4 Introducción a la Probabilidad.
Slide 1 Uiversidad Diego Portales Facultad de Ecoomía y Negocios Martes 13 de Abril, 2010 Slide 1 Slide 2 Capítulo 4 Itroducció a la Probabilidad Temas Pricipales: Experimetos, Reglas de Coteo, y Asigació
Problemas de Introducción al Procesado digital de Señales. Boletín 1.
Problemas de Itroducció al Procesado digital de Señales. Boletí. Se tiee la señal aalógica t e segudos t se 5 π t + cos 5 π t se 5 π t se muestrea co ua frecuecia de 5 H. Determia la señal obteida al hacer