10 FAMILIAS LÓGICAS INTEGRADAS 10.1. Pnorm generl de ls fmilis lógics integrds 10.2. Crcterístics tener en cuent en un fmili lógic 10.3. El ruido en los sistems digitles El proceso de miniturizción de l electrónic, inicido en l décd de los 50 con l utilizción del trnsistor, continuó con un segundo slto culittivo en l décd siguiente (ños 60) medinte l integrción de sucircuitos completos en un mismo sustrto de silicio (chip): sucircuitos correspondientes módulos digitles tles como puerts oolens, iestles o loques comincionles o secuenciles. Los circuitos digitles son summente propidos pr su inserción en circuitos integrdos: de un ldo, l usenci de utoinducciones y el poder prescindir, simismo, de condensdores reduce los elementos integrr trnsistores y resistencis y ls conexiones de estos entre sí; de otro, l propi modulridd de los sistems digitles precis de un número reducido de tipos de puerts lógics, e incluso, st con un solo tipo de ells (puerts Nnd o Nor). Por ello, los circuitos integrdos invdieron muy pronto el cmpo digitl; en unos pocos ños resultó ncrónico y ntieconómico construir ls puerts oolens con componentes discretos, un vez que se disponí de un grn vriedd de puerts lógics y de un mpli serie de funciones de grn complejidd construids dentro de un circuito integrdo. El presente cpítulo reps l evolución de ls diverss fmilis lógics integrds. En primer lugr, ls puerts ipolres que condujeron l grn fmili TTL (cuy mpli difusión consolidó l lógic integrd); luego ls tecnologís MOS, hst llegr l predominnte HCMOS; l mezcl BiCMOS (ipolr-cmos) que result muy propid pr circuitos «interús» (en medio de los uses); y l derivción ctul hci series de jo voltje (psndo de l limentción hitul de 5 V sólo 3 V). En todo cso, pr elegir y utilizr correct y eficzmente un fmili lógic (y, dentro de ell, un serie específic) es preciso tener en cuent sus crcterístics funcionles. Aún más, es requisito previo pr ello comprender el significdo conceptul y ls implicciones práctics de tles crcterístics y ser cpz de loclizr y «hcer un lectur efectiv» de ls misms en los ctálogos que suministrn los fricntes de circuitos integrdos. Entre ls diverss cuestiones ls que prestr tención prece el «ruido electromgnético» como un «compñero no desedo» que puede perturr el correcto funcionmiento de un circuito digitl y que requiere un ctitud vigilnte y un importnte esfuerzo de «utoprotección» en el proceso de diseño y puest punto del circuito. Pero, l vez, l producción de «ruido electromgnético» por el propio circuito olig un esfuerzo complementrio de reducción de l emisión de perturciones pr cumplir con ls normtivs de comptiilidd electromgnétic. 210 Electrónic Digitl 10.1. Pnorm generl de ls fmilis lógics integrds 10.1.1. Primers fmilis lógics: C. I. con trnsistores ipolres Ls primers puerts lógics integrds ern mer copi direct de ls puerts "o-negd" (Nor) con componentes discretos, medinte l conexión en prlelo de vrios trnsistores ipolres NPN en emisor común; tles puerts dieron lugr l primer fmili lógic: RTL (lógic de trnsistores y resistencis). 450 450 Puert Nor RTL Pronto se mejorron ls crcterístics de ests puerts integrds, en cunto velocidd y consumo, cominndo un puert "y" de diodos con un trnsistor inversor en emisor común; sí se configuró l puert "y-negd" (Nnd) se de l fmili DTL (lógic de trnsistores y diodos) que fue l primer que llegó lcnzr un difusión precile. * 1K6 2K2 +3v. 640 Puert Nnd DTL A prtir de este esquem (puert "y" + inversor), provechndo en myor profundidd ls posiiliddes que ofrece l integrción sore un sustrto único, se plnteó un segund mejor en velocidd y en consumo, ñdiendo un etp de slid mplificdor de intensidd (dos trnsistores en push-pull) y sustituyendo los diodos por un trnsistor multiemisor. 5K +5V 2K * Tomás Pollán Sntmrí. Tecnologí Electrónic. E.U.I.T.I.Z. Universidd de Zrgoz. tpolln@post.unizr.es
10. Fmilis lógics integrds 211 El resultdo fue l grn fmili lógic TTL (lógic de trnsistores con trnsistores). Vcc * 4K T 1K6 + 5V 130 T1 T2 * 212 Electrónic Digitl L serie 74LS (low power Schottky) mejor en grn medid l serie estándr en cunto consumo (0,4 ma), mnteniendo l velocidd de trjo en vlores nálogos e incluso, lgo superiores. L disminución del consumo se deriv del empleo de resistencis de myor vlor, lo cul crre un umento de ls constntes de tiempo socids; este efecto qued compensdo por l inclusión de un diodo Schottky entre se y colector de los trnsistores que impide su sturción (desví l corriente de se hci el colector ntes de entrr en un sturción profund) y, con ello, ument su velocidd de conmutción. 5V 1K ===> 24K 7K6 110 Puert Nnd TTL Trnsistor Schottky L etp de slid de dos trnsistores NPN (totem pole: «plo de tótem») ument l intensidd suministrle y disminuye l resistenci de slid; el trnsistor multiemisor mejor considerlemente l conmutción de l puert (en un primer proximción, su comportmiento puede ser nlizdo en términos de diodos: 5K * L clve del funcionmiento de l puert TTL es el sentido en que circul l intensidd que l se del trnsistor multiemisor recie desde l resistenci de 4K: - si dich corriente v «hci fuer», es decir, si lgun de ls entrds está conectd 0, el trnsistor T se encontrrá en corte y el trnsistor T1, en colector común, trnsmite un 1 l slid; - cundo tods ls entrds se encuentrn 1 dich intensidd circul «hci dentro», hci l se del trnsistor T, que se stur y llev tmién sturción l trnsistor T2, que pone l slid 0. [Un 0 en un entrd supone un intensidd «hci fuer», de form que un entrd TTL «l ire» equivle un 1, slvo efectos de ruido.] L puerts TTL se limentn 5 V; su tensión de conmutción se sitú en el entorno de 1,2 V, de mner que un 0 en l entrd h de ser menor de 1 V (ViLmáx = 1 V) y, en cmio, un tensión superior 1,5 V es entendid como un 1 (ViHmín = 1,5 V); l tensión de slid pr el 0 es 0 V, pero l correspondiente l 1 es de solmente 4 V. Los tiempos de propgción de l serie TTL estándr son del orden de 10 ns y el consumo promedio es de unos 2 ma (10 mw). L fmili TTL proporcionó l se del grn desrrollo que tuvieron los sistems digitles durnte l décd de los 70; su mpli difusión y utilizción fvoreció l prición de diverss series derivds de l mejor de crcterístics concrets, un de ls cules, l serie LS h sustituido por completo l serie estándr inicil y es l que se h seguido utilizndo lo lrgo de l décd de los 80. ). Serie LS - TTL Posteriores series «vnzds» con el mismo esquem circuitl hn provechdo l reducción de dimensiones de los trnsistores y l correspondiente disminución de sus cpciddes prásits pr conseguir tiempos de propgción inferiores: l serie 74ALS (dvnced LS) present tiempos por dejo de 4 ns, mientrs que ls series 74F (fst-ttl) y 74AS (dvnced Schottky) ofrecen tiempos de propgción del orden de 2,5 ns y 1,5 ns, respectivmente, cost de un myor consumo (por utilizr resistencis de menor vlor). «Protohistori» RTL DTL TTL LS-TTL ALS-TTL AS-TTL 2K8 3K5 74 74LS 74ALS 74AS, 74F «supervivientes» «interús» lt velocidd Est líne de evolución de ls puerts con trnsistores ipolres constituye l «edd ntigu» de los circuitos integrdos digitles; ctulmente, pens se utilizn ls fmilis ipolres, slvo en determinds plicciones específics, en prticulr, pr sistems de muy lt velocidd.
10. Fmilis lógics integrds 213 L serie 74LS sigue siendo útil pr «recmio y mntenimiento» de los numerosos sistems digitles que hn sido construidos con ell (o con l serie estándr 74), l serie 74ALS se emple en circuitos «interús» (plicción que considerremos un poco más delnte) y l serie 74F result decud pr diseños de muy lt velocidd de trjo (frecuencis superiores los 100 MHz). [El péndice A3 descrie ls puerts con trnsistores ipolres y el funcionmiento en detlle de l puert ásic TTL.] 10.1.2. Desrrollo de ls tecnologís MOS: fmili CMOS L integrción de trnsistores MOS presentó inicilmente grndes dificultdes, derivds de ser un efecto superficil que es fectdo por culquier impurez o dislocción en l superficie del cristl de silicio; fue preciso desrrollr técnics de muy lt limpiez mientl que no estuvieron disponiles hst medidos de los ños 70. Sin emrgo, un vez que se dispuso de tles técnics, ls extrordinris ventjs de los trnsistores MOS (referids utoislmiento, utolinemiento, tmño y consumo) determinron un rápido desrrollo y difusión de los circuitos integrdos digitles MOS. En un primer fse resultó más sencillo integrr trnsistores MOS de cnl P, pero pronto fueron desplzdos por los trnsistores NMOS cuy velocidd de conmutción es precilemente myor (deido l myor movilidd de los electrones respecto de los huecos). L utilizción de trnsistores MOS como «resistencis de polrizción» permite configurr puerts lógics utilizndo únicmente trnsistores y reduce considerlemente el áre de integrción, l prescindir de resistencis integrds de vlores reltivmente ltos. De est form, ls puerts MOS suponen un nuevo vnce culittivo en l miniturizción de l electrónic digitl, reducción que fect no solmente l tmño y l densidd de integrción, sino tmién, y en form ún más significtiv, l consumo. L figur siguiente muestr l evolución de ls puerts NMOS en relción con el trnsistor que ctú como «resistenci de polrizción»: Vi V >Vcc Vcc Vcc Vcc Vo Vi En los tres inversores de l figur el trnsistor superior se encuentr siempre en conducción y equivle un «resistenci de polrizción». Vo Vi Vo 214 Electrónic Digitl Pr que dicho trnsistor superior conduzc se requiere un tensión entre puert y fuente igul o superior su tensión umrl: por ello, inicilmente (primer inversor) fueron necesris dos tensiones de limentción (V' > VCC + VTO); luego (segundo inversor) se utilizó un sol tensión de limentción pero l tensión de slid pr el 1 qued reducid VCC - VTO. Actulmente ls tecnologís NMOS emplen como polrizción un trnsistor MOS de emporecimiento, en cuyo proceso de integrción se cre un cnl medinte implntción iónic, de form que conduce incluso en usenci de tensión entre puert y fuente; su tensión umrl es negtiv VTO < 0, de modo que pr cortr l conducción se requiere un tensión de puert ún más negtiv que destruy el cnl. El nálisis circuitl de los tres inversores es nálogo: - pr Vi < VTO el trnsistor inferior se encuentr en corte y el superior comunic l slid l tensión VCC: Vo = VCC = 1 (si ien en el segundo cso se produce un desplzmiento de dich tensión: Vo = VCC - VTO ); - pr Vi >> VTO el trnsistor inferior conduce, pero tmién lo hce el trnsistor superior: es preciso estlecer un relción geométric entre mos pr que el trnsistor inferior presente un resistenci mucho menor que el superior y l tensión de slid se muy pequeñ: Vo << 1 V (con lo cul Vo 0). Hid cuent de que l intensidd que conduce un trnsistor MOS es directmente proporcionl su nchur W e inversmente proporcionl su longitud L, pr segurr que, cundo conducen mos trnsistores, el inferior presente un resistenci mucho menor que l del trnsistor superior se requiere que: [W/L]inferior >> [W/L]superior. Est desiguldd expres un relción entre ls geometrís de los dos trnsistores que h de mntenerse en el diseño y posterior integrción de este tipo de puerts NMOS. L tecnologí NMOS ctul utiliz puerts formds por un plno de trnsistores ctivos NMOS y un trnsistor MOS de emporecimiento como resistenci de polrizción; provech plenmente l tensión de limentción, pues VoH = V CC y VoL 0 V, y su consumo es muy reducido, y que Ri ~ y l resistenci del trnsistor de polrizción se hce decudmente lt. Est tecnologí result muy propid pr l integrción de muy lt densidd (VLSI) y sigue utilizándose en grndes loques digitles (microprocesdores, memoris, etc.) y en los circuitos integrdos progrmles de tipo mtricil (PROM, PAL, PLA, PLS). Ahor ien (como y hemos visto en el cpítulo 8, dedicdo puerts CMOS), l utilizción conjunt de trnsistores de cnl N y de cnl P (NMOS y PMOS) permite que el consumo estático de ls puerts se nulo; ello dio lugr l lógic CMOS (lógic con trnsistores MOS complementrios).
10. Fmilis lógics integrds 215 L primer serie CMOS doptó el indictivo 40 y present fuertes limitciones en cunto velocidd e inmunidd frente l ruido. Est serie dmite un mplio intervlo de tensiones, desde 3 18 voltios, y rizdos del 10 % (deido su reducido consumo), lo cul elimin l necesidd de un uen filtrdo y estilidd en l fuente de limentción; su velocidd depende fuertemente de l tensión de limentción, con tiempos de propgción de 200 ns pr VCC = 3 V que psn ser de 100 ns pr VCC = 5 V y se reducen 20 ns cundo VCC = 15 V. L grn difusión que hí tenido l fmili TTL, con nterioridd l disponiilidd de integrdos CMOS, hí hitudo quienes trjn en el ámito de l electrónic digitl l utilizción de los circuitos integrdos de dich fmili y conocer los números y los terminles de tles circuitos; por ello, tendiendo l demnd de los usurios, se desrrolló l serie 74C, comptile en cunto funciones y terminles de los circuitos integrdos del mismo número con l fmili TTL (por ello dopt el mismo indictivo numérico 74). Ls crcterístics de l primer serie 74C son lgo mejores que ls de l serie inicil 40; pero, muy pronto, el desrrollo continudo de ls tecnologís de integrción MOS hizo posile l utilizción de trnsistores de dimensiones cd vez más pequeñs y, consiguientemente, más rápidos. L serie 74HC de «lt velocidd» ofrece l mism velocidd de trjo que l serie LS-TTL (tiempos de propgción inferiores 10 ns) y nálog inmunidd frente l ruido, con un consumo estático nulo; por ello, h desplzdo por completo l fmili TTL y es ctulmente l más utilizd. Pr fcilitr l utilizción conjunt de circuitos integrdos TTL y CMOS se introdujo l serie 74HCT, comptile con los niveles de tensión y de intensidd de l fmili TTL, que permite l conexión direct entre ms fmilis. Recientemente, se h presentdo un serie vnzd 74AHC, con tiempos de propgción inferiores 5 ns y un significtiv reducción del «ruido» que ls puerts producen en su conmutción. Existe tmién un serie de lt velocidd 74AC, con tiempos de propgción del orden de 3 ns, pero con prolems de «ruido» en l conmutción deido l grn verticlidd de sus flncos. «Tecnologís MOS» pmos evolución nmos NMOS CMOS HCMOS VLSI 40 74HC, 74AHC en uso 216 Electrónic Digitl 10.1.3. Lógic «interús» Un plicción prticulr de los circuitos digitles que requiere prestciones específics se refiere quellos circuitos que hn de siturse en medio de un us (dptdores de us, controldores o decodificdores, etc.); tles circuitos, los que nos referiremos con el clifictivo de «interús», precisn de tiempos de propgción muy jos pr no retrsr ls señles que circuln por el us y de lts intensiddes de slid, y que el us que trnsmiten suele ir conectdo un mplio número de circuitos. L serie 74ALS, demás de sus reducidos tiempos de propgción, inferiores 4 ns, permite intensiddes de slid de 24 ma pr el 1 y 32 ma pr el 0, resultndo decud pr su utilizción «interús». Por otr prte, el proceso de desrrollo de ls tecnologís MOS h proseguido trvés de l integrción conjunt de trnsistores MOS y trnsistores ipolres NPN, medinte un mplición direct del proceso de integrción CMOS. Est nuev tecnologí, mezcl de ipolr y CMOS, recie el nomre de BiCMOS y result muy propid pr los circuitos «interús» y pr l integrción de circuitos mixtos, con prte nlógic y prte digitl. Un puert (o un loque integrdo) CMOS necesit que los trnsistores que proporcionn l slid sen de grn nchur pr que l intensidd suministrle se del orden de 10 ma. L tecnologí BiCMOS ñde ls puerts CMOS un etp de slid totem pole de trnsistores ipolres, nálog l que llevn ls puerts TTL, l cul permite lts intensiddes de slid y evit el fuerte efecto cpcitivo de los trnsistores MOS de grn nchur. L tecnologí BiCMOS h evoluciondo trvés de diverss series, de ls cules se h consoliddo y se utiliz ctulmente l serie vnzd 74ABT (dvnced BiCMOS technology), que permite intensiddes de slid de 32 ma pr el 1 y 64 ma pr el 0 y cuyos tiempos de propgción son menores de 3 ns. Además, l tecnologí BiCMOS present consumo estático tmién nulo pr su slid en lt impednci, siendo sí que en tecnologí TTL dicho consumo es ún más elevdo que pr slid oolen 0/1. 10.1.4. Lógic de j tensión En l últim décd h dquirido un grn importnci el desrrollo de circuitos de muy jo consumo, en prticulr pr sistems portátiles, plicciones médics, sistems de limentción ininterrumpid o por energí solr,... y, en generl, pr reducir l fuente de limentción y el consumo energético que requieren los sistems digitles mplios. Ciertmente el consumo CMOS estático es nulo pero no sí el dinámico, el cul es precile en el cso de lts frecuencis. Ahor ien, el consumo dinámico depende cudráticmente de l tensión de limentción (VCC) 2 y, por ello, un disminución de l mism tiene un incidenci muy fvorle sore el consumo glol de los circuitos CMOS: l reducción de l tensión típic de 5 V otr de 3 V se trduce en un disminución del consumo l tercer prte (horro del 65 %).
10. Fmilis lógics integrds 217 Se hn desrrolldo series de «jo voltje» cuy tensión nominl es de 3,3 V que dmiten tmién tensiones de limentción inferiores, rcndo el intervlo que v desde 1,2 hst 3,6 V; este intervlo cure decudmente desde ls pequeñs terís de niquel-cdmio 1,2 V hst ls pils de litio de lt cpcidd 3 V, psndo por ls diminuts pils de mercurio 1,3 V y ls hitules pils lclins 1,5 V. L serie 74LV es equivlente l 74HC pr js tensiones de limentción, con nálogos tiempos de propgción (~10 ns) cundo l tensión de limentción no es inferior 3 V; sus tiempos de propgción umentn fuertemente l disminuir l tensión, situándose en los 50 ns pr 1,2 V. Existe simismo un serie BiCMOS de j tensión 74LVT pr trjr en el intervlo 2,7-3,6 V con tiempos de propgción inferiores 4 ns. 10.1.5. Lógic de muy lts velociddes Pr l construcción de sistems digitles que hn de funcionr muy lts velociddes (por encim de los 50 MHz) es preciso utilizr series especiles, con muy jos tiempos de propgción. L serie CMOS 74AC (tiempo de propgción de 3 ns) lcnz los 80 MHz de frecuenci de reloj en los sistems síncronos, mientrs que ls series TTL 74F y 74AS (2,5 y 1,5 ns, respectivmente) permiten trjr con frecuencis de reloj de 100 y 150 MHz, respectivmente. Pr velociddes un myores se cuent con un fmili ultrrrápid ECL (lógic de coplo por emisor) que utiliz como etp ásic un mplificdor diferencil, provechndo l intensidd constnte que tl etp conduce pr conmutrl entre ls dos rms que configurn l etp diferencil. L fmili ECL no emple l conmutción en tensión entre los estdos de corte y sturción (con los retrsos inherentes l trnsición entre mos) sino que funcion en «modo de corriente», hciendo corresponder cd vlor ooleno con l conducción de intensidd por un de ls rms del mplificdor diferencil. 200 200 1K 800 6K 5K -4,5V * Puert ásic ECL 218 Electrónic Digitl L intensidd que circul por l puert ECL es constnte y los estdos oolenos vienen definidos por el pso de dich intensidd por un u otr de ls dos rms diferenciles. Los trnsistores no lcnzn l situción de sturción, por ello su conmutción es muy rápid; sus tiempos de propgción, inferiores 0,8 ns (serie 100K), permiten lcnzr 300 MHz de velocidd de reloj en los sistems síncronos. El consumo de l fmili ECL es reltivmente lto, cercno los 40 mw por puert. En cmio, l no existir vriciones de intensidd entre mos estdos oolenos, se evit el «ruido electromgnético» que ls conmutciones producen sore ls línes de limentción; est nulción del ruido «utoinducido» es muy importnte cundo se trj muy lts frecuencis y, por tnto, los intervlos de tiempo disponiles pr l estilizción de los vlores oolenos son muy pequeños. Conviene expresr quí l siguiente clrción: Acostumrdos como estmos en los últimos ños ls extrordinris velociddes de los procesdores (que lcnzn vrios GHz) dee tenerse en cuent que se refieren l interior del circuito integrdo y que l velocidd de trjo «hci fuer», en sus terminles, es considerlemente inferior. En el interior de un circuito integrdo pueden conseguirse velociddes muy lts, deido que los componentes y conexiones internos son diminutos y los efectos cpcitivos son muy reducidos; en cmio, l velocidd de trjo del circuito integrdo en relción con el exterior h de referirse cpciddes del orden de 10 pf y etps de slid mplis, cpces de suministrr vrios milimperios. Al hlr de tiempos de propgción y de velocidd de trjo en este cpítulo y en los nteriores nos referimos l «exterior» del circuito integrdo, ls señles en los terminles del mismo. 10.2 Crcterístics tener en cuent en un fmili lógic Ls crcterístics funcionles de un fmili que es preciso tener en cuent pr su utilizción en el diseño, montje y comproción de sistems digitles son ls siguientes: esquem y comportmiento circuitl de su puert ásic tensión de limentción tensiones e intensiddes Vo, Io, Vi, Ii, pr mos vlores oolenos velocidd de trjo consumo intervlo de temperturs conectividd (fn-out, fn-in y flexiilidd de entrds y slids) coste Otr crcterístic de prticulr importnci, el comportmiento frente l «ruido electromgnético», será trtd en el siguiente prtdo de este cpítulo. Los dtos necesrios pr nlizr ls crcterístics de cd fmili lógic y, más específicmente, ls de cd uno de los circuitos integrdos que l componen se encuentrn en los correspondientes ctálogos de ls firms fricntes. Generlmente dichos ctálogos no representn los dos estdos oolenos con los vlores 0 y 1 sino con los términos L (low) y H (high).
10. Fmilis lógics integrds 219 Esquem y comportmiento circuitl de l puert ásic En primer lugr, es preciso conocer el esquem del circuito que configur l puert ásic de l fmili lógic, un nivel genérico y conceptul (que no tiene necesrimente que incluir todos los detlles), y comprender su comportmiento eléctrico en los dos estdos oolenos y en ls trnsiciones entre mos. Prte fundmentl de este comportmiento es identificr con clridd l vrile físic que diferenci l situción que corresponde l 0 ooleno de l que corresponde l 1; es decir, l cus físic que determin el que l puert lógic se encuentre en un estdo ooleno o en el otro. Ls puerts CMOS contienen dos plnos de trnsistores (PMOS y NMOS) y pr cd vector de entrd conduce solmente uno de ellos. Cd trnsistor se encuentr en conducción o en corte según que l tensión entre puert y fuente supere o no l tensión umrl del trnsistor: los trnsistores NMOS conducen cundo Vi > VTO y los PMOS lo hcen cundo Vi < VCC - VTO. L cominción dul serie-prlelo entre mos plnos determin que conduzc uno y solmente uno de ellos; el plno P trnsmite l slid un 1, mientrs que el plno N llev l slid 0. L puert ásic TTL se encuentr conformd por tres etps sucesivs: un puert "y" de entrd, un inversor centrl y un mplificdor de intensidd que configur l etp de slid. L diferenci entre los dos estdos oolenos corresponde l hecho de que l intensidd que circul por l etp inicil (l intensidd en l resistenci de l puert "y") se sumid «hci fuer» trvés de lgun de sus entrds (0 ooleno en l mism) o circule «hci dentro» sturndo el trnsistor intermedio T (situción que corresponde tods ls entrds 1). Del comportmiento circuitl de l puert ásic puede deducirse un serie de consecuencis práctics que deen tenerse en cuent en l utilizción de los circuitos integrdos de l fmili. Tensión de limentción L tensión típic de limentción de los circuitos digitles es de 5 voltios. Dich tensión es l propi de ls diverss series TTL (entre 4,75 y 5,25 V) que, demás, requieren que su rizdo se muy reducido; en sum, necesitn un fuente de limentción ien filtrd y estilizd. Ls puerts CMOS dmiten tensiones de limentción diverss dentro de un intervlo reltivmente mplio y no requieren estilidd ni usenci de rizdo en ls misms. L serie HC dmite un limentción entre 2 y 6 V. Actulmente hy un fuerte tendenci utilizr tensiones de limentción más reducids pr disminuir el consumo dinámico y pr permitir, con ello, myores velociddes de trjo y myores densiddes de integrción. En tl sentido, l tensión de limentción de 3 V está sustituyendo pultinmente l hitul de 5 V; cd vez es más frecuente que circuitos integrdos complejos y de muy lt velocidd se suministren solmente pr limentción de 3 V e incluso pr tensiones inferiores (2,5 V; 1,8 V). 220 Electrónic Digitl Tensiones e intensiddes Vo, Io, Vi, Ii, pr mos vlores oolenos Interes conocer los intervlos de tensión propios del 0 y del 1 ooleno tnto en l entrd como en l slid, sí como ls intensiddes socids dichos intervlos. Los vlores de ls tensiones pueden expresrse en form conjunt y direct medinte un gráfic «tensión de slid / tensión de entrd» (función de trnsferenci Vo / Vi ), representndo pr cd vlor de tensión de entrd entre 0 y VCC el vlor de tensión que dopt l slid. Generlmente, los ctálogos no incluyen ests curvs de trnsferenci sino que expresn tles dtos en form tulr medinte los siguientes prámetros: + referentes l entrd: ViLmáx: tensión máxim que l entrd entiende como 0 ViHmín: tensión mínim que l entrd entiende como 1 IiL: intensidd en l entrd cundo su vlor es 0 IiH: intensidd en l entrd cundo su vlor es 1 + referentes l slid: VoL: tensión de slid pr vlor ooleno 0 VoH: tensión de slid pr vlor ooleno 1 ms tensiones de slid dependen de l intensidd que se requiere de ell, de form que se expresn siempre pr un intensidd determind: IoL e IoH, respectivmente. Por convenio se sign ls intensiddes, tnto en ls slids como en ls entrds, el signo + cundo circuln hci dentro de l puert lógic o circuito integrdo y el signo - si lo hcen hci fuer. Los dtos citdos de tensiones e intensiddes de entrd y de slid, pr los vlores oolenos 0 y 1, pueden expresrse grupdos según el digrm de l siguiente figur (se represent l slid l izquierd y l entrd l derech pr referirse un nudo ooleno, es decir, l conexión de l slid de un puert con l entrd de l siguiente, supuests del mismo tipo): Vo VoH VoL V il,máx ViH,mín Vi Función de trnsferenci Slid VoH pr IoH V V VoL pr IoL Vcc Entrd 0V IiH ViH,mín ViL,máx IiL Digrm slid - entrd V(1) = VoH - ViH,mín I o/ Ii (1) = I oh / I ih V(0) = VoL - V il,máx I o / Ii (0) = I ol / I il
10. Fmilis lógics integrds 221 El nterior digrm slid/entrd expres, en form conjunt y resumid, tod l informción de interés sore ls tensiones e intensiddes de los dos vlores oolenos: - tensión de slid correspondiente pr un determind intensidd de slid - intervlo de tensión que l entrd cept como tl vlor ooleno - intensidd que requiere l entrd. En dicho digrm qued reflejdo, simismo, el mrgen de tensión pr cd uno de los vlores oolenos: V(0) = ViLmáx - VoL y V(1) = VoH - ViHmín y l relción entre ls intensiddes de slid y de entrd Io / Ii en cd uno de ellos. El mrgen de tensión constituye un intervlo de seguridd, de form que modificciones de l tensión de entrd que se mntengn dentro del mismo no fectn l tensión de slid, o se, l vlor ooleno que proporcion l puert. El cociente entre intensiddes represent el número de entrds que un slid puede soportr en situción estátic (en términos de intensidd suministrle ls misms). Velocidd de trjo Es ovio que l velocidd es un dto fundmentl en sistems que hn de relizr miles de operciones en tiempos mínimos; l velocidd de trjo determin l cpcidd opertiv del sistem. Más ún, hid cuent de que ls operciones digitles son en grn medid repetitivs, en muchs ocsiones resultn preferiles rquitecturs con unos pocos módulos que relizn grndes series de operciones sucesivs, en lugr de utilizr un myor número de módulos en prlelo. De est form, si l velocidd de trjo lo permite, ce reducir el circuito opertivo l mínimo, con l consiguiente reducción de tmño y de coste económico. Al llegr un señl l entrd de un puert lógic, l respuest dich señl no prece instntánemente en l slid, sino que existe un cierto tiempo de retrdo; este tiempo es diferente según l trnsición de estdo de l puert se de 0 1 o de 1 0: - tplh o tp(1): «tiempo de propgción del 1», retrdo de l slid respecto de l entrd cundo l slid cmi de 0 1; - tphl o tp(0): «tiempo de propgción del 0», retrdo de l slid respecto de l entrd cundo l slid cmi de 1 0. Amos tiempos de propgción suelen tener vlores próximos entre sí, lo cul permite utilizr su promedio como tiempo de propgción genérico: tp = (tplh + tphl) / 2. Los tiempos de propgción, es decir, los retrsos de l slid respecto ls vriciones de ls entrds dependen de l impednci de crg conectd sore l slid, es decir, de l cpcidd equivlente que present el conjunto de entrds conectds ell. 222 Electrónic Digitl Por ello, los tiempos de propgción se miden en condiciones similres l funcionmiento norml de l puert, supuesto un número máximo rzonle de entrds conectds su slid; en el cso CMOS, sus entrds son de tipo cpcitivo, del orden de unos pocos picofrdios, de form que los tiempos de propgción CMOS suelen medirse y expresrse en relción un crg de 50 pf. Los vlores típicos de los tiempos de propgción se expresn pr 25 C, y que tles tiempos dependen de l tempertur, umentndo con ell; est dependenci se dee que ls resistencis de pso de los trnsistores MOS umentn con l tempertur, por disminuir con ell l movilidd de sus portdores. Interes, por ello, evitr el funcionmiento de los circuitos digitles temperturs lts y, si es necesrio, se les dot de decudos mecnismos de refrigerción. Al conectr dos puerts, un l slid de l otr, el tiempo de propgción del conjunto es myor que los tiempos individules pero es inferior l sum de mos. Es decir, los tiempos de propgción no son linelmente cumultivos y que l segund puert inici su conmutción ntes de que l primer complete l suy. Pr fcilitr l sum de tiempos en puerts sucesivs, cd tiempo de propgción suele medirse por el retrso entre el punto medio de conmutción (tensión Vcc/2) de l ond de entrd y el punto medio de l conmutción de l señl de slid. V i V o t phl t plh Un estimción proximd de l velocidd de trjo de un circuito digitl puede hcerse en l form siguiente: - prece rzonle que en un secuenci de operciones de un puert lógic o, lo que es lo mismo, en un secuenci de its, el tiempo dedicdo cd uno de ellos h de ser myor que el tiempo de propgción de l puert; - si denotmos con tbit el tiempo mínimo pr l propgción y formción estle de un it, h de segurrse que, l menos, tbit > 2 tp pr permitir que cd it se estilice ntes de psr l siguiente ; - de mner que f < 1/2 tp es un estimción decud de l velocidd de trjo en términos de its por segundo. Otr medid de l velocidd de trjo de un fmili lógic l constituye l máxim frecuenci de reloj que dmiten sus iestles síncronos fck, que determin l máxim velocidd de trjo de los sistems secuenciles y, en prticulr, de los contdores y de los registros.
10. Fmilis lógics integrds 223 Cd un de ls semionds del reloj corresponde l ctución de uno de los dos iestles ásicos que configurn un iestle síncrono (estructur mster/slve), de form que cd semiond dee rcr un intervlo de, l menos, 2 tbit; el periodo del reloj dee ser myor que 4 tp y su frecuenci máxim será: fckmáx ~ 1/(4 tp). De tods forms, el prolem de l velocidd máxim de un circuito digitl será considerdo con myor detlle en el cpítulo 15 l estudir el nálisis de tiempos en los sistems síncronos. Consumo En generl, un sistem digitl está constituido por un grn número de puerts oolens, de form que el consumo energético, en términos de intensidd o de potenci, de un puert individul qued multiplicdo por un número reltivmente lto. Ello tiene importnci desde dos puntos de vist, consumo de energí (y consiguiente limentción del sistem) y disipción de clor (y mecnismos pr fcilitrl): - l fuente de limentción (que proporcion l tensión de limentción VCC) h de suministrr suficiente intensidd, de cuerdo con el consumo glol del sistem digitl; - l energí consumid por el sistem se disip en el mismo en form de clor que h de ser deslojdo pr evitr un umento excesivo de l tempertur, lo cul requiere, en ocsiones, el correspondiente sistem de refrigerción. Intensidd de limentción y disipción de clor constituyen dos spectos tener en cuent en el diseño de sistems digitles; l complejidd, tmño y coste de l fuente de limentción y del mecnismo de refrigerción dependen fuertemente del consumo, umentndo drásticmente con él. Conviene tener en cuent que el clentmiento de un circuito digitl, por efecto de l disipción de potenci en el mismo, puede llevr su destrucción pero, mucho ntes que eso, fect los tiempos de propgción de sus puerts lógics que umentn con l tempertur. En muchs ocsiones se precis de un decudo sistem de refrigerción simplemente pr segurr l velocidd de trjo del circuito. Por ejemplo, los procesdores Pentium de los PCs, pr lcnzr ls lts velociddes de tjo que consiguen (vrios GHz), requieren un fuerte disipdor con un ventildor situdos directmente sore el propio circuito integrdo, En cd uno de los dos estdos oolenos tendremos un consumo estático: ICCL = intensidd consumid cundo l slid es 0 ICCH = intensidd consumid cundo l slid es 1 Los dtos de consumo estático que figurn en los ctálogos vienen expresdos en términos de intensidd glol consumid por el circuito integrdo; es decir, en el cso de puerts lógics el consumo no se expres en términos de intensidd por puert (y que no puede medirse el consumo individul de un de ells), siendo necesrio dividir el dto de ctálogo por el número de puerts que configurn el integrdo. 224 Electrónic Digitl El consumo estático no incluye el deido ls trnsiciones entre los dos estdos oolenos. Por ello, demás del consumo estático, h de tenerse en cuent el consumo dinámico, es decir, el que se produce durnte ls trnsiciones. En l fmili TTL prevlece el consumo estático, siendo el dinámico desprecile respecto l estático; en cmio, en l fmili CMOS el consumo estático es nulo mientrs que el dinámico es precile pr frecuencis por encim del MHz. El consumo dinámico depende de l frecuenci de conmutción de ls puerts oolens: en cd trnsición se «gst» un cntidd determind de energí utilizd en l crg y descrg de ls cpciddes presentes en el circuito (l energí que se disip l crgr o l descrgr un condensdor C un tensión V es C.V 2 /2). Pr efectur el cálculo del consumo dinámico se utiliz l cpcidd equivlente de l puert efectos de disipción de potenci Cpd (power dissiption cpcitnce) P = Cpd. (VCC) 2. f siendo VCC l tensión de limentción y f l frecuenci de conmutción (considerd en form de ond cudrd: pso de 0 1 y posterior pso de 1 0). Por otr prte, en l evlución glol del consumo dinámico de un sistem digitl h de tenerse en cuent que no tods sus puerts o iestles conmutn l vez; un más, en determindos susistems lo hce solmente un pequeño número de ells. Por ejemplo, en un memori RAM, l leer o escriir sore ell solmente se ctiv uno de los múltiples registros que l formn (ovimente, tmién conmutn el decodificdor que seleccion los registros y el circuito de control de entrds/slids). Intervlo de temperturs Existe un intervlo de temperturs pr el que está grntizdo el funcionmiento de los circuitos integrdos digitles: el intervlo «norml» de funcionmiento v de -40 C 85 C pr CMOS y de 0ºC 70ºC en TTL (en mos csos con indictivo 74). Existen, demás, series denominds «militres» pr plicciones que requieren myor rngo de temperturs, de -55 C 125 C; se distinguen porque su numerción empiez por 54 y su encpsuldo es cerámico. H de tenerse en cuent que ls crcterístics de un puert lógic vrín fuertemente con l tempertur; en generl empeorn l umentr l tempertur, lo cul se reflej en reducción de los márgenes de ruido y de l velocidd de trjo. El mismo circuito desprende clor, como consecuenci de l disipción de l energí que utiliz en su funcionmiento, y cus un elevción de su propi tempertur que, en ocsiones, puede ser importnte. Por ello, el diseño de un sistem digitl h de tener en cuent el rngo de temperturs en el que v trjr y, si es preciso, dee incluir un mecnismo de refrigerción decudo. Otr indicción de tempertur que proporcionn los ctálogos es el rngo que soportn los circuitos integrdos pr su lmcenmiento, que suele ser de -65 C 150 C.
10. Fmilis lógics integrds 225 Conectividd. Se emple un prámetro denomindo fn-out (nico de slid) o cpcidd de crg pr expresr el número de entrds que pueden conectrse sore l slid de un puert lógic. Este prámetro viene determindo por dos fctores: - el cociente entre ls intensiddes de slid y de entrd Io/Ii pr cd vlor ooleno, que represent el número máximo de entrds ls que l slid es cpz de suministrr decud intensidd sin deteriorr el vlor ooleno que les trnsmite; - el cociente entre l cpcidd de crg que l slid puede soportr (con referenci unos tiempos de propgción determindos) y l cpcidd equivlente de ls entrds (de ls puerts conectr) CL/Ci, y que un cpcidd de crg myor se trducirá en un disminución de l velocidd de trjo de l puert (un umento de sus tiempos de propgción). En l fmili TTL l limitción reltiv l fn-out viene dd por el cociente entre intensiddes Io/Ii, pero no sí en ls series CMOS cuy intensidd de entrd es nul y lo que limit es l crg cpcitiv que pueden soportr CL/Ci. CL no es un prámetro crcterístico del propio circuito digitl, sino l cpcidd de crg con l que h sido medido el tiempo de propgción; es decir, pr segurr dicho tiempo de propgción es preciso que l cpcidd que se conect l slid se menor que CL. A efectos del fn-out o cpcidd de crg de un puert dee tenerse en cuent que en el cso de loques comincionles, iestles, registros, etc., cd uno de los terminles de entrd se encuentr conectdo ls entrds de vris puerts lógics, de form que su conexión sore l slid de otr puert o loque supone un crg equivlente vris entrds; es decir, cd un de ls entrds de un loque digitl h de contilizrse en términos de su crg equivlente o se del número de entrds individules o ásics ls que se encuentr conectd. Asimismo se utiliz el término fn-in (nico de entrd) o disponiilidd de entrds pr indicr el número de entrds que posee un puert lógic. L limitción en cunto l número máximo de entrds con que puede construirse un puert depende de l estructur electrónic de l mism: en el cso CMOS el número de entrds no dee ser superior 6 u 8 deido l hecho de que l conexión de múltiples trnsistores MOS en serie empeor en grn medid ls crcterístics de velocidd e inmunidd frente l ruido de ls puerts. 226 Electrónic Digitl Interes conocer l disponiilidd de diverss opciones de entrds y de slids: - Entrds con histéresis (entrds tipo Schmitt), que presentn dos tensiones de conmutción o comprción V y V y son útiles pr evitr reotes (y pr l construcción de oscildores stles). En l fmili CMOS (limentd 5 V) ls tensiones V y V de ls entrds de tipo Schmitt suelen ser simétrics, 2 y 3 V proximdmente, mientrs que en l fmili TTL suelen ser ms js, 0,8 y 1,6 V. - Slids con posiilidd de desconexión (slids triestdo) que permiten conectr múltiples slids en prlelo, ctundo en cd momento un de ells y mnteniéndose en lt impednci ls demás. - En ocsiones, se incluye en l slid un resistenci de vlor lto conectd 0 V (resistenci de pulldown) o VCC (pullup), pr segurr que en l inicilizción o en estdo de lt impednci l slid dopte vlor 0 o vlor 1, respectivmente. - Slids de colector o drendor ierto que prescinden de los trnsistores superiores (los que trnsmiten el 1). Son puerts incomplets que requieren un resistenci de polrizción RP conectd l limentción VCC y precismente por eso resultn útiles pr efectur coplos con otrs fmilis lógics o con otros componentes electrónicos que empleen niveles de tensión diferentes y pr l conexión de vris slids (operción "y" cled). Existen dptdores de este tipo (uffer) que dmiten tensiones o intensiddes reltivmente lts (hst 15 ó 30 V de tensión y unos 50 ma de intensidd). Coste El coste es un prámetro esencil en culquier diseño de ingenierí y suele entrr en competenci con otrs especificciones del mismo, como pueden ser l velocidd de trjo, el conjunto de prestciones, etc.,... En «productos de consumo», de fricción en serie, el coste suele ser uno de los prámetros más importntes del diseño; en cmio, en l relizción de equipos de producción o de prototipos o pequeñs series especilizds el coste suele quedr en un segundo orden de exigencis, precedido por ls prestciones que se requieren. Conviene recordr, en relción con ls entrds de los circuitos integrdos MOS, que requieren un mnipulción cuiddos, deido l posiilidd de perforción de l delgdísim cp de óxido que conform l puert de los trnsistores MOS; tl perforción puede producirse por l propi crg estátic cumuld en el cuerpo de quien los mnej. En los ctálogos, los fricntes indicn un serie de norms pr un mnipulción que evite ls crgs estátics (tnto el personl como los soportes e instrumentos deen estr decudmente conectdos «tierr»); simismo, los circuitos integrdos MOS deen conservrse en funds ntiestátics y en ningún cso deen grrrse por los terminles metálicos (pines) sino por l crcs de plástico.
10. Fmilis lógics integrds 227 Comentrio en relción con l form ctul de construir los sistems digitles Desde los ños 70 ls diverss fmilis lógics integrds hn permitido l disponiilidd de mplios ctálogos de circuitos integrdos, reltivos puerts lógics, iestles, loques comincionles y loques secuenciles. Con estos «elementos constructivos» (con ests piezs o ldrillos digitles) el diseño de un sistem digitl consiste en l decud selección y conexión de circuitos integrdos estándr; el resultdo es un «trjet» formd por un conjunto de circuitos integrdos sore un plc de circuito impreso, cuys pists efectún ls conexiones entre ellos. Los circuitos integrdos estándr siguen siendo útiles pr pror pequeños diseños, pr simulr el comportmiento de sucircuitos reducidos o, tmién, pr práctics de lortorio en el proceso de prendizje (pr entrr en contcto con ls puerts y los loques digitles y con ls crcterístics de l tecnologí). Pero l form de proceder sd en seleccionr y conectr circuitos integrdos estándr «h psdo l histori». Hoy dí, culquier diseño digitl se construye dentro de un único circuito integrdo: - pr l relizción de prototipos o de pequeñs series se dispone de circuitos integrdos progrmles pr «encjr» sore ellos, por progrmción, el diseño específico que interes (l vriedd de los dispositivos progrmles, en cunto tmño y cpcidd de coger diseños complejos, es enorme); - cundo el número de ejemplres utilizr es lto, es preferile fricr el propio diseño, dndo lugr un ASIC (circuito integrdo pr un plicción específic). Por ello, cd vez se utilizn menos los circuitos integrdos estándr y, con ello, se desdiuj l ide de «Fmili lógic integrd»; lo que import, en cunto l diseño y l producto finl, es: - elegir un circuito integrdo progrmle con cpcidd y velocidd suficientes pr nuestro diseño y conocer en profundidd ls crcterístics de tl circuito integrdo; - o ien, seleccionr un fricnte y, dentro de su ofert, un tipo de ASIC decudo pr nuestro diseño y conocer, igulmente, ls crcterístics de tles ASICs. En todo cso, los spectos funcionles tener en cuent son los descritos en este prtdo y, por lo generl, tnto los dispositivos progrmles como los ASICs pertenecen l grn fmili lógic CMOS, cuys crcterístics hemos nlizdo en detlle en los tres últimos cpítulos. L tecnologí CMOS, con sus diverss vrintes y continus mejors (en especil, en lo que se refiere tmño de los trnsistores y, con ello, l densidd de integrción y l velocidd de trjo) h sido durnte l últim décd, y lo seguirá siendo en l presente y en l próxim, l más decud pr l integrción de circuitos digitles (incluyendo los progrmles). 228 Electrónic Digitl 10.3. El ruido en los sistems digitles En el entorno físico de los sistems digitles se encuentrn siempre presentes señles de tipo electromgnético que inciden sore ellos, ien procedentes del medio mientl en el que se encuentrn (motores, relés, trnsformdores, rdiofrecuencis, emisiones de los cles, perturciones de l red, etc., ), ien producids por los propios sistems digitles (vriciones de consumo que genern prásitos sore l limentción, oscilciones propis de los circuitos, coplo entre señles, rdición de ls pists y cles de interconexión, etc., ). Tods ests señles recien el nomre de «ruido» y son siempre indeseles pr un sistem electrónico por cunto pueden fectr su correcto funcionmiento; en el cso de un sistem digitl pueden modificr puntulmente los vlores oolenos presentes en el mismo por desplzmiento de ls tensiones en los nudos del circuito. El prolem del «ruido electromgnético» es myor en ls plnts industriles, en ls que existe un grn número de máquins, motores y sistems eléctricos de tipo diverso, cuyo funcionmiento gener onds electromgnétics en un mpli gm de frecuencis que se trnsmiten, no solmente por el ire, sino tmién por todo tipo de cles o conductores y, en prticulr, trvés de l red de tensión eléctric. Asimismo, l propi red puede encontrrse distorsiond por ls fuertes vriciones de consumo que suelen producirse, principlmente, por l conmutción sore ell de elementos de potenci. En un circuito electrónico ls señles prásits deids l ruido se hcen presentes en términos de tensión trnsmitid trvés de ls interconexiones del sistem; pero, tmién, en términos de potenci que incide como ond electromgnétic desde el exterior. En generl, el ruido que gener el propio sistem digitl se trnsmite por el mismo en form de señl de tensión, principlmente por ls línes de limentción (VCC y 0), y el ruido electromgnético mientl se recie como señl de potenci rdioeléctric, cptd por ls diverss línes, componentes y ucles del sistem que ctún como pequeñs ntens receptors, en prticulr ls línes de interconexión, incluids ls de limentción. [Como complemento este prtdo, el cpítulo T3 trt con myor detlle el prolem del ruido en los sistems electrónicos.] 10.3.1. Mecnismos físicos de generción y cptción de ruido Ls leyes físics ignorn ls fronters conceptules que el diseñdor impone su circuito y prte de l energí del mismo puede lcnzr otros circuitos de su entorno y otrs prtes del propio circuito; demás, por cus de ess misms leyes físics, los componentes circuitles no se comportn de form idel (no se limitn ser los elementos de circuito en los que el diseñdor piens) sino que presentn multitud de efectos prásitos. Por otr prte, los circuitos electrónicos, como circuitos eléctricos que son, serán fectdos por los cmpos eléctricos, mgnéticos y electromgnéticos que llegn ellos, procedentes de otros equipos o fenómenos de nturlez eléctric.
10. Fmilis lógics integrds 229 Los principles mecnismos físicos de generción o cptción de «ruido electromgnético» son los siguientes: - tensiones producids por vriciones de intensidd sore elementos utoinductivos - ctución de los ucles de intensidd (espirs) como receptores y como emisores - oscilciones deids l presenci de utoinducciones y cpciddes prásits - coplo cpcitivo entre conductores próximos - impednci común en ls línes de retorno de vris señles. A continución, nlizremos con un poco de detlle estos fenómenos. ) Todo conductor present un ciert componente inductiv y responde ls vriciones de l intensidd que conduce con un trnsitorio de tensión: V = L.dI/dt. De est form ls vriciones de intensidd sores ls línes de limentción producen perturciones que fectn l tensión que trnsmiten. Lo mismo sucede con ls vriciones de consumo sore l red de tensión eléctric, que provocn perturciones que son propgds trvés de l red. Tmién en ls línes de señl se produce este efecto utoinductivo, pero tiene poc importnci, deido que, por lo generl, tles línes son muy corts; un excepción tener en cuent puede ser l líne que trnsmiten el reloj en los sistems síncronos. Los picos (glitches) de tensión origindos dependen de l mplitud de l vrición de intensidd y, tmién, de l velocidd de dich vrición, de l pendiente di/dt, de form que I reducids pero muy rápids pueden producir V preciles; un líne conductor de 10 cm, cuy utoinducción será cercn 0,1 µh, responde un umento de intensidd de 10 ma en 1 ns con un vrición de tensión de 1 V. En l conmutción de un puert oolen se producen importntes di/dt, deids l crg y descrg de sus cpciddes prásits y de ls cpciddes de entrd de ls puerts conectds su slid. Asimismo, en l conmutción suele presentrse un fuerte pico de intensidd, deido que durnte un muy pequeño intervlo de tiempo pueden conducir l vez los dos trnsistores de l etp de slid de l puert: los dos plnos P y N en el cso CMOS o los dos trnsistores de l configurción totem pole en TTL. Este pico de intensidd trvés de l mll de slid es deido que ntes de psr corte los trnsistores inferiores comienzn conducir los superiores o vicevers; no tiene importnci respecto l consumo, y que su durción es mínim, pero sí respecto l generción de ruido porque su mplitud es precile y su pendiente muy lt. 230 Electrónic Digitl De est form, l conmutción de ls puerts oolens gener perturciones sore l tensión de limentción que fectn l conjunto del circuito digitl. Este ruido, producido sore ls línes de limentción por ls vriciones de intensidd en ls conmutciones de ls puerts, puede reducirse en grn medid utilizndo condensdores de descoplo: pequeños condensdores de unos 10 nf conectdos los terminles de limentción y situdos justo l ldo de cd circuito integrdo. L misión de los condensdores de descoplo es «filtrr ls lts frecuencis», suministrndo directmente ls vriciones ruscs de intensidd. No deen ser condensdores electrolíticos, y que éstos presentn lts frecuencis un componente inductiv en serie no desprecile por lo que no resultn efectivos pr el filtrdo de vriciones muy rápids. ) En los circuitos electrónicos un señl eléctric es trnsmitid de un punto otro del circuito medinte un intensidd que, luego, requiere un líne de retorno; es decir, tod señl eléctric, incluid l propi tensión de limentción, form un «ucle de intensidd» (circul trvés de un espir cerrd). Todo ucle o espir es un receptor de cmpos mgnéticos y electromgnéticos y l efectividd de tl recepción es tnto myor cunto lo es el áre del ucle. De form, que los cles y pists de conducción de un circuito ctún como ntens y como espirs receptors de interferencis: recogen el efecto de los cmpos mgnéticos y de ls onds electromgnétics que llegn hst ellos. De hí l convenienci de minimizr l longitud de ls conexiones y el áre de los ucles: dee prestrse grn tención l diseño del circuito impreso, tnto en l colocción de los componentes como en ls pists de conexión. Los circuitos impresos no son un mero soporte mecánico y un simple conexiondo eléctrico, sino que determinn l topologí del circuito y, con ell, los coplmientos de ls perturciones: un uen diseño geométrico es fundmentl pr prevenirls. Pero, demás, en sentido inverso, cundo l intensidd es vrile, los ucles genern cmpos mgnéticos y onds electromgnétics, es decir, cd ucle de intensidd puede producir interferencis, que cusrán perturciones sore el propio circuito y sore otros circuitos. Tmién en lo que se refiere l emisión de interferencis interes en grn medid minimizr l longitud de ls línes de conexión y el áre de los ucles. c) Cles o pists lrgs presentn un utoinducción prásit precile que puede cominrse con ls cpciddes prásits del circuito y producir oscilciones. Normlmente, este tipo de oscilciones se evit con condensdores de descoplo que filtren ls limentciones, lo más cerc posile de ls etps funcionles.
10. Fmilis lógics integrds 231 d) Dos conductores próximos (por ejemplo, dos conductores de un mismo cle plno o dos pists que circuln prlels por un plc) presentn un efecto cpcitivo entre ellos, de form que un vrición de tensión en uno de ellos es trnsmitid prcilmente como trnsitorio l otro conductor. Ést es otr rzón pr reducir l longitud de ls pists o cles de conexión y procurr que no circulen prlels entre sí; cundo lo nterior no es posile (uses o cles plnos) puede reducirse mucho el coplo cpcitivo interclndo un pist intermedi conectd tensión 0 (ms). e) Tod líne conductor present un impednci (R, L) y, cundo por dich líne vijn dos señles, tl impednci es comprtid por ms (impednci común) y ls vriciones de tensión producids por un de ells fectn tmién l otr. L líne de retorno suele ser utilizd, l vez, por vris limentciones y/o señles, lo cul supone l existenci de un impednci común, de modo que ls cíds o vriciones de tensión generds sore dich impednci fectn ls diverss etps conectds l líne de retorno. 10.3.2. Medid de l inmunidd frente l ruido Interes conocer el mrgen disponile frente l ruido, es decir, el intervlo dentro del cul el ruido no produce errores sore los vlores oolenos, porque los desplzmientos de tensión que provoc quedn dentro de los intervlos signdos tles vlores. L inmunidd frente l ruido dee considerrse tnto en términos de tensión, como en términos de potenci y, especilmente, en estos últimos: el ruido es un potenci prásit (energí ctunte por unidd de tiempo) que pertur el sistem electrónico. El efecto de tl perturción depende de l resistenci sore l que ctú; sore resistencis js generrá déiles desplzmientos de tensión, mientrs que sore lts impedncis drá lugr fuertes modificciones de tensión. Se consider el efecto del ruido sore los nudos oolenos: los vlores oolenos están presentes en l slid de cd puert lógic y sore dich slid se encuentr conectd l entrd o ls entrds de ls puerts siguientes. Pr cd uno de los vlores oolenos l diferenci entre l tensión de slid que corresponde dicho vlor y l tensión límite que l posterior entrd dmite pr ese mismo vlor ooleno expres el mrgen de tensión, V(0) y V(1): V(1) = VoH ViHmín V(0) = ViLmáx VoL. Siempre que el efecto del ruido en tensión se inferior dicho mrgen l segund puert lógic cturá correctmente pues el desplzmiento en tensión permnece dentro del intervlo correspondiente l vlor ooleno. El mrgen de tensión no es completmente representtivo de l inmunidd frente l ruido; interes conocer tmién el mrgen de potenci (es decir, en términos de energí por unidd de tiempo): P = V 2 /R P = ( V) 2 /R 232 Electrónic Digitl Pr clculr el mrgen de ruido en potenci es preciso conocer l resistenci equivlente presente en el nudo ooleno: Vo slid de un puert Ro R L entrd(s) de l siguiente En l conexión de un slid un o vris entrds, l resistenci equivlente corresponde l prlelo de l resistenci Ro de slid de l primer puert con ls de entrd Ri de ls siguientes y, en dicho prlelo, predomin l resistenci de slid Ro por ser de vlor mucho menor que ls de entrd (lo cul viene exigido pr que exist un uen coplo en tensión). L resistenci de slid puede medirse (o clculrse prtir de los dtos de ctálogo) considerndo el desplzmiento en tensión que se produce en l slid cundo se fuerz un consumo de intensidd trvés de ell: Ro = Vo - V'o / I, siendo Vo l tensión de slid sin consumo de intensidd y V'o l tensión que corresponde un intensidd I en l slid. Conocid l resistenci de slid de l puert, el mrgen de ruido en potenci será: P(0) = ( V(0)) 2 /Ro(0) 10.3.3. Diseño pr evitr l producción y l recepción de ruido P(1) = ( V(1)) 2 /Ro(1). En el diseño de un sistem digitl es importnte reducir l mínimo tnto l generción de ruido por prte del propio sistem como l incidenci del ruido electromgnético presente en su entorno. [Los elementos «ntirruido» y ls considerciones que siguen serán trtdos con myor detlle en el cpítulo T3.] Condensdores de descoplo L generción de ruido por prte de los circuitos integrdos digitles puede deerse, como hemos visto, dos fctores principles: vriciones de consumo u oscilciones. Ls vriciones de consumo, prticulrmente en l conmutción de ls puerts, cusn pequeñs oscilciones mortiguds sore ls línes de limentción (que necesrimente son lrgs pr lcnzr todo el circuito); conviene reducir tles oscilciones medinte condensdores de descoplo conectdos sore l limentción: un condensdor de unos 10 nf (no electrolítico) l ldo de cd circuito integrdo. El condensdor de descoplo de l limentción proporcion los «picos» de vrición rápid de intensidd que se producen en ls conmutciones, evitndo que tles di/dt ctúen sore ls utoinducciones prásits de ls pists de limentción; demás, divide en dos prtes el «ucle de limentción», reduciendo su áre efectiv.
10. Fmilis lógics integrds 233 Estos mismos condensdores sore l limentción eliminn ls oscilciones de lt frecuenci que precen en los circuitos electrónicos por coplo entre cpciddes y utoinducciones prásits (simismo, conviene utilizr pists de conexión corts). Los condensdores de descoplo configurn un filtro LC ps-jo hci el circuito integrdo que reduce ls perturciones trnsmitids trvés de ls línes de limentción; el filtrdo se produce en ms direcciones, tmién respecto ls perturciones del circuito integrdo hci ls línes de limentción. Conviene simismo filtrr l limentción en l entrd de l mism cd plc circuitl, medinte un pr de condensdores de unos 100 µf y 100 nf, respectivmente (el segundo de ellos, no electrolítico); este filtrdo ps-j ctú; tmién; en ms direcciones: impide el pso de ls perturciones que llegn por ls línes de limentción y evit que ls producids en l plc se trnsmitn l resto del sistem. Apntllmiento y seprción glvánic Ls interferencis exteriores llegn un circuito electrónico medinte onds electromgnétics o trvés de línes de entrd o slid; se trt de poner pntlls frente l propgción de tles perturciones. Cundo un sistem digitl v trjr en situción de lto ruido electromgnético mientl (plnts industriles con máquins y motores potentes, etc ), es preciso pntllrlo medinte un crcs de tipo ferromgnético que constituy un uen jul de Frdy y islr glvánicmente, si es posile, sus entrds y slids, por ejemplo medinte copldores optoelectrónicos. L mejor efectividd de ls crcss se consigue medinte l utilizción de dos mteriles: el exterior conductor (core) que reflej los cmpos electromgnéticos y el interior de tipo ferromgnético que tenú fuertemente ls onds que lo trviesn. Es preciso, demás, minimizr ls dimensiones lineles de ls erturs de l crcs, segurr l continuidd eléctric de l tp de l mism y pntllr decudmente los cles de conexión que slen de l crcs (cles coxiles, trenzdos,...). Es importnte conectr l crcs l «ms» (tensión 0 V) del circuito que contiene pr evitr coplos cpcitivos doles entre conductores del circuito y l crcs, que pueden cusr peligross relimentciones positivs; est conexión dee hcerse en un solo punto, trvés de un condensdor. Los copldores optoelectrónicos integrdos están constituidos por un diodo emisor de rdición y un trnsistor fotodetector; de est form seprn físicmente su entrd de su slid y trnsmiten el correspondiente vlor ooleno trvés de un rdición óptic. 234 Electrónic Digitl Filtro de red En relción con l conexión l red de tensión eléctric de los circuitos limentdos desde ell, es necesrio filtrr ls perturciones de lt frecuenci que se trnsmiten trvés de l red y, l vez, impedir que el circuito trnsmit interferencis hci l red. Amos propósitos se consiguen medinte un filtro de red decudo; suelen ser filtros de tipo LC en configurción π que relizn el filtrdo de ls señles de lt frecuenci en mos sentidos: un pr de condensdores conectdos tierr mos ldos de un oin, duplicndo dicho filtro pr cd un de ls dos línes de entrd de l red y con ms oins enrollds sore un toroide de ferrit de form que los cmpos mgnéticos deidos l consumo de intensidd se compensen y no se sture l ferrit. Plno de ms Un últim considerción, que result ser de sum importnci, se refiere disponer de un uen distriución de l «ms» (nudo de tensión de referenci, 0 V); se trt de los cminos de retorno (tnto pr l limentción como pr ls señles), con el ojetivo de reducir en lo posile l longitud de ls línes de retorno, el áre de los ucles que conformn y l impednci comprtid que presentn. Lo idel, ser posile, es configurr un «plno de ms», dedicndo ell tod un cp de circuito impreso multicp. Sore un plno de ms los cminos de retorno de l limentción y de ls señles se justn l condición de recorrido mínimo en el cso de señles de j frecuenci o de áre mínim de ucle pr señles de lt frecuenci; ms situciones son ls más fvorles desde el punto de vist de cptción o generción de ruido. Además, este tipo de cminos reduce tmién l mínimo l impednci común comprtid por vris señles: en el cso de js frecuencis prevlece el efecto resistivo de tl impednci, mientrs que pr frecuencis lts import más el specto inductivo. Cundo no es posile disponer de un plno de ms, conviene distriuir dich tensión 0V en l form que más se proxime l mismo: provechr tod l superficie lire del circuito impreso pr generr «áres de ms»; utilizr pists directs, corts y gruess; conectr, en l medid de lo posile, ls diverss pists de «ms» en retícul;... Cundo coexistn en un mism plc circuitl prtes digitles, nlógics y/o de potenci conviene trzr por seprdo ls línes de ms de ls misms, de form que los retornos de intensidd de l prte digitl no se ven fectdos por los nlógicos o de potenci y vicevers. Los optocopldores permiten estlecer un seprción glvánic en ls entrds y slids que conectn el circuito con el exterior; est seprción interrumpe l continuidd eléctric y, con ell, l comunicción de ruido trvés de ell, filtr fuertemente el ruido (y que el esclón energético pr trvesr un optocopldor es lto), divide los ucles en dos prtes (reduciendo su áre efectiv) y rompe los posiles ucles que se formn l conectr l «ms» de ls línes lrgs de entrd o slid «tierr» en sus dos extremos.