A3 Apéndice al capítulo 10 Puertas lógicas con transistores bipolares

Transcripción

1 A3 Apéndice l cpítulo 10 Puerts lógics con trnsistores ipolres El trnsistor ipolr como inversor El circuito ásico de un trnsistor en emisor común, según el esquem de l figur, reliz l operción oolen de negción o complementción: inversor. V i R B se VCC R C colector emisor V o Inversor: Vi = 0 = "0" corte Vo = = "1" Vi = = "1" sturción Vo = 0 = "0" Se utilizn los dos estdos extremos de este circuito: - estdo de corte: Vi = 0 Ic = 0 Vo = VCC - estdo de sturción: Vi = VCC Vo = 0. L situción de corte qued segurd siempre que Vi < Vµ (tensión umrl del diodo se-emisor, pr el silicio 0,6 V), en cuyo cso IB = IC = 0 y l tensión de slid es igul l de limentción del circuito (no hy cíd de tensión sore RC), Vo = VCC. L situción de sturción supone que VCE = 0 y, por tnto, IC = VCC/RC; pr mntener tl intensidd de colector se necesit un intensidd de se suficiente: IB > IC / ß = VCC / (ß. RC), siendo ß l gnnci en corriente del trnsistor; como l tensión de entrd en este cso será Vi = V(1) = VCC IB = (VCC - VBE) / RB VCC / RB h de ser myor que VCC / (ß. RC): VCC / RB > VCC / (ß. RC) o se, RB < ß. RC condición de sturción pr un tensión de entrd igul l tensión de limentción. Por otr prte, l intensidd de se del trnsistor no dee superr un vlor límite IBmáx propio del trnsistor, lo que impone un segund condición: VCC / RB < IBmáx, o se, RB > VCC / IBmáx. VCC / IBmáx < RB < ß. RC Dentro de estos dos límites puede elegirse l resistenci RB en un mpli gm de vlores; cunto menor se RB más profund será l situción de sturción cundo ést se lcnce, mientrs que vlores ltos de RB fvorecen el estdo de corte, siendo precismente l trnsición de sturción corte l que present myores retrdos. L resistenci de colector RC h de ser elegid dentro de un compromiso entre velocidd y consumo; cunto menor es RC menores son tmién ls constntes de tiempo socids l trnsistor y éste conmut más rápidmente, pero consume más. 318 Electrónic Digitl L conmutción de este circuito inversor requiere fuertes vriciones de l concentrción de portdores minoritrios en l región de se, hid cuent de que dich concentrción es muy diferente en corte (prácticmente nul) y en sturción; tles vriciones de crg en l se del trnsistor necesitn los correspondientes tiempos pr l cumulción o eliminción de crg, que se mnifiestn como tiempos de retrso. L siguiente figur represent l respuest de un inversor frente un ond cudrd en su entrd: Vi Vo 0 V 0 V tiempo de jd 0 V tiempo de suid tiempo de lmcenmiento L trnsición corte es más lent que l de sturción, es decir, es más costoso (en vrición de crg en se y, por tnto, en tiempo) el pso de sturción corte que el recíproco de corte sturción. En tl sentido, no interes forzr mucho l sturción, o se, l desiguldd RB < ß. RC. El orden de mgnitud de los tiempos de retrso en l conmutción expresdos en l figur nterior depende del tiempo medio de recominción de portdores minoritrios en l se: τ B es un prámetro crcterístico del trnsistor, cuyo orden de mgnitud suele encontrrse entre 0,1 y 1 µs pr trnsistores normles de silicio; cunto menor se dicho vlor, más rápid será l conmutción del trnsistor. Es posile mejorr ms trnsiciones medinte l inclusión de un condensdor CB en prlelo con l resistenci de se: V V i C B R B CC R C V o Tomás Pollán Sntmrí. Tecnologí Electrónic. E.U.I.T.I.Z. Universidd de Zrgoz. tpolln@post.unizr.es

2 A3. Puerts con trnsistores ipolres 319 El condensdor CB comunic l se un impulso de crg en cd trnsición, que se trduce en un rápid vrición de l concentrción de portdores minoritrios: pr CB.RB = τ B los impulsos de crg comunicdos por el condensdor CB coinciden exctmente con l vrición glol de portdores minoritrios en l se y se consigue un respuest muy rápid un ond cudrd en l entrd del inversor. 320 Electrónic Digitl El inconveniente principl de ls nteriores puerts lógics consiste en necesitr tntos trnsistores como entrds; puede ser evitdo utilizndo un único trnsistor y dotándole de vris entrds trvés de circuitos RB // CB. Puerts con trnsistores discretos * A prtir del esquem circuitl del inversor, l conexión de trnsistores en serie (operción "y") o en prlelo (operción "o") d lugr puerts inversors Nnd y Nor: * Ests puerts resultn muy útiles y económics pr relizr funciones oolens con componentes discretos; con culquier de ms puede construirse tod l lógic oolen. Con trnsistores PNP resultrán ls puerts siguientes: Puert ásic TTL L puert ásic TTL es de tipo "y-negd" (Nnd), constituid por tres etps sucesivs: un trnsistor multiemisor que ctú como puert "y" de diodos, un inversor formdo por un simple trnsistor que conmut entre corte y sturción y un mplificdor de intensidd con dos trnsistores en push-pull (etp de slid denomind totem pole). 4K 1K6 + 5V 130 T1 * T * T2 Hid cuent l propiedd de «operción únic» que posee tnto l puert "y-negd" (Nnd) como l "o-negd" (Nor), puede construirse culquier función oolen utilizndo solmente puerts Nnd o puerts Nor. 1K L socición de trnsistores en serie no suele utilizrse por presentr ligeros prolems de desplzmiento de nivel (cundo los trnsistores se encuentrn en sturción VCE = 0,2 voltios y en el cso de trnsistores en serie sus tensiones VCE de sturción se sumn); l socición en prlelo result un esquem de puert lógic muy útil y, precismente, fue el primero en ser utilizdo en los circuitos integrdos digitles (fmili lógic RTL). I

3 A3. Puerts con trnsistores ipolres 321 El funcionmiento de l puert TTL es el siguiente: Cso de que tods ls entrds se encuentren 1, l intensidd de corriente que circul por l primer resistenci (4K) lleg l se del trnsistor centrl T trvés del diodo se-colector del trnsistor multiemisor de entrd; T se stur y tmién lo hce T2, de form que l tensión de slid se sitú en 0 ( 0,2 V); el diodo en serie con T1 impide que este trnsistor conduzc. Cundo lgun de ls entrds se encuentr 0, l intensidd de l menciond resistenci (~ 5 V / 4K = 1,2 ma) es conducid «hci fuer» por el correspondiente diodo se-emisor del trnsistor multiemisor; T y T2 se encontrrán en corte y, por tnto, T1 ps conducción: l tensión de slid será 5 - VBE1 - VD 3,8 V, que corresponde l 1 (pero que es sensilemente inferior l tensión de limentción). Ddo que pr imponer un 0 un entrd TTL es preciso sumir «hci fuer» un intensidd de 1,2 ma, un entrd TTL «l ire» equivle un 1. Ahor ien, nunc dee dejrse un entrd l ire pues constituirá un pequeñ nten cpz de reciir todo tipo de «ruido» electromgnético; ls entrds no utilizds deen nulrse conectándols 1 (cso de puerts Nnd). L función de trnsferenci Vo-Vi es l representd en l siguiente figur: Vo Vi - pr Vi < 0,6 V l tensión de slid Vo será de 3,8 V - entre los vlores de 0,6 y 1,5 V de l tensión de entrd, l de slid conmut de 3,8 0,2 V; est trnsición se reliz en dos trmos: l vrir l entrd de 0,6 1,2 V l slid ps de 3,8 3 V y de 1,2 1,5 V en l entrd l slid desciende ruptmente de 3 0,2 V - pr Vi > 1,5 V, l tensión de slid será de 0,2 V. Se hn utilizdo en este nálisis tensiones umrles de 0,6 V pr los diodos; 0,7 V pr l unión se-emisor en sturción y 0,2 V pr l tensión colector-emisor en sturción. 322 Electrónic Digitl De cuerdo con dich función de trnsferenci, el digrm slid/entrd será: Slid 3 V 0,2 V 5 V Entrd 1,5 V 1,2 V I il = 1,2 ma (1) = 1,5 V (0) = 1 V El mrgen de tensión pr el ruido es de 1,5 V pr slid 1 y 1 V pr slid 0. El consumo de est puert TTL es myor pr slid 0, en cuyo cso el trnsistor T se encuentr en sturción, conduciendo trvés del mismo proximdmente 3,2 ma: trnsistor T VC = VE+VCE,st = VBE2+VCE,st 0,9 V; IC (5-0,9)/1,6K = 2,5 ma; VB = 2VBE,st 1,4 V; IB (5-1,4-0,6)/4K = 0,7 ma. En cmio, pr slid 1 l intensidd más importnte es l que circul por l primer resistenci (4K): I (5-0,6)/4K = 1,1 ma. El consumo promedio se sitú en unos 2 ma (10 mw) que representn un consumo reltivmente lto: tnto el suministro de intensidd desde l tensión de limentción como l disipción de potenci en los integrdos llegn lcnzr vlores importntes cundo se utiliz un grn número de puerts. L velocidd de conmutción de l puert TTL está relciond con el prámetro τ B de sus trnsistores, cuyo vlor se sitú en el orden de 10 ns; del mismo orden de mgnitud son los tiempos de propgción típicos: tphl y tplh. Por otr prte, es preciso tener en cuent que en el momento de l conmutción se produce un ligero pico de consumo deido que, durnte un instnte, se superpone l conducción de los dos trnsistores de l etp de slid T1 y T2; este soreconsumo dinámico es, en promedio, desprecile pero gener perturciones sore l líne de limentción que pueden fectr los vlores lógicos.

4 A3. Puerts con trnsistores ipolres 323 Diversidd de series TTL Dentro de l fmili TTL se hn desrrolldo diverss series con prestciones específics. Ls crcterístics numérics (vlores de ls resistencis, velocidd, consumo, etc.) detllds nteriormente corresponden l primer serie 74, que se conoce como serie norml o estándr (si ien se encuentr hoy en dí en desuso). Ls principles mejors respecto l serie 74 inicil se deen tres tipos de modificciones: - Aumentndo el vlor de ls resistencis se consigue reducir el consumo (pero, l vez, umentn los tiempos de conmutción y disminuye l velocidd de trjo): serie de «jo consumo» 74L, cuyo consumo promedio se sitú en el orden de 0,2 ma y sus tiempos de propgción en unos 40 ns. - L utilizción de trnsistores Schottky (ipolres en cuy unión se-colector, en prlelo con l mism, se ñde un diodo Schottky que impide l trnsistor entrr en sturción profund) permite un conmutción mucho más rápid: serie «TTL Schottky» 74S con tiempos de conmutción de 3 ns y un consumo promedio de 4 ma. - Cominndo ms modificciones se consigue un serie de consumo reducido y velocidd de conmutción nálog l serie estándr: serie «TTL Schottky de jo consumo» 74LS, con tiempos inferiores los 10 ns y consumo promedio de 0,5 ma. - L reducción de tmño de los trnsistores integrdos y l correspondiente reducción de sus efectos cpcitivos h ddo lugr series «vnzds» con menores tiempos de conmutción: 74ALS y 74AS (tiempos del orden de 2 ns y 1 ns, respectivmente). Sum de productos: puert nd-or-i Ls entrds de l puert ásic "y-negd" (Nnd) de l fmili TTL pueden ser mplids, en l form representd en l figur siguiente, configurndo un puert con ls operciones "y" "o" "negción": puert "y-o-negd" (AND-OR-I); est puert es summente útil, y que reliz directmente l «sum de productos» que corresponde l form cnónic de un función (tomndo, pr ello, l sum de productos de l función negd, y que existe un inversión en l slid de est puert). 324 Electrónic Digitl Crcterístics de l serie LS según ctálogo Los dtos utilizdos en este prtdo corresponden l circuito integrdo 74LS00 en el ctálogo de Texs Instruments. Temperturs L tempertur de funcionmiento de l serie LS-TTL rc el intervlo entre 0 C y 70 C y puede lmcenrse temperturs entre -65 C y 150 C. Tensión de limentción L tensión de limentción es l hitul de 5 voltios; el intervlo de tensiones dmitido v de voltios, lo cul requiere un uen filtrdo y posterior estilizción en l fuente de limentción. Tensiones e intensiddes: V o -V i, I o, I i VoL = 0,35 V pr IoL = 8 ma ViLmáx = 0,8 V IiL < - 0,4 ma VoH = 3,4 V pr IoH = - 0,4 ma ViHmín = 2 V IiH < 20 µa Slid I oh= -0,4 ma 3.4 V 0,35 V I ol = 8 ma 5 V 0V Entrd I ih < 20 µa 2 V 0,8 V I il< 0,4 ma (1) = 1,4 V I o / I i = 20 (0) = 0,45 V Es importnte tener en cuent que el vlor 0 en un entrd requiere un intensidd «hci fuer» del orden de 0,2 ma. Inmunidd frente l ruido c d y =. + c.d Los márgenes de ruido en tensión, clculdos en l gráfic nterior, son: (0) = 0,45 V (1) = 1,4 V Puert AND-OR-I

5 A3. Puerts con trnsistores ipolres Electrónic Digitl Pr clculr los márgenes de ruido en potenci es necesrio deducir ls resistencis de slid en el propio esquem circuitl de l puert LS-TTL: Ro(0) = resistenci del trnsistor inferior en sturción 10 Ω; Ro(1) resistenci en serie con el trnsistor superior = 110 Ω. Con tles vlores los márgenes de ruido en potenci son de: P(0) = / 10 = 20 mw P(1) = / 110 = 18 mw El mrgen de ruido en potenci es de unos 20 mw. Ce oservr que, unque el mrgen en tensión es mucho menor pr el 0 que pr el 1, en potenci mos márgenes son precidos, e incluso es peor pr el 1, y que su resistenci de slid es mucho myor. Velocidd de trjo Los tiempos de propgción (tplh y tphl) son del orden de 10 ns; por tnto, se requieren tiempos de it superiores 20 ns, lo que permite un frecuenci máxim de reloj de 25 MHz. Consumo ICCL ~ 0.2 ma en promedio: ICC ~ 0.4 ma ICCH ~ 0.6 ma P ~ 0.4 x 5 = 2 mw Conectividd L cpcidd de crg fn-out viene dd por el cociente entre intensiddes de slid y de entrd, y que l conectr vris puerts l slid de otr se requiere que ést suministre intensidd suficiente pr segurr el vlor ooleno de entrd en ls siguientes (en prticulr, pr segurr el 0). fn-out = Io / Ii = 20. En cunto l fn-in existen puerts integrds de hst 8 entrds. Se dispone de inversores con entrds con histéresis, tipo Schmitt, cuys tensiones de dispro son, proximdmente, 0,8 y 1,6 V, y de puerts con slids en colector ierto; simismo, existe un mpli disponiilidd de puerts y loques con slids triestdo.