Integración de un Hardware Configurable y una Aplicación basada en CMS-LMS para e-learning de Circuitos Digitales.

Transcripción

1 Integración de un Hardware Configurable y una Aplicación basada en CMS-LMS para e-learning de Circuitos Digitales. Jorge E. QUIÑONES* jorge.quinones@correounivalle.edu.co Edison F. ENRIQUEZ* edison.enriquez@correounivalle.edu.co Duván F. GARCÍA* duvan.garcia@correounivalle.edu.co Alexander VERA* alexander.vera@correounivalle.edu.co *Grupo de Arquitecturas Digitales y Microelectrónica Universidad del Valle, A.A , Cali Colombia Álvaro BERNAL* alvaro.bernal@correounivalle.edu.co RESUMEN La constante evolución de las Nuevas Tecnologías de la Información y de las Comunicaciones - NTIC ha revolucionado los procesos de enseñanza gracias a la virtualización de los espacios de aprendizaje. En un campo extenso como la ingeniería, las didácticas experienciales resultan importantes ya que estas involucran laboratorios, simulaciones y verificaciones entre otros aspectos metodológicos. Este trabajo propone la implementación de un sistema informático que posibilita la experimentación remota con sistemas digitales. Por una parte, la aplicación web ha sido desarrollada mediante la integración de un Sistema Gestor de Contenido (CMS) con un Gestor de Aprendizaje (LMS) explorando así las principales caracteristicas de ambos gestores, como la vinculación de herramientas de interactividad de la web 2.0; por otro lado, la plataforma hardware que los usuarios pueden acceder está basada en una arquitectura reconfigurable, sobre la que pueden ejecutar pruebas desde un analizador lógico embebido y cuyos resultados se pueden apreciar en la herramienta para visualización disponible en la aplicación web. Palabras Claves: Gestores de contenido (CMS), Gestores de aprendizaje (LMS), semipresencialidad, plataforma software, plataforma hardware, laboratorios remotos, sistemas digitales, FPGA, Analizador lógico 1. INTRODUCCIÓN La experimentación es actualmente una componente fundamental para la consolidacion del desarrollo de competencias en los procesos de enseñanza/aprendizaje de nivel superior. En el contexto de la ingeniería electrónica, la instrumentacion, montaje, software e interfaces para adecuación de prácticas de laboratorio requiere de una inversión considerable en tiempo y dinero. No obstante, representa un reto garantizar la accesibilidad de todos los estudiantes a estos espacios, inclusive aquellos con dificultades socieconómicas y limitaciones físicas. La evolución de las nuevas tecnologías de la información y las comunicaciones - NTIC ha impulsado la evolución de sistemas como los laboratorios remotos hacia instancias cada vez más complejas, brindando soporte en línea al monitoreo y control de una planta física, generalmente vía Web. Los principales desarrollos internacionales en este campo plantean arquitecturas y aplicaciones para garantizar el acceso de usuarios a una planta física remota. Sin embargo, es necesario introducir plataformas virtuales y herramientas Web 2.0 con un enfoque didáctico, dado el carácter educativo que implica el contexto de los laboratorios remotos. Algunas propuestas se acercan a esta perspectiva, planteando sistemas con interfaces interactivas que consideran la adaptación de equipos comerciales como recursos hardware en servicio. La herramienta que se propone en este documento considera la integración de un conjunto de componentes hardware y software que convergen en una plataforma de experimentación remota de bajo costo, para programación y pruebas sobre diseños de circuitos digitales. Para esto, se ha diseñado una placa con dispositivos programables y una aplicación web que permite la interacción entre los usuarios y el recurso hardware. Este último incorpora un analizador lógico y un FPGA (Field Programmable Gate Array) como módulos independientes, para asegurar la disponibilidad de todo el dispositivo reconfigurable. Por otra parte, la aplicación web permite la configuración y operación del recurso hardware, de manera que el usuario pueda visualizar los datos del test para su análisis. Además, se han incorporado servicios web 2.0 sobre la interfaz de usuario, mediante la integracion entre un sistema gestor de contenidos (CMS Content Management System) y un sistema gestor de aprendizaje (LMS Learning Management System). Dada la estructura modular de ambos gestores, se sistematiza la adición de componentes como chats, foros, wikis, encuestas, entre otros. En este documento se describe un modelo de laboratorio remoto propuesto para apoyar el aprendizaje en línea de sistemas digitales. Este modelo involucra una tarjeta electrónica para experimentación, la cual tiene conectividad USB (Universal Serial Bus) con el servidor de hardware (PC) y que a su vez reúne un analizador lógico, unidad de memoria, interfaces de conexión, un FPGA, un módulo de comunicación y un administrador de tareas basado en un microcontrolador. Esta administración se efectúa desde un sistema operativo en tiempo real (RTOS Real Time Operating System) que se ejecuta en el microcontrolador. Finalmente, se presenta el modelo de la aplicación web en la que está soportada toda la información del portal sobre motores de bases de datos.

2 2. ESTADO DEL ARTE Las habilidades que se desarrollan a través de la experimentación en el aprendizaje de la ingeniería, constituyen una base fundamental para el desempeño exitoso del futuro profesional. Esto hace que la disponibilidad de laboratorios o aulas especializadas sea directamente proporcional a la calidad de las competencias desarrolladas en diferentes campos de esa disciplina. En la enseñanza de la ingeniería electrónica se han incorporado acertadamente los laboratorios de experimentación remota, con el fin de maximizar la disponibilidad de espacios prácticos. Actualmente, la adaptación de estos laboratorios son objeto de investigación en diferentes partes del mundo, con enfoques disciplinares, arquitecturales, técnicos y pedagógicos, que permiten enriquecer cada vez mas este recurso didáctico. La incorporación del aprendizaje colaborativo a proyectos prácticos fue propuesto por [1], en el que se proyecta un vínculo entre los aspectos tecnológicos y metodológicos, haciendo uso del lenguaje para descripción de hardware VHDL. El proyecto permitiría contrarrestar las limitaciones de presupuesto e infraestructura física, con el acondicionamiento técnico de equipos al interior de los laboratorios. En [2] se presenta un laboratorio web basado en plataformas reconfigurables. El entorno permite trabajar de forma remota con las herramientas de síntesis e implementación de un diseño digital sobre un FPGA. Adicionalmente, el sistema hace posible la compilación remota de código fuente, escrito en lenguaje C, para ejecutarse en el procesador embebido de la plataforma. En [3] se propone mejorar y ampliar las oportunidades de aprendizaje práctico para los estudiantes, posibilitando el uso remoto de herramientas de laboratorio y flexibilizando los horarios de acceso. El desarrollo del software se basa en LabView, que facilita la creación de instrumentos virtuales y su manejo remoto. El acceso remoto a recursos hardware, basados en arquitecturas reconfigurables, se ha explorado significativamente dada la viabilidad de adaptación a múltiples esquemas. Los desarrollos expuestos en [4][5][6][7] explotan esta virtud de la lógica programable para concebir subsistemas hardware con arquitecturas propuestas para cada campo de aplicación. Otros proyectos notables en la bibliografía enfatizan sobre la adopción de plataformas de software para la enseñanza en campos disciplinares específico; por ejemplo, el sistema eportfolio integrado con un laboratorio remoto [8], propone un entorno de aprendizaje personal que permite a los estudiantes documentar y compartir tanto su experiencia como los resultados obtenidos. Dicho trabajo se basa en el proyecto PeTEX e involucra características de integración con el software de aprendizaje de manera personalizada, en las áreas de automatización, tecnología de medición y robótica, con soporte de cámara Web. La plataforma e-ducativa es una herramienta comercial, producto de una empresa de tecnología informática, que brinda soporte a servicios como mensajería, chats y foros[9]. La herramienta propuesta en [10] permite la experimentación sobre dispositivos semiconductores como diodos, zener, fototransistores y diodos emisores de infrarrojo entre otros. No obstante, el LMS adoptado para esta aplicación resulta propietario más no abierto. Adicionalmente, la disponibilidad del laboratorio está condicionada por la creación de una actividad a cargo de un profesor, lo que podría resultar inconveniente dada la no automatización del proceso y además se crea la necesidad de módulos de desarrollo para la experimentación remota que suelen implicar costos elevados. 3. NECEDADES NTIC EN LA ENSEÑANZA - APRENDIZAJE DE CIRCUITOS DIGITALES Las NTIC han alcanzado un auge acelerado y están presentes en casi todas las esferas del desempeño humano, en particular en la educación superior, tanto en la docencia como en la investigación, la gestión escolar y administrativa [11]. En consecuencia, se incluye la electrónica como tecnología base que soporta el desarrollo de las telecomunicaciones y la informática en general. Por otra parte, en la enseñanza de circuitos digitales el aprendizaje experiencial es fundamental. En esta área es imprescindible que el estudiante pueda simular funciones lógicas, implementarlas y validarlas con base en medidas instrumentales. Para ello se requiere la adquisición de módulos de entrenamiento basados en arquitecturas digitales reconfigurables, lo que representa un recurso didáctico que no es asequible para todos los estudiantes, dados los costos que puede representar. Los instrumentos de medida son también de alta relevancia como elemento de laboratorio, pero constituyen un recurso igualmente limitado en accesibilidad. Por lo tanto, es importante la disponibilidad de los recursos mínimos de laboratorio para que el proceso de formación académica en esta área involucre el desarrollo de competencias experienciales. En este campo, las NTIC permiten garantizar el acceso a la experimentación virtual y remota, a través de servicios adaptables a cada modelo de enseñanza/aprendizaje. Así, se conseguirán simultáneamente dos objetivos didácticos: El primero consiste en realizar prácticas relacionadas con los circuitos digitales, ampliando la disponibilidad del laboratorio y segundo, desarrollar en los estudiantes las habilidades en el manejo de las NTIC[12]. El desarrollo y oferta actual de servicios basados en apps sociales con contenidos multimediales, hacen parte de la Web 2.0. Con esta tendencia se plantea una nueva visión y una ventana de oportunidades para la innovación de la educación y la gestión del conocimiento a nivel organizacional y personal. El software social: blogs, wikis, marcadores sociales, servicios RSS, podcasts, repositorios sociales de videos, fotos, presentaciones, archivos, etc. representa un soporte robusto para los procesos y prácticas educativas abiertas, especialmente para las universidades. 4. ARQUITECTURA Y MODELO DE INTEGRACIÓN PROPUESTOS La arquitectura implementada para el laboratorio se ilustra en la Figura 1, donde se observa el uso de tres servidores. El primero es el servidor Web, encargado de controlar la interfaz de usuario y una base de datos; el segundo servidor es de control de Hardware y tiene como función interactuar con la tarjeta de experimentación, a través de una comunicación USB y finalmente, está la cámara IP que actúa como un servidor de video para dar al usuario un acercamiento visual con la tarjeta de experimentación. a. Plataforma Hardware La plataforma hardware propuesta está basada en un FPGA como elemento reconfigurable, totalmente disponible para el usuario. Con el objetivo de dar soporte a la validación de funciones lógicas implementadas por el usuario y garantizar el cierre del ciclo de diseño, se incorpora un CPLD (Complex Programmable Logic Device) con funciones de analizador lógico, el cual fue descrito en VHDL. Este módulo instrumental de 32 canales lógicos, se conecta al FPGA a través de un grupo

3 de líneas para generación de estímulos y adquisición de muestras. Así mismo, requiere de un bloque de memoria (SRAM) para el almacenamiento de las muestras obtenidas bajo los parámetros especificados por el usuario. Finalmente, el control y comunicación de la plataforma hardware son gobernados por un sistema RTOS que corre sobre un microcontrolador de 16 bits, que cuenta con diversos módulos que involucran procesamiento especializado, ademas de soportar protocolos de comunicación como USB, I2C y SPI. TARJETA FPGA-µC FUENTE 3.3V FPGA I/O FPGA µc I/O PROGRAMACION DEVICES FUENTE 2.5V Y 1.2V DATOS Y ESTIMULOS CONTROL DATOS MUESTREADOS CPLD SRAM TARJETA CPLD FUENTE 3.3V Y 1.8V Figura 1. Arquitectura General del Sistema En la Figura 2 se muestra el esquema de implementación propuesto en la fase inicial, para facilitar la validación de bloques funcionales. Se pueden identificar dos placas: la etiquetada como Tarjeta FPGA-uC involucra el FPGA, el microcontrolador (uc), sus circuitos de configuración y programación, así como los dispositivos de E/S de uso general disponibles para prácticas complementarias de usuario. La Tarjeta CPLD integra el módulo analizador lógico y su memoria SRAM de muestreo. La configuración del FPGA se realiza mediante el modo SelectMAP, cuyo control es con bus dedicado desde el uc, según documentación técnica de la familia y fabricante seleccionados [13]. No obstante el CPLD se constituye como un dispositivo programable, se le otorga una interfaz de configuración JTAG, mediante la cual se programa una vez con la arquitectura del analizador logico diseñada. El sistema de comunicación y administración para el módulo de entrenamiento es realizado por el microcontrolador a través de un RTOS que cumpla con las exigencias de comunicación con servidor y manejo de la lógica del FPGA, analizador lógico y memorias. El planificador seleccionado para esta plataforma corresponde al sistema operativo FreeRTOS y las tareas implementadas sobre un kernel apropiativo son: Comunicación con servidor, decodificación de instrucciones, lectura/escritura en memoria Flash, lectura de memoria SRAM, configuración de analizador lógico y configuración FPGA. Las dos primeras tareas presentan la prioridad más alta, mientras las restantes pueden ser creadas temporalmente para un uso más eficiente de la memoria de datos del uc. Los bloques de alimentación que se muestran en la Figura 2, son resultado de los requerimientos de potencia de los principales componentes de las placas y se implementan con reguladores de conmutación. Los bancos de E/S del FPGA, incluso los que reciben estímulos de entrada desde el CPLD y los que suministran los datos a muestrear, operan con niveles LVCMOS33; sin embargo, debe cumplirse con niveles de 2.5V y 1.2V para alimentación auxiliar (VCCAUX) y operación interna (VCCINT). Por parte del CPLD, se manejan los mismos niveles de voltaje en sus bancos y requiere una alimentación auxiliar de 1.8V. Figura 2. Esquema de Implementación Plataforma Hardware Los dispositivos seleccionados para la implementación de esta plataforma son: FPGA de Familia Spartan-6, CPLD de Familia CoolRunner II, Microcontrolador de Familia dspic33, Memoria SRAM IS61WV102416BLL. Dado que estos dispositivos tienen unas especificaciones de temporización para operación en altas frecuencias, es necesario considerar aspectos fundamentales del diseño de PCBs para tales condiciones. La metodología aplicada para el diseño de la plataforma hardware se muestra en el diagrama de flujo de la Figura 3. b. Aplicación Software La aplicación software se ha diseñado en dos etapas: la interfaz gráfica de usuario y la implementación del software requerido, con el establecimiento previo del protocolo de comunicación con la tarjeta de experimentación. La descripción general de la interacción entre el sistema y los usuarios se presenta en la Figura 4. Para dar funcionalidad a la aplicación de la interfaz de usuario se han utilizado herramientas como el servidor web Apache. Se utiliza también el paquete WampServer, que adicional al servidor web proporciona un intérprete de PHP y una base de datos MySQL, desde la cual se administra el registro de usuarios y el contenido del sitio web. Para la construcción de este website se instala un gestor de contenidos (CMS) de código libre, que simplifica la organización de la interfaz gráfica de usuario y la información disponible para el mismo. La tarjeta para experimentación no soporta acceso concurrente, por lo que se ha implementado un sistema gestor de citas que habilita el hardware para un único usuario por turno. Este sistema usa la base de datos para asociar los horarios asignados con la información personal de usuario. El usuario registrado en la base de datos y que ingresa al sitio web sin haber solicitado una cita, tiene acceso a todas las herramientas que la aplicación web proporciona excepto a la tarjeta de experimentación. Las herramientas que la página web proporciona a los usuarios y que son administradas por los docentes obedecen a tareas, módulos de encuesta, consulta, base de datos, módulos Wiki, talleres, entre otros. Adicionalmente, los usuarios tienen acceso a una cámara Web que permite a los

4 estudiantes observar en tiempo real las pruebas que se realicen sobre los elementos visuales de la tarjeta como leds, displays 7 segmentos y LCDs (Liquid Crystal Display). INICIO DEFINICION DEL STACKUP Y PLACEMENT disponibles de la configuración del analizador lógico para que el sistema pueda avanzar a la siguiente etapa. Un servlet examina la coherencia entre todos los parámetros de configuración del analizador lógico (6). INGRESO AL TIO SELECCION HERRAMIENTA CAD RUTEO PRIORITARIO (RELOJ, LINEAS DIFERENCIALES) Autenticación de Usuarios CREACION Y ADMINISTRACION DE PROYECTO (Librerias Componentes) RUTEO GENERAL Y PLAS SHIELD Docente? Registrar Usuarios EDICION DE ESQUEMATICO Y SOPORTE CREACION REGLAS DE DISEÑO GENERACION ARCHIVO PCB DRC REVION INTEGRIDAD DE SEÑAL INTEGRIDAD SEÑAL OK? Revisar Contenidos del curso, tareas, guías e información etc.. Hacer uso de redes sociales, foros y chats Observar resultados del Lab. Y cámara web Cita Programada? Cargar Archivo de Configuración de la FPGA Configurar Analizador Lógico Creación de Cursos: -Información -Guías de Laboratorio -Tareas -Quices -Chats -Foros -Calificaciones Modificar Contenido Modificar Aspecto del Sitio FOOTPRINTS OK? GENERACION GERBER Figura 3. Secuencia de diseño Plataforma Hardware Por otra parte, si el usuario registrado que ingresa al sitio tiene una cita asignada y cumple con los requisitos de tiempo definidos en el sistema, debe seguir un asistente diseñado para garantizar la secuencia indicada en la Figura 4: configuración de la FPGA mediante carga de archivo *.bit; upload de archivo para la generación de estímulos sobre el diseño bajo prueba (DBP) y finalmente, configuración del analizador lógico. Para este último, se habilitan los siguientes campos: tipo de disparo (pre-post Trigger, flanco, nivel), número de bits, número de muestras, frecuencia de muestreo y selección del ancho del canal (8,16 o 32). El diagrama de flujo de la Figura 5 describe los pasos involucrados en el sistema para el desarrollo de una práctica con la tarjeta de experimentación. Cabe destacar que para extender las funciones del servidor web se han implementado servlets de java que posibilitan el manejo de archivos (escritura/lectura) y diferentes clases, aprovechando su carácter de programación orientada a objetos. Para establecer comunicación a través de USB con la tarjeta de experimentación se utilizaron las clases que entrega el paquete ch.ntb.usb de java; este paquete hace parte del proyecto Java libusb, el cual se distribuye bajo licencia GNU-LGPL. El usuario que cumple con los requisitos del sistema puede ingresar al laboratorio, para que el archivo de configuración del FPGA se cargue (1), a través de un servlet que se ejecuta en una capa inferior a la interfaz gráfica. El sistema a través de un javascript verifica que la extensión del archivo es la correcta (2). En la etapa (3), un servlet carga el archivo de asignación de pines y lo examina de acuerdo con el hardware, verificando también sin la extensión es correcta. La etapa (5) consta de dos sub-etapas, en las que primero el usuario debe suministrarle a la aplicación un archivo de simulación testbench descrito en VHDL. Este archivo es modificado por la aplicación y se le entrega nuevamente al usuario para que realice con éste una simulación de su diseño para lograr crear un nuevo archivo de extensión.tit. La siguiente sub-etapa consiste en seleccionar los campos Iniciar Adquisición Visualizar Resultados Resolver Actividades Finalizar Sesión? SALIR Figura 4. Diagrama de Flujo de Usuario En la etapa (7) mediante un formulario el usuario decide dar inicio a la interacción con el hardware, mientras la aplicación construye las tramas para la comunicación con la plataforma hardware. A continuación, el servlet que establece comunicación con el hardware abre el archivo de configuración del FPGA y lo almacena en un buffer hasta completar paquetes de 64 bytes. Cada paquete que se arma, se envía hacia el uc, que a su vez envía al FPGA. Antes de Realizar el envío de los paquetes de 64 bytes del archivo de configuración se envía un paquete de 1 byte correspondiente al comando que anuncia la llegada del bitstream. El siguiente proceso que ejecuta el servlet es el envío de las tramas de configuración del analizador lógico. Estas tramas se presentan en la Figura 6, donde se observa la relación entre su tamaño y el número de bits que el usuario selecciona, dada su dependencia con la palabra de disparo. Para el envío de estímulos, el servlet abre el archivo *.tit, cada uno de los estímulos creados se almacena en un buffer que tiene tantas posiciones como estímulos. Una vez que se han almacenado en el buffer todos los datos, se inicia la transferencia de los estímulos hacia el uc. El último paso que este servlet ejecuta es la captura de datos, para lo cual se envía la instrucción correspondiente al uc. Este procesador envía el comando al analizador lógico para iniciar el proceso de lectura de la memoria de muestreo. El uc tiene capacidad de enviar paquetes de 64 s y el canal para análisis es de 4 bytes; sin embargo, para enviar datos por USB se deben fraccionar estos 4 bytes en datos de 1 byte, por lo que

5 la aplicación debe reconstruir paquetes. Los valores que se construyen en el servlet están dados en formato hexadecimal y son ajustados mediante divisiones para obtener su equivalente binario de 32 bits. Estos datos binarios son escritos en un archivo como resultado de la fase (8). señal por slot y medida de tiempo diferencial). La Figura 7 presenta el applet que el usuario observa en la página web. LABORATORIO 1 CONFIGURACIÓN FPGA Cargar archivo de configuración 2 Mensaje de alerta la extensión del archivo debe ser *.bit ERROR? 3 ARCHIVO DE AGNACIÓN DE PINES Cargar archivo de asignación de pines Figura 7. Despliegue de los resultados obtenidos Mensaje de alerta la extensión del archivo debe ser *.ucf Lanzar Mensajes de alerta dependiendo del error cometido LANZAR PAGINA INDICANDO EL ERROR PRESENTADO ERROR? CONFIGURACIÓN ANALIZADOR LÓGICO ERROR? EJECUTAR PROCESO? Esperar por resultados RESULTADOS RECIBIDOS? VISUALIZAR RESULTADOS FIN Cargar archivo de estimulos Ingresar parámetros del A.L. Descargar archivo modificado Figura 5. Diagrama de Flujo Específico por Experiencia t0 Comando 0xBB Comando 0xBB t0 t0 Comando 0xBB Tipo de trigger Tipo de trigger Tipo de trigger Número de bits 8 bits Tipo de disparo t1 Núm. de canal Número de bits Tipo de disparo Núm. de canal 16 bits Número de bits Tipo de disparo Núm. de canal 32 bits t1 t1 F. de muestreo F. de muestreo F. de muestreo Figura 6. Tramas de Configuración Analizador Lógico Conf. FPGA Conf. FPGA Si no se presenta error alguno en la transferencia de datos (9), el servlet introduce los resultados en una plantilla htm preestablecida, fundamental para graficarlos en un applet de java (10). El applet ofrece algunas funciones para una visualización adecuada de los resultados o para su análisis: zoom para acercamiento o alejamiento y dos tipos de cursores (estado de Conf. FPGA 5. RESULTADOS Y CONCLUONES La interfaz gráfica da acceso al laboratorio por parte de los usuarios, como se aprecia en la Figura 8. El proceso de la práctica involucra la configuración del analizador lógico, programación de la FPGA, envío de estímulos y visualización de resultados. Todas sus funciones se detallan en la Figura 4. Entre la información disponible para los estudiantes se encuentra el curso virtual, que contiene guias, tutoriales, salas de chat, foros, encuestas y eventos recientes desarrollados por compañeros o adicionados por los docentes. También puede accederse a la cámara web para observar la tarjeta de experimentación. Finalmente, como una de las herramientas de mayor difusón en la web 2.0 se ha vinculado la red social facebook a la aplicación web. Para evaluar transitoriamente la usabilidad de la aplicación software, se ha seleccionado una muestra de 15 estudiantes de ingeniería electrónica para someter la herramienta a su uso y responder a interrogantes como: el espaciado y tamaño de fuente es considerado adecuado?, el menú principal es visible y su posición constante?, el contraste de colores entre fondo y fuentes es adecuado?, los nombres de las secciones de menú son descriptivas?, la ubicación del logo es adecuada?, el ancho y alto de menú navegación es adecuado?, el sitio posee elementos que posibiliten compartir información?, la información de contacto es fácil de ubicar?, la solicitud de citas es fácil de entender?, la página sería entendible sin imágenes?, todos los procesos de laboratorio están claramente especificados?, la página se podría usar sin javascript?. Las respuestas eran de selección o y se obtuvo respectivamente para el caso afirmativo: 100%, 100%, 100%, 71.43%, 100%, 100%, 100%, 100%, 85.71%, 85.71%, 71.43% y 0%. En cuanto a la plataforma hardware, es importante resaltar que, aunque se encuentra en fase de desarrollo es una arquitectura abierta, permitiendo la adopción de periféricos de entrada y salida. Esto representa una opción para su aplicación en el futuro sobre otras ramas de la enseñanza de la ingeniería electrónica. Por otra parte el uso de dispositivos de gama media alta como la FPGA Spartan 6 y el CPLD XC2C256 CoolRunner-II de Xilinx, implica un diseño cuidadoso de las tarjetas electrónicas, con software de diseño especializado y tecnología de fabricación de alta resolución. A este nivel, el uso de una herramienta CAD adecuada para el diseño del PCB es fundamental, de manera que se soporte el análisis de integridad de señal y la detección de inconsistencias a nivel de impedancias parásitas debidas al ruteo de la plataforma hardware. Las placas resultantes (ver Figura 9) son de 6 capas,

6 la basada en FPGA tiene la mayor área con cm 2, mientras que la tarjeta que contiene el CPLD y los bancos de memoria es de cm 2 ; cada una de ellas respodieron adecuadamente al análisis de integridad de señal, dado que las frecuencias de trabajo no superarían los 500 MHz. Se han enviado a fabricar también módulos de prueba indviduales de dos capas con áreas de cm 2, cm 2, cm 2, cm 2, cm 2, cm 2, cm 2, para fuente de polarización genérica 3.3V, fuente de circuito CPLD, fuente de circuito FPGA, circuitos de microcontrolador, FPGA, CPLD y bancos de memoria respectivamente. La propuesta planteada aporta en el campo de los laboratorios remotos, con el soporte para la interacción entre docentes y estudiantes, facilitando los medios de gestión de contenidos y recursos didácticos. El aprendizaje de temas de ingeniería electrónica y particularmente los sistemas digitales requieren del desarrollo de habilidades que se adquieren mediante la experimentación presencial; sin embargo, pese a ser un laboratorio remoto, la herramienta permite el acercamiento de los estudiantes al hardware, ya que ésta soporta la configuración y realización de pruebas como funciones lógicas, que se programan en una FPGA con el despliegue de las señales capturadas por el analizador lógico. Figura 8. Interfaz Gráfica de Usuario Figura 9. Vista de la Plataforma Hardware El laboratorio remoto propuesto se ha desarrollado bajo el concepto de software libre, ya que herramientas como los gestores de contenido y aprendizaje (Joomla y Moodle respectivamente), el servidor web (wampserver) y el contenedor de servlets de java (Tomcat) son de licencia open source, igualmente ocurre con lenguajes como PHP, JavaScript y Java, además la librería USB implementada es también distribuida libremente. 6. RECOCIMIENTOS Este artículo es producto de tres proyectos de investigación en ejecución, dos de ellos financiados por convocatoria interna de la Universidad del Valle y otro a través del MEN, con RENATA y con participación de la Universidad del Quindío a través de un docente comisionado. 7. REFERENCIAS [1] J. Rondón y C. Sandoval, Diseño de un co-laboratorio remoto basado en programación modular de dispositivos VHDL aplicado a telecomunicaciones, Rev. Fac. Ing. UCV v.25 n.2 Caracas jun [2] F.J. Gómez, I. Gonzáles, J. Gonzáles y J. Martínez, Laboratorio Web para Prototipado y Verificación de Sistemas Hardware/Software, Escuela Politécnica Superior, Universidad Autónoma de Madrid, España. [3] J. R. Heredia, M.A. Martínez y C. Moreno, Servicio de Laboratorio Virtual e Instrumentación Remota vía Internet, Universidad de Málaga, España. [4] R. Costa, G. Alves y M. Zenha-Rela, Using FPGAs to create a reconfigurable IEEE compliant weblab infrastructure, IX Jornadas sobre Sistemas Reconfiguráveis, REC [5] P. Kämmerling, A. Ackens, H. Loevenich, A. Borga, P. Wüstner, G. Kemmerling, W. Erven, K. Zwoll, H. Kleines y M. Drochner, FPGA Configuration by TCP/IP and Ethernet, Real-Time Conference, 15th IEEE-NPSS. [6] H. Marques y J.C. Ferreira, A Remote Demonstrator for Dynamic FPGA Reconfiguration, IX Jornadas sobre Sistemas Reconfiguráveis, REC [7] A. Faceira, A. Oliveira, N. Borges, Modular SDR Platform for Educational and Research Purposes, IX Jornadas sobre Sistemas Reconfiguráveis, REC [8] C. Terkowsky, D. May, T. Haertel y C. Pleul, Integrating Remote Labs into Personal Learning Environments, ijoe- Volume 9, Issue 1, February [9] e-ducativa, e-learning más simple, más fácil, Pagina web: Consultada Febrero [10] F. Lerro, S. Marchisio, S. Martini, H. Massacesi, E. Perretta, A. Gimenez, N. Aimetti y J.I. Oshiro, Integration of an e-learning Platform and a Remote Laboratory for the Experimental Training at Distance in Engineering Education, Remote Engineering and Virtual Instrumentation (REV), th International Conference on Remote Engineering and Virtual Instrumentation. [11] G. Díaz, D. Gutiérrez y E. Vargas, TICs en la Educación, presentación [online], Disponible en: /TICsEnlaEducacion.pdf, Consultado Febrero [12] J. E. Quiñones, A. Vera y A. Bernal, Integración de gestores de aprendizaje y contenidos Web en la enseñanza de los Sistemas Digitales, Circuits and Systems (CWCAS), 2012 IEEE 4th Colombian Workshop on. [13] Xilinx, UserGuide-Spartan6, Disponible en: 6_user_guides.htm.