2. Tecnologías del silicio

Transcripción

1 2. Tecologías del silicio 2.1. Itroducció Familias lógicas 2.3. Trasistores MOS, riciio de fucioamieto 2.4. Iversores MOS y CMOS Tecologías CMOS 2. Tecologías del silicio 2.1. Itroducció Familias lógicas 2.3. Trasistores MOS, riciio de fucioamieto 2.4. Iversores MOS y CMOS Tecologías CMOS 1

2 Tecologías del silicio La existecia de distitas tecologías ara circuitos itegrados se debe a: - Velocidad de comutació, fucioalidad (otecia de cálculo). - Coste y disoibilidad - Nivel de tesió e itesidad - Trabajo e etoros eligroso o co EMI (Electromagetic Iterferece) Existe dos líeas difereciadas e las tecologías de circuitos itegrados: COMPONENTES ISCRETOS. ado que la mayor arte de los retardos del circuito comuesto or comoetes discretos roviee de las itercoexioes exteriores a los chis (e la laca), se requiere fucioalidades secillas a bajo coste y a baja velocidad, or tato: - El esfuerzo de iovació tecológica e estas tecologías es míimo. - Aarece ua serie de familias lógicas co distitas fucioalidades más o meos estádar ara todos los fabricates. Tecologías del silicio COMPONENTES INTEGRAOS. Al ser circuitos co fucioalidades comlejas y altas restacioes, se ecuetra limitados or los límites roios de la tecología: -Cosumo: - caacidad etre istas de itercoexió - resistividad de las istas de itercoexó - corrietes de fuga e los trasistores. - resistecia del caal de coducció. - Retardo e los trasistores. Que limita la velocidad: - caacidad itríseca del trasistor - Retardo e las istas de itercoexió. - caacidad etre istas Al ser el cosumo el roblema ricial al que se debe efretar la idustria, los comoetes itegrados de altas restacioes se basa e tecología CMOS, que es la que meor cosumo tiee, y desarrollos osteriores basados e esta tecología. 2

3 2. Tecologías del silicio 2.1. Itroducció Familias lógicas 2.3. Trasistores MOS, riciio de fucioamieto 2.4. Iversores MOS y CMOS Tecologías CMOS Familias lógicas ara com. discretos Biolar. TTL y ECL. ECL (Emitter couled logic). - Velocidades muy altas - Trasistores siemre olarizados - Tesioes de alimetació de +5V, 0V, -5V - Alto cosumo Efecto de camo. NMOS y CMOS Mixtas. BiCMOS. Combia la lógica CMOS y la biolar AsGa. Similar a CMOS ero co velocidades más altas 3

4 Familias lógicas. Características Velocidad. - Aumeta la geeració de ruido EM. - Mayor cosumo y mayor disiació: rediseño de la suerficie de radiació -Mayor coste - Mayor dificultad de diseño de layout de la laca Cosumo - TTL cosume oco hasta 10MHz, a artir de aquí se disara. - CMOS o cosume e estática. Al aumetar la frecuecia, aumeta su cosumo. Es ua tecología más leta que TTL - ECL es la mejor a altas frecuecias, su cosumo es rácticamete costate co la frecuecia. Tesió de alimetació - TTL y ECL ecesita ua bada de fluctuació equeña. - CMOS ermite ua mayor variació de la tesió de alimetació (hasta 2V) Familias lógicas. Características Potecia de salida - TTL y CMOS tiee caacidad limitada (10mA) - FACT, LCX y ECL tiee mayor caacidad. Marge de ruido. Resistecia que tiee u disositivo a comutar de forma o deseada. Coste. Las familias más atiguas ha reducido sus costes (roceso de aredizaje) Comatibilidad etre familias. A meudo se mezcla e la misma laca distitas familias, hay que coocer sus icomatibilidades ara el correcto fucioamieto del sistema. Escala de itegració. La tecología biolar tiee meor escala de itegració or su roceso de fabricació. 4

5 Comaració de familias Escala de Maejo de itegració Velocidad Cosumo otecia Coste Alicacioes TTL BAJA MEIA ALTO ALTO BAJO Com. discretos ECL BAJA ALTA MUY ALTO ALTO ALTO Circ. Alta velocidad CMOS ALTA MEIA BAJO MEIO BAJO Casi todo BiCMOS MEIA ALTA MEIA ALTO MEIO Circ. Alta velocidad y mixtos aalógico digital Comaració etre familias lógicas Familia Puerta básica Faout Potecia dis. (mw/gate) Imuidad al ruido Retardo (s/uerta) Reloj (MHz) BIPOLAR (TTL) TTL NAN MUY BUENA TTL-H NAN MUY BUENA 6 50 TTL-L NAN 20 1 MUY BUENA 33 3 TTL-LS NAN 20 2 MUY BUENA TTL-S NAN MUY BUENA TTL-AS NAN MUY BUENA TTL-ALS NAN 20 1 MUY BUENA 4 50 ECL ECL10K OR-NOR MALA 2 >60 ECL100K OR-NOR?? MALA MOS MOS NAN BUENA C NOR/NAN /1 MUY BUENA HC NOR/NAN /0.6 MUY BUENA HCT NOR/NAN /0.6 MUY BUENA AC NOR/NAN /0.75 MUY BUENA ACT NOR/NAN /0.75 MUY BUENA La otecia disiada ara MOS está calculada como la suma de la Pdi * Pest a 1MHz 5

6 Comaració familias lógicas Listado de familias lógicas evice Families: TTL (74xx) True TTL 74L Low ower 74S Schottky 74H High seed 74LS Low ower - Schottky 74AS Advaced - Schottky 74ALS Advaced - Low ower - Schottky 74F(AST) Fast - (Advaced - Schottky) 74C CMOS...check Vcc levels 74HC (U) High seed - CMOS (Ubuffered outut) 74HCT High seed - CMOS - TTL iuts 74AHC Advaced - High seed - CMOS 74AHCT Advaced - High seed - CMOS - TTL iuts 74FCT (-A) Fast - CMOS - TTL iuts (seed variatios) 74FCT (-T, -AT) Fast - CMOS - TTL iuts (seed variatios) 74AC Advaced - CMOS 74ACT Advaced - CMOS - TTL iuts 74FACT AC, ACT (Q) series 74ACQ Advaced - CMOS - Quiet oututs 74ACTQ Advaced - CMOS - TTL iuts - Quiet oututs Bus river Families 74ABT Advaced - BiCMOS - Techology 74ABTE ABT - Ehaced Trasceiver Logic 74ABTH Advaced - BiCMOS - Techology - bus Hold 74BCT BiCMOS - TTL iuts 74BTL Backlae - Trasceiver - Logic 74GTL Guig - Trasceiver - Logic 74GTLP GTL Plus Low Voltage Families 74ALB Advaced - Low Voltage - BiCMOS 74LV (U) Low - Voltage (Ubuffered outut) 74LVC (R) (U) LV - CMOS (damig Resistor)(Ubuffered outut) 74LVCH Low - Voltage - CMOS - bus Hold 74ALVC Advaced - Low - Voltage - CMOS 74LVT (R) (U) LV - TTL (damig Resistor(Ubuffered outut) 74LVTZ Low - Voltage - TTL - High Imedace ower-u 74ALVC (R) ALV - CMOS (bus Hold) (damig Resistor) 74ALVCH Advaced - Low - Voltage - CMOS - bus Hold 74LCX LV - CMOS (oerates with 3v & 5v sulies) 74VCX LV - CMOS (oerates with 1.8v & 3.6v sulies 4000 True CMOS (o-ttl levels) ECL evice Families: MEC I 8S* MEC II 2S* MEC III (16XX) 1S*...* = Rise & Fall Times 101xx 100 series 10K ECL, 3.5S* 102xx 200 series 10K ECL, 2.5S* 108xx 800 series 10K ECL, voltage comesated, 3.5S* 10Hxxx 10K - High seed, voltage comesated, 1.8S* 10Exxx 10K - ECLiPS, voltage comesated, 800S* 100xxx 100K, temerature comesated 100Hxxx 100K - High seed, temerature comesated 100Exxx 100K - ECLiPS, tem, voltage com., 800S* 6

7 2. Tecologías del silicio 2.1. Itroducció Familias lógicas 2.3. Trasistores MOS, riciio de fucioamieto 2.4. Iversores MOS y CMOS Tecologías CMOS Trasistor MOS de acumulació PUERTA (GATE) FUENTE (SOURCE) RENAOR (RAIN) Coductor Aislate Semicoductor doado tio Semicoductor doado tio SUSTRATO (SUBSTRATE) Zoas de vaciamieto de la uió - G S 7

8 Trasistor MOS de acumulació e corte IS = 0 A Trasistor MOS de acumulació e saturació VG > VUMBRAL IS > 0 A Caal IS VG 8

9 Trasistor de acumulació MOS PUERTA (GATE) FUENTE (SOURCE) RENAOR (RAIN) Coductor Aislate Semicoductor doado tio Semicoductor doado tio SUSTRATO (SUBSTRATE) Zoas de vaciamieto de la uió - G S Trasistor de acumulació MOS e corte VG>-Vumbral IS = 0 A VG 9

10 Trasistor MOS de acumulació e saturació VG<-Vumbral IS > 0 A Caal IS Curvas características ZONA E SATURACION = =0,8 =0,6 MOS =0,4 =0,2 - -0,5 0,5 =-0,2 MOS =-0,4 =-0,6 =-0,8 =- ZONA RESISTIVA 10

11 Fucioamieto del trasistor MOS V T 0,5 S = = 0 = 0 = = V T = 0 = = 0,5 > 0 = = = I MAX -V T 0,5 S = - = 0 = 0 = - = -V T = 0 = - = -0,5 < 0 = - = - = -I MAX Cálculo de la corriete de V W VG IS Caal L Zoa resistiva: IS = ε0 εais µ / W/L ((UGS-UT) - US/2 ) US Zoa de corriete costate: IS = ε0 εais µ / W/L ((UGS-UT) 2 )/2 ε0 ermitividad del aire 8, F/cm 2 εais ermitividad del aislate SiO 4 µ movilidad de ortadores: µ 240 cm 2 /V s, µ 650 cm 2 /V s efiimos: β = ε0 εais µ / W/L (característica de cada trasistor) 11

12 Caracterizació del trasistor MOS Las características de u trasistor viee defiidas or: Tio de trasistor MOS o MOS L logitud del caal W achura del caal Lo reresetaremos, cuado sea ecesario como: WP/LP WN/LN efiimos: β = ε0 εais µ / W/L (característica de cada trasistor) LN = LP : arámetro tecológico. ismiuye co el aso de los años µn 2,5 µp: la movilidad de los ortadores es mayor Si queremos: βp = βn debemos hacer que: WP 2,5 WN Cosumo y retardos La corriete que circula or el caal rovoca u cosumo or la resistecia del caal de coducció. -E saturació, es meor -Cuado W/L es mayor, la resistecia es meor. El roceso de carga/descarga de la uerta rovoca u cosumo debido a la caacidad etre la uerta y el caal. eede del roducto W*L, del esesor del aislate e la uerta y del material del aislate. Esta caacidad es la ricial fuete de retardos e el trasistor, ya que es la causate del tiemo que el caal de coducció tarda e crearse. E todo mometo existe corrietes de fuga etre uerta/substrato y dreador-fuete/substrato. 12

13 Trasistor MOS de delexió PUERTA (GATE) FUENTE (SOURCE) RENAOR (RAIN) Coductor Aislate Semicoductor doado tio Semicoductor doado tio Caal SUSTRATO (SUBSTRATE) Zoas de vaciamieto de la uió - G S Trasistor MOS de delexió PUERTA (GATE) FUENTE (SOURCE) RENAOR (RAIN) Coductor Aislate Semicoductor doado tio Semicoductor doado tio Caal SUSTRATO (SUBSTRATE) Zoas de vaciamieto de la uió - G S 13