DISEÑO DE UN SISTEMA DE CONTROL EN RED PARA REGULAR LA VELOCIDAD DE UN MOTOR DC MARTÍNEZ Dego, ARÉVALO Fernando I., GIRALDO Carlos F. Grupo de Investgacón de Sstemas de Telemando y Control Dstrbudo - GITCoD Departamento de Automátca y Electrónca, Unversdad Autónoma de Occdente Santago de Cal, Colomba E-mal: dmartnez@uao.edu.co, farevalo@uao.edu.co, cfgraldo@uao.edu.co RESUMEN En este trabajo se presenta el dseño de un sstema de control en red utlzado para regular la velocdad de un motor DC; los resultados de smulacón y expermentales permten valdar el dseño realzado. Las característcas de los nveles que conforman el sstema son consderadas en su totaldad durante las fases de dseño; es decr, en una msma representacón se analzan los retardos, el flujo de datos y la funconaldad de los componentes del sstema, permtendo dsmnur la dferenca entre los resultados expermentales y los resultados de smulacón. El procedmento de dseño utlzado es el resultado de ntegrar varas técncas y metodologías para especfcar y dseñar sstemas de tempo real, lo cual permte utlzar las ventajas presentadas en estas técncas, tales como el codseño hardware software. 1. INTRODUCCIÓN Debdo al aumento en la complejdad de los sstemas de control gran parte de las actvdades se deben dstrbur entre dferentes nodos, los cuales se comuncan por medo de redes de comuncacón. Adconalmente, la mplementacón de sstemas dstrbudos permte dsmnur el mpacto producdo por las fallas en un componente del sstema y faclta las actvdades de dagnóstco y mantenmento del ms mo. De otro lado, al dseñar sstemas de control dstrbudo con dnámcas muy exgentes no sempre se obtene una buena correspondenca entre los resultados expermentales y los de smulacón, esto es debdo al uso de modelos mprecsos para analzar y dseñar estos sstemas, métodos de valdacón poco elaborados y plataformas que no soportan los modelos empleados. El análss y dseño de sstemas de control dstrbudo es una dscplna relatvamente nueva, por lo que en la lteratura exsten muy pocas publcacones que hacen referenca a técncas de modelado y smulacón [1]. Actualmente esta dscplna presenta una sere de desafíos, entre ellos se encuentran el desarrollo de herramentas, métodos y modelos para: soportar las etapas arqutecturales del dseño; facltar la comuncacón entre los dseñadores de dferentes dscplnas; y realzar valdacones adecuadas. Sn embargo, durante los últmos años los nvestgadores han mostrado un gran nterés por desarrollar nuevos métodos de especfcacón, algunos de las cuales se presentan en [2], [3] y [4]. En este artículo se presenta el dseño de un sstema de control en red que regula la velocdad de un motor DC, para lo cual se ha utlzado un procedmento de dseño de sstemas de control dstrbudo de tempo real [1], el cual permte resolver algunas de las dfcultades presentes en el dseño de estos sstemas, debdo a que ntroduce en los análss, las característcas del planfcador de tareas y del protocolo de comuncacones. Adconalmente, permte analzar el comportamento, flujo de datos y evolucón temporal en todos los componentes del sstema, todo en un msmo modelo a partr de redes de Petr Coloreadas. En este caso, se emplean componentes para las dferentes fases de dseño, con el fn de modelar, analzar el comportamento y valdar el dseño de estos sstemas, de tal forma que los resultados obtendos cumplan con las especfcacones propuestas en los sstemas de control. El artículo está organzado de la sguente forma. En la seccón 2 se presenta el procedmento de dseño utlzado. En la seccón 3 se presenta el dseño de un sstema de control dstrbudo que regula la velocdad de un motor DC. En la seccón 4 se presentan las conclusones y el trabajo futuro. 2. PROCEDIMIENTO DE DISEÑO DE SISTEMAS DE CONTROL DISTRIBUIDO El procedmento de dseño utlzado en este trabajo se presenta en [1].
La arqutectura propuesta para mplementar el sstema de control se presenta en la Fgura 1, en ella se pueden observar tres nveles: 1. Interface de usuaro. Las aplcacones en este nvel se mplementan en una computadora personal (PC). Dependendo de los requermentos presentes, para el dseño de componentes en este nvel se puede requerr la utlzacón de lenguajes y sstemas operatvos especales para aplcacones de tempo real. 2. Red de comuncacones. Para nterconectar los nodos del sstema se selecconó el protocolo CAN, con el cual se logran retardos varables en la transmsón pero acotados, y se maneja una nformacón consstente entre todos los nodos. 3. Módulos de bajo nvel. En este nvel se mplementan las funcones de medcón, y cálculo de accón de control y actuacón. Para su dseño se utlzan Mcroprocesadores y FPGAs, y se ntegran conceptos de la metodología de codseño hardware software. Fgura 1. Arqutectura del sstema de control dstrbudo 2.1. Procedmento para dseñar sstemas de control dstrbudo de tempo real El procedmento de dseño utlzado en este trabajo se presenta en la Fgura 2 y se detalla en [5]. Fgura 2. Etapas del procedmento de dseño Las etapas del procedmento son: 1. Dseño arqutectural. En esta fase se desarrolla un modelo arqutectural del sstema, en el cual no se defnen las plataformas sobre las cuales serán mplementados cada uno de los componentes. 2. Dseño del modelo en redes de Petr Coloreadas (CPN). Durante esta etapa se traslada el modelo arqutectural del sstema a un modelo en CPN, lo cual permte una valdacón funconal del sstema. 3. Asgnacón de componentes. En esta fase se defnen las plataformas sobre las cuales serán mplementados cada uno de los componentes. 4. Dseño y síntess de componentes. 5. Valdacón del sstema. Durante esta fase se realza la medcón de los tempos de cómputo de cada una de las actvdades y se caracterza el modelo obtendo en CPN, con el cual se realza la valdacón dnámca del sstema. En funcón de los resultados obtendos de la valdacón es posble realzar: a. S se detecta un problema funconal se regresa a la etapa 2. b. S se detecta un problema temporal, dependendo del desfase que se presente se ha de regresar a: etapa 1, etapa 3, o etapa 4.
c. S los resultados son satsfactoros, se realza la mplementacón e ntegracón del sstema. 2.2. Seleccón de lenguajes de especfcacón Con el fn de lograr un adecuado dseño e mplementacón se selecconaron lenguajes que soportaran los modelos propuestos. Para el desarrollo del modelo arqutectural se selecconaron los componentes descrtos en la metodología HRT-HOOD. Sn embargo, para realzar la descrpcón arqutectural de sstemas dstrbudos, fue necesaro adconar tres componentes a los descrtos en HRT-HOOD. Una clasfcacón para los componentes se presenta a contnuacón: Actvdades, estos componentes representan el comportamento de las dferentes actvdades del sstema. - Objetos peródcos: Actvdades cíclcas con ntervalos de tempo constante. - Objetos aperódcos: Actvdades ncadas por la ocurrenca de eventos externos. Elementos de comuncacón y sncronzacón. - Componente protegdo básco: Permte la comuncacón de tareas en exclusón mutua. - Barrera: Es un componente utlzado para sncronzar un número determnado de tareas. Elementos de mplementacón. - Red CAN: Modela el método de acceso al medo y los retardos sufrdos en la transferenca de nformacón a través de una red CAN. - Planfcador de tareas: Representa el comportamento de un planfcador de tareas basado en prordades estátcas con expropacón. En este trabajo se selecconó y dseño un planfcador basado en prordades estátcas, el cual coordna la ejecucón de los procesos mplementados en software en los módulos de bajo nvel, debdo a que presenta un buen comportamento en presenca de sobre carga. Para realzar la descrpcón del comportamento y el análss del sstema se selecconaron las CPN, las cuales poseen una semántca ben defnda y permten en una msma representacón: modelar jerarquías; analzar tempos, flujo y procesamento de datos; y estudar el comportamento de los componentes del sstema (estados, accones, concurrenca, etc). La valdacón de los modelos en CPN se realzó en forma dnámca utlzando la herramenta DesgnCPN. Los crteros de seleccón de los componentes y lenguajes, y la representacón de los componentes en CPN se detalla en [5]. 3. DISEÑO DE UN SISTEMA DE CONTROL DISTRIBUIDO PARA REGULAR LA VELOCIDAD DE UN MOTOR DC El dseño de un sstema de control posee dos etapas, en la prmera se realza una seleccón del algortmo de control, se calculan los coefcentes del msmo, y se selecconan el perodo de muestro y los retardos máxmos admtdos en el lazo de realmentacón. Durante la segunda etapa se realza el dseño e mplementacón de la aplcacón. Debdo a la gran dependenca que exste entre estas etapas, en los últmos años los nvestgadores han presentado un gran nterés por el desarrollo de métodos de análss de establdad de sstemas de control en red y por el desarrollo de algortmos de control que compensen los efectos producdos por las plataformas de mplementacón sobre la dnámca de los sstemas de control [6],[7] y [8]. 3.1. Dseño del algortmo de control y análss dnámco del sstema Para regular la velocdad del motor se obtuvo un modelo lneal de prmer orden que representa la dnámca del sstema a controlar, y se dseñó un algortmo PI de la forma: U ( z) 2z + (2T 2) = ε z 1 ( z) Donde T representa el perodo de muestreo. Para realzar el análss dnámco del sstema de control se utlzaron las transformadas de Pade y Blneal, a partr de lo cual se obtuvo un modelo del sstema en lazo cerrado en térmnos del perodo de muestreo y del retardo en el lazo de realmentacón, con el cual se analzó la dnámca del sstema en lazo cerrado para dferentes retardos y perodos de muestreo. La Fgura 3 presenta los resultados obtendos en smulacón. Fgura 3a. Sstema de control de velocdad con T=10 ms y retardo del 90% de T.
- Recbr los datos de la medcón de nvel y la accón de control transmtdos a través de la red CAN, y vsualzarlos. - Transmtr a través de la red CAN las modfcacones que se realcen a la referenca. Fgura 3b. Sstema de control de velocdad con T=100 ms un retardo del 90% de T. Fgura 3. Análss dnámco del sstema de control para dferentes retardos y perodos de muestreo. En la Fgura 3 se puede aprecar que para un perodo de muestreo de 10 ms y un retardo gual a un perodo de muestreo el desempeño del sstema es bastante aproxmado a la respuesta en tempo contnuo y por consguente cumple con los crteros de dseño establecdos para el dseño del algortmo de control, mentras que s se utlzan parámetros temporales mayores (Fgura 3b), el desempeño del sstema se degrada consderablemente con respecto al desempeño deseado. La mplementacón del sstema se muestra en la Fgura 4. En 3.2 se presentan las especfcacones con las cuales se dseño el sstema de control de velocdad y en 3.3 se presentan los resultados de las etapas del dseño. 3.2. Especfcacones Las especfcacones funconales y temporales del sstema de control de velocdad son: Especfcacones Funconales Funcones del módulo meddor. Este módulo realza el sensado de la velocdad y el acondconamento de esta señal. Sus funcones son: - Medr y fltrar la velocdad del motor, y transmtr este dato a través de la red de comuncacones CAN. Funcones del módulo controlador. Este módulo calcula la accón de control y actúa sobre el sstema. Sus funcones son: - Calcular la accón de control y envar esta al actuador. - Recbr la referenca y la medda de velocdad a través de la red de comuncacones CAN. - Vsualzar la referenca y la velocdad localmente en un LCD. - Transmtr la nformacón de la accón de control a la nterface de usuaro a través de la red de comuncacones CAN. Funcones del módulo PC. En este módulo se mplementa la nterface de usuaro. Sus funcones son: Especfcacones Temporales De acuerdo con los resultados obtendos en 3.1 se realzó la sguente seleccón para el perodo de muestro y retardo máxmo admtdo para toda la tarea de control, la cual nvolucra: medcón, fltrado, transmsón y recepcón de nformacón, cálculo de accón de control y accón sobre el sstema. El perodo de muestreo de la velocdad es de 8 ms. El retardo máxmo para la tarea de control es de un perodo de muestreo. 3.3. Etapas del dseño del sstema de control Una vez se fnalza la etapa en la que se encuentran los parámetros relaconados con el control, se contnua con el dseño e mplementacón de la aplcacón. En esta seccón se presentan los resultados de las etapas que se realzaron para dseñar e mplementar el sstema de control que regula la velocdad del motor presentado en la Fgura 4. 3.3.1. Dseño arqutectural del sstema de control El nvel ncal del dseño arqutectural del sstema que regula la velocdad del motor DC se presenta en la Fgura 5. En el se pueden aprecar tres nodos: meddor, controlador y PC. Estos nodos corresponden con la arqutectura del sstema presentada en la Fgura 1. Fgura 4. Planta de control de velocdad de un motor DC
en redes de Petr Coloreadas del sstema de control de velocdad. Fgura 5. Nvel ncal del dseño arqutectural del sstema de control de velocdad. Este modelo permte descrbr completamente la solucón que se propuso para cumplr con las especfcacones propuestas, ncluyendo todos los aspectos relaconados con su mplementacón. La valdacón dnámca de esta representacón, permte confrmar el cumplmento de las especfcacones del sstema consderando el comportamento de todos los componentes utlzados en la mplementacón. Adconalmente, esta representacón permte el ntercambo de nformacón entre grupos de dseño que trabajan a dferentes nveles para la solucón. 3.3.2. Modelo del sstema en redes de Petr Coloreadas La Fgura 6 muestra el nvel de mayor jerarquía del modelo Fgura 6. Modelo en CPN del sstema de control de velocdad. 3.3.3. Implementacón del sstema de control En la seleccón de las plataformas de mplementacón ntervenen factores como: recursos, costo, dsponbldad, conocmento, etc. En [1] se propone una mplementacón total en FPGA utlzando módulos IP de procesadores para la mplementacón del software, lo cual ofrece una gran
flexbldad. En este trabajo la mplementacón de los componentes software se realzó sobre el mcrocontrolador 89C52 y los componentes hardware se mplementaron sobre la FPGA Flex 10K70. El nodo controlador se mplementó completamente en software, para lo cual se dseñó un planfcador de tareas con prordades estátcas. En el dseño del módulo meddor se aplcó la técnca de Codseño Hardware Software, con lo cual se logró obtener una adecuada mplementacón que cumple con las especfcacones propuestas. La mplementacón del módulo meddor se presentan en la Fgura 7. La Fgura 8 muestra los resultados de la smulacón del componente que maneja la comuncacón a través de la red CAN. Fgura 7. Implementacón del módulo meddor. Tp, latenca de computo. Mp, cantdad de memora requerda para la mplementacón de componentes en software. En [10] se presenta una funcón de costo general y efcente que permte evaluar la caldad de la solucón obtenda, la cual tene la forma: F ( P) ( P) = C K + KC FC C 0 0 ( C, C ( P) ) Donde C, es la restrccón de dseño aplcado al -esmo parámetro, C(P) es la solucón obtenda de una nueva partcón P que es usada como parámetro de normalzacón, Kc es el peso del factor para los térmnos de correccón y Fc es la funcón de correccón. La funcón de correccón utlzada en este trabajo es una funcón de penaldad, la cual no contrbuye a la funcón de costo cuando la solucón esta dentro del espaco permtdo de búsqueda. La expresón de la funcón de penaldad es: F 2 ( C, C ( P) ) = r [ C C ( P) ] C, donde la funcón r[ C C ( P) ], corresponde a: r ( C ( )), C P = máx 0, [ C ( P) C ] C El dseño arqutectural del nodo meddor se presenta en la Fgura 9. Fgura 8. Resultados de la smulacón del componente que maneja la comuncacón a través de la red CAN. La mplementacón del módulo PC se realzo en una computadora personal, los componentes se desarrollaron en Vsual Basc y fueron mplementados sobre el sstema operatvo Wndows. 3.3.3.1. Codseño del módulo meddor Los parámetros consderados para evaluar el costo de realzar una asgnacón de componentes en hardware y software fueron los sguentes: Ap, cantdad de área requerda para la mplementacón de componentes en hardware. Fgura 9. Dseño arqutectural del nodo meddor. En la Fgura 9 se puede aprecar que este nodo está compuesto de tres componentes: Lectura, Fltrado y Drver de red (Controlador CAN). Los parámetros utlzados para realzar el análss de costo fueron:
Restrccones: A = 913 Celdas Lógcas, T = 2894 µs y M = 798 Bytes Coefcentes de las restrccones y de la funcón de correccón: K A =0.3; K T =0.4; K M =0.3; K CA = K CT = K CM =150 En este trabajo para encontrar la mejor partcón se utlzó el algortmo de Fducca-Mattheyses. sstemas, permtendo utlzar las ventajas presentes en las msmas. Se utlzó la sguente abrevacón para cada tarea: Lectura (L) Fltrado (F) Controlador CAN (D_C) Después de tres teracones se obtuveron los resultados que se presentan en la Tabla 1. Tarea Movda Partcón Resultante Costo de la Partcón Resultante Se mejora el costo? L [φ,(l,f,d_c)] 0.4018 SI Tabla 1. Resultados de la tercera teracón del algortmo Fducca- Mattheyses aplcado al dseño del nodo meddor. De los resultados obtendos en la Tabla 1 se concluyó que la mejor asgnacón corresponde a la mplementacón en hardware de todos los componentes que consttuyen este nodo. 3.4. Resultados expermentales La valdacón total del sstema se realzó utlzando la herramenta DesgnCPN, con la cual se logró realzar una análss dnámco del sstema, lo cual permtó observar el efecto producdo por la red de comuncacones y la ejecucón de los algortmos en hardware y software, ncluyendo la ejecucón del planfcador de tareas; el cual, en este dseño tene un tempo de cómputo smlar al de las tareas de la aplcacón, razón por la cual la aplcacón de las ecuacones de análss de planfcabldad a través de los métodos de porcentaje de utlzacón y tempo de cómputo, las cuales desprecan la ejecucón del sstema operatvo, no arrojarían un buen análss. La Fgura 10 muestra los resultados obtendos expermentalmente, en ella se puede aprecar la correspondenca entre los resultados exp ermentales y los de smulacón. 4. CONCLUSIONES Y TRABAJO FUTURO En este trabajo se presenta el dseño de un sstema de control en red que regula la velocdad de un motor DC, para lo cual se utlzó un procedmento de dseño de sstemas de control dstrbudo de tempo real, el cual ntegra varas técncas y metodologías para especfcar y dseñar estos Fgura 10. Resultados expermentales del sstema de control de velocdad. En este dseño, para el desarrollo del módulo meddor, fue posble ntegrar aspectos relaconados con la técnca de codseño hardware software. El trabajo futuro será orentado a: Modelar nuevos componentes para el dseño arqutectural. Así como tambén, mejorar la notacón de los msmos con el fn de consderar algunos aspectos relaconados con sstemas de dagnóstco, deteccón y correccón de fallos. Analzar y desarrollar nuevas plataformas de mplementacón para mejorar el desempeño de estos sstemas, y verfcar su ncdenca sobre el desempeño de los algortmos de control. Modelar las nterfaces mecáncas del sstema e nclur estos modelos dentro de los análss del msmo 5. REFERENCIAS [1] D. Martínez, J. Velasco, C. Pnedo, Procedmento de dseño de sstemas de control dstrbudo de tempo real, Smpósum Iberoamercano de Educacón, Cbernétca e Informátca: SIECI 2004, Orlando, Florda ~ EE.UU, 21 al 25 de julo del 2004. [2] A. Burns and A. J. Wellngs, HRT-HOOD a Structured Desgn Method for Hard Real-Tme Systems. 1995. [3] D. Martínez, M. Rodríguez, A. González, Dseño de un Sstema de Montoreo y Control de Tempo Real Basado en Técncas de Codseño Hardware/Software, XVII Congreso Naconal y III Congreso Internaconal de Informátca y Computacón de la ANIEI, Tepc, Nayart, Méxco, 20 al 22 de octubre de 2004.
[4] Powel B., Real-Tme UML. Second Edton, Addson- Wesley, Massachusetts, EE.U.U, 2000. [5] D. Martínez, Procedmento de dseño de sstemas de control dstrbudo de tempo real. Tess de maestría en automátca. Unversdad del Valle. Santago de Cal, Colomba. 2004. [6] G. C. Walsh, O. Beldman and L. Bushnell, Asymptotc Behavor of Networked Control Systems, Submtted to Control Applcatons Conference, 1999. [7] W. Zhang, Stablty analyss of networked control systems, 2001. [9] J. El-Khoury and M. Törngren, Towards a Toolset for Archtectural Desgn of Dstrbuted Real-Tme Control Systems, Proc. of Real-Tme Systems Symposum (RTSS), 3-6 December, London, pp. 267-276, 2001. [10] M. López and J. C. López, On the Hardware-Software Parttonng Problem: System Modelng and Parttonng Technques, ACM Transactons on Desgn Automaton of Electronc System, Vol 8, No 3 pp 269-297, July 2003. [11] P. Pop, P. Eles, T. Pop, Z. Peng, An Approach to Incremental Desgn of Dstrbuted Embedded Systems. [8] P. Albertos and A. Crespo, Sstemas de Control en tempo real: Avances en el dseño y realzacón, Corporacón Unverstara Autónoma de Occdente, 2000.