DISEÑO DE TRANSFERENCIA DE REGISTROS

Transcripción

1 IEÑO E TANFEENCIA E EGITO ieño de tranferencia de regitro Parte de un itema digital Unidad de proceamiento: e almacenan y tranforman lo dato Unidad de control: Genera la ecuencia e eñale de control de acuerdo al algoritmo de tranferencia de regitro. Elemento de la Unidad de Proceamiento egitro de almacenamiento Operadore ALU ed de interconexión Punto de control eñale de condición Alternativa para el dieño de la Unidad de Control Elemento memoria tipo egitro de ecuencia y decodificador. (No hay que etudiar) Un elemento de memoria por etado Un regitro de etado y una memoria OM Contador y decodificador. (No hay que etudiar) Un regitro de etado y un Array Lógico Programable (PLA) Página

2 ieño de tranferencia de regitro Ejemplo: ieñar la Unidad de control de un itema digital que dipone de tre entrada, y 2 y u diagrama de etado e el iguiente y que en cada etado i ete itema activa únicamente la eñal de control c i ieño de la unidad de control utilizando elemento de memoria tipo. Obtención del diagrama de etado. 2. Obtención de la tabla de etado. 3. íntei de la funcione de conmutación de la entrada de cada elemento memoria tipo en función de u alida y de la eñale de condición 4. íntei del circuito lógico Tabla de etado: El número de bácula erá el neceario para que elevando 2 a dicho número dé como reultado el valor igual o inmediatamente uperior al número de etado. Ebn el ejemplo expueto como el número de etado e 4, el número de bácula erá de 2 Entrada Et. actual Et. próximo alida 2 t+ t+ c 3 c 2 c c x x x x x x x x x x x x x x x Para todo i c i En ete cao la alida on c 3, c 2, c c y para codificarla e colocará un codificador de 2 a 4 Funcione para la entrada de la bácula : Al utilizar bácula, el valor de la entrada de cada bácula erá el mimo valor que la correpondiente alida it+ El iguiente pao e implificar mediante tabla de Karnaugh la correpondiente funcione canónica: Página 2 = + 2 = + +

3 ieño de tranferencia de regitro 2 ET ET EN ~ EN ~ EET EET _ Inicio eloj c c c2 c3 Y Y Y2 Y3 I I ecodificador 2 a 4 ieño de la unidad de control utilizando una bácula por cada etado El equema e obtiene directamente del diagrama de etado, colocando una bácula por cada uno de lo etado y en la entrada de cada etado un multiplexor o una puerta O de forma que la entrada viene de cada uno de lo etado origen. La eñale de control e obtienen en bae a colocar puerta O dede cada uno de lo etado que activan a cada una de ella. Página 3

4 ieño de la unidad de control utilizando una OM y un regitro: ieño de tranferencia de regitro e utiliza una memoria OM en la que en el bu de direccione e conectan la entrada y la alida del regitro que indican el etado actual. En cada una de la poicione de memoria de la OM e ecribe la información correpondiente a vario campo, por un lado el campo correpondiente al próximo etado y por otro el correpondiente a la eñale de control. Opcione de la implementación por OM y regitro Memoria OM y regitro Memoria OM, regitro y multiplexor. elección por etado. elección por campo. Memoria OM y regitro: Entrada, y 2 Etado 4 Bu de direccione OM 5 bit alida de control c 3,c 2, c, c Etado 4 t+ t+ Bu de dato OM 6 bit Circuito: Tabla de contenido de la OM: Página 4

5 Memoria OM, regitro y un multiplexor. elección por etado. ieño de tranferencia de regitro Cuando el pao de un etado a otro depende únicamente de una ola variable en cada cao, e puede reducir el número de bit del bu de direccione en bae a colocar un multiplexor en la entrada de condicione de pao y elegir con la configuración de lo etado la entrada del multiplexor que provocará el cambio de etado. Entrada 2,, Multiplexor de 4 canale bit ( i ) en el bu de direccione de la OM Etado 4 2 bit Bu direccione de la OM 3 bit alida c 3, c 2, c c 4 bit en el bu de direccione de la OM Etado 4 t+ t+ 2 bit Bu dato de la OM 6 bit Página 5

6 Memoria OM, regitro y un multiplexor. elección por campo. ieño de tranferencia de regitro En el cao anterior el multiplexor ha de tener tanto canale (entrada) como etado tenga el itema, reultando eto a vece muy engorroo. Una forma de olucionar ete problema conite en reervar en la memoria OM un tercer campo en el que e ecribirá el número de la condición de entrada que provoca el cambio de etado. Ete nuevo campo actúa al elector del multiplexor y de eta manera hace falta olamente un multiplexor con tanto canale como eñale de condición, en contrapartida la OM e verá ampliada en u anchura de palabra. Entrada 2,, Multiplexor de 4 canale 2 bit en el campo de dato de la OM Entrada 2,, Multiplexor de 4 canale bit ( i ) en el bu de direccione de la OM Etado 4 2 bit Bu direccione de la OM 3 bit alida c 3, c 2, c c 4 bit en el bu de direccione de la OM Etado 4 t+ t+ 2 bit Campo de elección eñal control 2 bit Bu dato de la OM 8 bit Multiplexor de 4 canale 2 X X X2 X3 Z A A A2 OM 2^3 * 8 O7 O6 O5 O4 O3 O2 O O elección de eñal de control Inicio eloj Etado próximo Clear Clock c c3 egitro de 4 bit c c2 Etado preente A 2 A A i i Cam Cam t+ t+ c 3 c 2 c c = = = = 2 = 2 = En eto do bit e codifica el número que correponda a la eñal de condición de pao Página 6

7 ieño de tranferencia de regitro ieño de la unidad de control utilizando un regitro de etado y un Array Lógico Programable (PLA) Entrada 2,, Etado 4 2 bit Entrada a la PLA 3 bit Célula AN Entrada 2,, Etado / condicione de pao = y = 2 Etado / condicione de pao = y = 2 Etado 4 2 bit Etado 2 / condicione de pao 2 = y 2 = 2 Etado 3 / condicione de pao ninguna Total 7 Célula O alida c 3, c 2, c c 4 Etado 4 2 bit 2 Total 6 Página 7

8 ieño de tranferencia de regitro ª emana 4.- e deea dieñar con memoria OM una Unidad de Control con 2 etado, que genere 37 eñale de control totalmente independiente, y que reciba 9 eñale de condición pero en cada etado va a er conultada como máximo una de ella. Utilizando en el dieño un multiplexor con elección por campo haría falta un multiplexor con: A) 3 entrada de elección. B) 4 entrada de dato. C) 6 entrada de dato. ) Ninguna de la anteriore. Problema El iguiente algoritmo decribe una determinada operación de un itema digital. A) (2 punto) ieñar la Unidad de Proceamiento que permita realizar ete algoritmo utilizando, i on neceario, lo módulo dibujado abajo: regitro de deplazamiento de 8 bit, una UAL con do entrada de 8 bit cada una, un contador módulo-8 y circuito trietado de conexión unidireccional con control de 8 bit; ademá de puerta lógica y lo módulo combinacionale (MUX, MUX, codificadore y decodificadore) que conidere neceario. ebe tener en cuenta que al bu vuelcan dato múltiple dipoitivo. B) (2 punto) ieñar la Unidad de Control que ejecute ete algoritmo con la Unidad de Proceamiento dieñada en el apartado A) empleando un elemento de memoria tipo por etado. etalle y explique claramente todo y cada uno de lo pao eguido hata obtener la olución. Nota: A e el bit meno ignificativo de A. : eclaración: A[8], B[8], Cont[3]; 2: A Bu; 3: B ; 4: for Cont= to 3 do 5: if AA then 6: B ; 7: endif; 8: epl.cerradocha(a); 9: epl.cerradocha(a); : endfor; : Bu B; 2: Parar; Página 8

9 Elemento: ieño de tranferencia de regitro Página 9

10 Página ieño de tranferencia de regitro

11 Página ieño de tranferencia de regitro

12 ieño de tranferencia de regitro Inicio C load B Cc Cc Clear eloj C Bu 3 CA CB Página 2

13 EPTIEMBE 24 EEVA ieño de tranferencia de regitro JUNIO 24 2ª EMANA Página 3