<".??> YNIVERSIDAD AUTONOMA HET- UNIDAD I ZTAPALAPA. PROYECTO LB IUGEUIERIA BIOltBDI'CA. QUITECTVRA PARA PROC8SMIBNTO m SBR&ES

Transcripción

1 YNVERSDAD AUTONOMA HET- UNDAD ZTAPALAPA <".??> PROYECTO LB UGEUERA BOltBD'CA QUTECTVRA PARA PROC8SMBNTO m SBR&ES ALBJMDRO FLORES RUBO PEDRO SANCHB2 POSADAS ABRL 92

2 N T R O D U C C O N ESTE ES EL NFORME SOBRE LA VERSON FNAL DEL DSENO DE UNA ARQUTECTURA ADECUADA PARA PROCESAMENTO DGTAL DE SENALES AL REDEDOR DE UN DSP QUE SEA COMPATBLE CON UNA UNDAD A/D/A PARA UN BUS DE UNA PC XT/AT/386. EL PROYECTO FUE PLANTEADO POR EL NG. OSCAR YANEZ CON LA NTENCON DE UTLZAR EL MCRO-PROCESADOR TMS32010 COMO PARTE DE UNA NTERFACE ENTRE EL TMS32010 Y UNA PC XT/AT/386. EL PROCESAMENTO DGTAL DE SENALES HA DESARROLLADO UN NUEVO CAMPO EN LA RAMA DE LA ELECTRONCA ADEMAS, CON LA APARCON DE LOS MCRO-PROCESADORES ESPECFCOS PARA PROCESAMENTO DGTAL DE SENALES LA VELOCDAD DE PROCESAMENTO HA NCREMENTADO Y ESTO PERMTE UN MAYOR APROVECHAMENTO DEL MSMO. EN EL CASO PARTCULAR DE ESTE PROYECTO EL PROCESADOR TMS32010 QUE CONTENE UNA MEMORA DE 4K, VAROS CONVERTDORES A/D Y D/A DE SALDA, UN PUERTO SERAL PARA LA CONEXON A UNA TERMNAL SERE Y UNA CONEXON PARA UN EMULADOR DEL TMS32010 PERMT10 NCREMENTAR LA VELOCDAD DE PROCESAMENTO DE UNA PC.

3 DECODFCA Y SE EMPEAZA A EJECUTAR. LA SGUENTE NSTRUCCON ES ENTONCES TRADA FETCH 2 MENTRAS QUE LA NSTRWCCON CONTNUA AJECUTANDOSE EXECUTE 1. AUNQUE OCURRA OTRA PRE-FETCH FETCH 3, AMBAS NSTRUCCONES, LA ACTUAL EXECUTE 2 Y LA PREVA EXECUTE 1 CONTNUA EJECUTANDOSE. CCLO DE ESCRTURA EN ESTE MODO SE PROGRAMA NCALMENTE EL PUERTO DE DRECCONES DE LA TARJETA CON LA DRECCON DE NCO, PARA SU NCREMENTO EN DRECCON SE HACE POR MEDO DE LA SERAL OW DE LA PC LA CUAL SERA DVDDA ENTRE 2 PARA ASS PODER ESCRBR EL BYTE MAS SGNFCATVO Y POSTERORMENTE EL BYTE MENOS SGNFCATVO. TAL PROCEDMENTO ES LLEVADO ACABO COMO SGUE: EL NCREMENTO DE LA DRECCON DE MEMORA EN LA TARJETA SE LOGRA EN EL FLANCO POSTVO DE OW, SU ESCRTURA Y ACCESO A MEMORA EN EL FLANCO NEGATVO DE OW, UNCAMENTE CUANDO LA NTERRUPCON HACA EL DMA ES ATENDDA. CCLO DE LECTURA EN ESTE CCLO SE COLOCA LA DRECCON COMO EN EL MODO DE ESCRTURA A DFERENCA DE QUE LA SERAL DE RELOJ SE TOMA DE OR RESPETANDO LAS MSMAS SERALES PARA SU NCREMENTO COMO EN EL MODO DE ESCRTURA COMO SE OBSERVA DE LAS GRAFCAS 1 Y 2.

4 LA MEMORA DE DATOS ES DE 144 X 16 BTS DENTRO DE LA RAM DE DATOS. LOS OPERANDOS DE LAS NSTRUCCONES SON TRADOS DESDE ESTA RAM; LOS OPERANDOS DE LAS NSTRUCCONES FUERA DEL CHP NO SE PUEDEN ACCESAR DRECTAMENTE. SN EMBARGO, LOS DATOS PUEDEN SER ESCRTOS EN LA RAM DE DATOS DESDE UN PERFERCO UTLZANDO LA NSTRUCCON N O LEYENDO DESDE LA MEMORA DE PROGRAMA USANDO LA NSTRUCCON TBLR (TABLE READ). LA NSTRUCCON OUT PODRA ESCRBR UNA PALABRA DESDE LA RAM DE WRTE) PODRA ESCRBR UNA PALABRA DE LA RAM DE DATOS A LA MEMORA DE PROGRAMA. LA SGUENTE FGURA MUESTRA EL TRASLAPAMENTO DE LA NSTRUCCON PRE-FETCH Y SU EJECUCON. CLKOUT LOAD PC1 <-> FETCH 1 < > EXECUTE 1 < > LOAD / PC2 <-> FETCH 2 < > EXECUTE 2 < > EN EL FLANCO DE BAJADA DEL CLKOUT EL CONTADOR DE PROGRAMA SE CARGA CON LA NSTRUCCON LOAD PC2 PARA SER PRE-FETCHADO MENTRAS SE AJUSTA LA NSTRUCCON ACTUAL EXECUTE 1 SE

5 CARACTERSTCAS DE LA ARQUTECTURA.- EL MCRO-PROCESADOR TMS32010 COMBNA LOS SGUENTES ELEMENTOS DENTRO DE UN SOLO CHP: * MEMORA DE DATOS VOLATL DE LECTURA/ESCRTURA DE 144x16 PALBRAS * MEMORA DE PROGRAMA NO VOLATL DE 1536x16 PALABRAS. * ALU Y ACUMULADOR DE 32 BTS DE DOBLE PRECSON. * MULTPLCAEOR RAPD0 DE 200ns. * BARREL SHFTER PARA CORRMENTO DE PALABRAS DE LA MEMORA DE DATOS DENTRO LA DE ALU. * DESPLAZADOR QUE EFECTUA EL CORRMENTO DEL DEL ACUMULADOR DENTRO DE LA RAM. * BUS DE DATOS DE 16 BTS PARA TRAER NSTRUCCONES DESDE DEL FUERA CHP, A VELOCDAD COMPLETA. * PLA DE 4x12 BTS QUE PERMTE CAMBO DE CONTEXTO. * REG1 STRO DE AUTO-NCREMNTO/DECREMENTO PARA DRECCONAMENTO NDRECTO Y CONTADOR DE CCLOS. * VECTOR DE NTERRUPCONES. * OSCLADOR DENTRO DEL CHP. ARQUTECTURA HARVARD DEL THS

6 .- n..- -u i 1 5 '? i L

7 " " r. 1 1

8 ARQUTECTURA.- LA FAMLA TMS320 UTLZA UNA ARQUTECTURA HARVARD MODFCADO POR VELOCDAD Y FLEXBLDAD. EN UNA ARQUTECTURA HARVARD LOS PROGRAMAS Y LA MEMORA DE DATOS PERMANECEN EN DOS ESPACOS SEPARADOS, PERMTENDO UN TRASLAPAMENTO TOTAL DEL FETCH DE LA NSTRUCCON Y SU EJECUCON. LAS MODFCACONES A LA ARQUTECTURA HARVARD EN FLEXBLDAD Y VELOCDAD SON LAS SGUENTES; PERMTE HACER TRANSFERENCAS ENTRE PROGARAMA Y EL ESPACO DE DATOS, FACLTANDO EL NCREMENTO EN LA FLEXBLDAD Y PERMTE ALMACENAR COEFCENTES EN LA MEMORA DE PROGRAMA PARA SER LEDOS DENTRO DE LA RAM, ELMNANDO LA NECESDA DE SEPARAR EL COEFCENTE DE LA ROM. ESTO TAMBEN HACE DSPONBLE NSTRUCCONES NMEDATAS Y SUBRUTNAS. EL TMS3210 UTLZA HARDWARE PARA MPLEMENTAR FUNCONES QUE OTROS MCRO-PROCESADORES DESARROLLAN POR SOFTWARE. EL TMS32010 CONTENE EN EL HARDWARE UN MULTPLCADOR PARA EJECUTAR UNA MULTPLCACON EN UN CCLO SENCLLO DE ZOOns, UN BARREL SHFTER (DESPLAZADOR) PARA CORRMENTO DE DATOS DENTRO DE LA ALU Y UN HARDWARE EXTRA TAL QUE LOS REGSTROS AUXLARES PUEDEN SER CONFGURADOS EN UN MODO DE AUTO- NCREMENTO/DECREMENTO PARA MANPULAR LAS TABLAS DE DATOS EN UN CCLO SENCLLO.

9 i i f P7 PC P5 PJ P 3 Ff Pi. F=Q PO

10 í i i ' i!