N'- UNIDAD DE CONTROL UNIDAD ARITMÉTICA Y LÓGICA MINICOMPÚTADORA

Transcripción

1 UNIDAD DE CONTROL : ' Y UNIDAD ARITMÉTICA Y LÓGICA MINICOMPÚTADORA N'- Tess preva a la obtencón del Tltu-' lo de Ingenero en la especalzacón de Electrónca y Telecomuncacones /- de la Escuela Poltécnca Naconal '. Byron Fabán Zapata Salazar Quto, Julo de 977

2 AGRADECIMIENTO Valorar en su verdadera magntud él nmenso aporte recbdo de ms padres y maestros, en la formacón materal y esprtual, a lo largo de toda m carrera estudantl, es una tarea dfícl y compleja. Cabe, sn embargo, dejar constanca de m sncero reconocmento a la'escuela Poltécnca Naconal, donde se ' :í afrmó m personaldad y en la qúje encontré los medos de ser un hombre útl a la socedad. No puedo pasar por alto a quenes] fueron ms profesores desde las aulas prmaras hasta las unverstaras; y a todos los compañeros que comparteron los msmos anhé - los e nquetudes. De manera partcular quero dejar m expreso reconocmento al Ing. H. Jacobson, quen sugró y drgó - ncalmente la elaboracón de la presente tess. Fue su enorme capacdad de trabajo y su gran caldad hu - mana el mejor estímulo durante el desarrollo teórco de este trabajo. Al Ing. Alfonso Espnosa, drector de tess, quen aportó puntos de vsta muy valosos en la realzacón de la parte escrta y no escatmó

3 esfuerzo alguno para asesorar estle trabajo. Agradezco además al 3r.: Alfredo IJnz B., quen realzó la tess "Undad de Memora para juna Mncomputadora" y compartó con extremada responzablldad '.el trabajo con-. t junto en la fase expermental Dejo constanca de m agradecmento al Sr. Fabán Sver ' I]. covch a quen se deben todas las] fotografías presentadas. :! " t Un agradecmento especal a los compañeros del Departa_ mentó de Electrónca) cuyo estmuüp permanente hzo pos ble la consecucón de este trabajo.,

4 ca. Además, se explcan las prncpales característcas de los crcutos de 'la Undad Artmétca y Lógca. El capítulo III presenta el dseco de los dferentes blo_ ques componentes de 'la Undad Artmétca y Lógca. En el capítulo IV se descrbe el proceso de operacón de ] ' la máquna, se dscute brevemente las dferencas entre el control"cableado" y "mcroprogramado" y se establece una secuenca y modo de trabajo para el sstema en polducto. En el capítulo V se habe una rápda revsón de AHPL con el fn de utlzarlo posterormente en la descrpcón de decsones y transferencas. Se desarrolla el dseño- - del control cableadp para las fases de traída y ejecu cón de las dferentes nstruccones, ncluyendo el control de nterrupcones. í Al fnal de este capítulo se presenta el programa de con trol, escrto en AHPL, para todas las nstruccones mple mentadas.! j El capítulo VI trata sobre el panel de control. Descrbe la funcón de los dversos nterruptores operaconales y además desarrolla su dseño. : El capítulo VII presenta la decodfcacón de las nstruc cones y en general todos los procesos que de alguna mane ra pueden desarrollarse con redes combnaconales.

5 En el capítulo VIII se detallan las pruebas expermentales realzadas, ncluyéndose uno de los programas utlzados para las pruebas de sufcenca. ben las conclusones fnales. Se anotan tam

6 ABREVIATURAS Y SÍMBOLOS : UTILIZADOS EN ESTA TESIS En esta lsta no se ncluye las señales para control y decodfcacón., A Cuando sgue a una nstrucpón de entrada y salda se refere al:buffer del dspostvo. f AC Acumulador '! ACÓ AC Acumulador O Acumulador j AC2 Acumulador 2, AC3. Acumulador 3 ACI AI Acumulador de Instrucconejs Instruccón que llega al control y debe anularse ACS Acumulador Fuente j ACD ADC ADD Acumulador Destno Sumar Complemento Sumar AND Producto Lógco ', B Barra de datos j Cuando sgue a una nstruccón de entrada y salda se refere al buffer del dspostvo C Cuando sgue a una nstruccón de entrada y salda se refere al buffer del dspostvo CL COM Entrada CLEAR de los bestables Complemente

7 CP Contador de Programa Cuando se encuentra asocado a un bestable se nterpreta como CLOCK-PULsfe CPU Cuando sgue a una nstruccón de entrada y salda; tal nstruccón es de códgo especal (77)!' " o D Flp-flop Termnado ; DI Datos Adentro DO Datos Fuera DSZ. Decremente y salte s el resultado es cero ^ E Cclo de Escrtura : E/S Entrada y Salda FF (ff) Flp-flop INC Incrementar ; IC Crcuto Integrado IR Regstro de Instruccones IR Regstro de Instruccones IR2 ISZ JMP Regstro de Instruccones Incremente y.salte s el Resultado es cero Salto JSR Salto a Subrutna :! L Cclo de Lectura S se encuentra asocada á una nstruccón artmétca y lógca, ndca rotacón a la zquerda LDA LME MDA Cargar Acumulador Cclo de Lectura Modfcacón y Escrtura Regstro de datos de memora

8 MDR Regstro de dreccones de; memora MOV Mueva MR Borrado Maestro N No L ; NEG NIO O PR Sacar el complemento de dos Nnguna transferenca Uno Entrada PRESET de los besítables R S se encuentra asocada a; una nstruccón artmétca, ndca rotacón a láj derecha RM SKP STA SUB TTL T. Reloj Maestro Salto condconal Almacenar Acumulador Restar Transstor Transstor Log^c Reloj T TA Reloj TA : TA Reloj TA. UAL IH V IL V OH V OL Undad Artmétca y Lógca Voltaje de entrada en nvel alto Voltaje de entrada en nvel bajo Voltaje de salda en nvel alto Voltaje de salda en nvel bajo R Regstro índce!

9 S: Z I. Cero No cargar en un acumuladolr n en el lnk -4, $ Drecconamento Indrectp

10 Í N D I C E PROLOGO!;...- I CAPITULO I: INTRODUCCIÓN. - Funcón \í 2. - Organzacón del Sstema.... j; 4! 3.- Instruccones y Orecconamerto Formato de Instruccones y Códgos de Operacón Undades de Memora y Entrada: y Salda vstas desde el control 39 : ; h 6. - Crteros de dseño. 4 CAPITULO II: DESCRIPCIÓN DE LA UNIDAD ARITMÉTICA Y LÓGICA,. - Funcón : Representacón Numérca, La-: suma bnara y el prncpo de "llevada antcpada"...., ; Crcutos utlzados. Característcas prncpales de funconamento 66 CAPITULO III: DISEÑO:DE LA UNIDAD! ARITMÉTICA Y LÓGICA!'.- Introduccón ' Dsposcón de los Regstros Utlzacón del Generador de Funcones Desplazador Lnk Sensor de resultados 87

11 CAPITULO IV: DESCRIPCIÓN DEL CONTROL.- Funcón Control Cableado y Mcroprogramado Frecuenca de reloj y ejecucón por cclos Secuenca de las nstruccones (Operacón en polducto) \. 6 CAPITULO V: DISEÑO DEL CONTROL.- Transferencas entre regstros y AHPL Demoras de control y dagrama de flujo de las nstruccones í Cadena de control para la Fasje de Traída Cadena de control para las nstruccones Artmétcas y Lógcas!, Cadena de control para las nstruccones con Referenca a Memora ; 56 Cadena para drecconamento ndrecto 59 ( 6.- Cadena de control para las nstruccones de Entrada y Salda Instruccones con sobrepaso.<< Interrupcones al Programa Señales de demora en las Fasejs de Traída y \n.- Programa de control 88 CAPITULO VI: PANEL DE CONTROL.- Descrpcón 93

12 2.- Dseño de la consola I 98 CAPITULO VII: DECODIFICACION ;.- Regstro de Instruccones Decodfcacón y control del tpo de cclo - generado en la memora Decodfcacones asocadas a señales de demora Decodfcacón de los controles en los crcutos de la Undad Artmétca y Lógca 223 Seleccón de dreccones en los regstros 223 Seleccón de operacones en la UAL 233 Control del Selector! 247 Control de REÍ : Decodfcacones Adconales.' 254 Control del desplázador y del lnk 254 Control de saltos ' 255 I Control del bestable de Interrupcones 259 Demoras de ejecucón ; 259 Control de JSR y drecconamento relatvo 26 Decodfcacón de las nstruccones 262 ; I CAPITULO VIII: PRUEBAS EPERIMENTALES Y CONCLUSIONES. - Implementacón.. : : 266 : S!. 2.- Resultados expermentales y conclusones 283 FOTOGRAFÍAS ' 289 ANEOS Y BIBLIOGRAFÍA

13 PROLOGO: Dseñar y construr^ la Undad Central de Proceso para una mncomputadora de pjropósto general, en las condcones nherentes a un trabajo como el presente, es un proyecto que nvolucra múltples facetas áanto de orden técnco co_ mo humano. La íntma relacón ;conltemas de tess complementaros como: Sstema de Memora, y Undades de Entrada y Salda,. j. y j. creaba la necesdad de un trabajé paralelo y perfectamente coordnado. * Los resultados fnaülesj de utlzacón práctca en un dspostvo como el propuesto, se sujetaban obvamente a una ] satsfactora realzacón de todas las partes. Más aún, s se consdera quejla^s pruebas expermentales no podían ser realzadas ndependentemente. La gran varedad de pojsbldades que presenta la mcro - electrónca, permtrá] plantearse, sn lugar a dudas, solucones dferentes;a los dversas problemas encontrados í en el dseno. Empeoro, este trabajo trata de desarrollar la mejor alternatva, habda cuenta de las restrccones y crcunstancas qué lo rodean.,, El avance vertgnoso de la tecnología de los semconduc-

14 ! III fases del proyecto. El trabajo por etapas no hzo posble el empleo de métodos : generales de dseño, es por ellojque, cada seccón se la - enfoca ncalmente como un todo, para sólo al fnal establecer las relacones e nteraccones con el resto del con_ junto. Lógco es suponer que el : desarrollo de una área es_ pecífca estuvo sempre acompañado del conocmento por lo menos aproxmado de lo que sería'todo lo demás y tratando en la medda de lo posble de no alterar las especfcacp_ nes planteadas en el dseño de uja etapa preva. e La presente tess se la expone conforme a la secuenca de trabajo utlzado, aunque por razones obvas se plantea só_ lo la eleccón fnal de una sere de alternatvas que para cada fase fueron desarrolladas. : Se trata en lo posble de explcarla sempre en funcón de todo el conjunto, aunque algunas veces se presentará la fa_ se prelmnar de una certa área.para más tarde '.amplarla y explcarla de acuerdo a los requermentos de fases posterores. El problema fundamental radca en el sncronsmo de las mu_ ' chas fases de ejecucón. La coordnacón en el tempo de todas las accones a desarrollarse, durante la realzacón ' de una nstruccón o a medda que corre un programa, resul_ ta lo más complejo y abarca gran parte de este trabajo. El compromso exstente para la seleccón de la mejor posjl bldad en cuanto a una mncomputadora rápda y de un

15 gran soporte de nstruccones pero al msmo tempo econó_ mca, tuvo, en este caso, como eje, las grandes dfcultades encontradas para consegur determnados crcutos, así como para dsponer de los nstrumentos báscos de - prueba y medcón cjue se adecúen: para este objeto. Esta tess, por su extensón, no desarrolla n profund-. za en consderacones de software propas a todo sste - ma de computacón.

16 - - CAPITULO ÍNTRODUCCION.- FUNCIÓN : La Undad Central dé Proceso (UCP) consttuye la undad que goberna a todo leí sstema. Controla los dspostvos perfércos, desarrolla la artmétca y lógca, mane_ ja las dversas operacones y regula la secuenca de un programa. El procesador maneja palabras de<6 bts numerados de O a 5 y de zquerda- a derecha de. acuerdo a su poscón - en los regstros. Estas palabras pueden ser nterpretadas como nstrucco- nes dentro de un programa, como dreccones o como ope - randos. Las dreccones están dadas por 5 bts numerados de a 5. ; Las nstruccones artmétcas operan sobre números enteros sn sgno o su equvalente con sgno -utlzando la - notacón en complemento de dos. La Undad Central de Proceso tene báscamente dos sec - cones: La de control y la artmétca y lógca.

17 Las funcones de la Undad de Control son: - Ejecutar la nstruccón en proceso. - Emtr señales de control para habltar o deshabltar certas compuertas que permtan el flujo de datos de un punto a otro. - Realzar las referencas a memora tanto para las ns - truccones como para datos y aquellas para los dspos- I. tvos perfércos. - Determnar la sguente nstruccón a ser"ejecutada y - realzar un cclo de traída para posbltar su decodfcacón y ejecucón. Las funcones de la Undad Artmétca y Lógca (UAL) son: - Realzar la artmétca y lógca sobre los operandos especfcados en una 'nstruccón. - Establecer decsones lógcas comparando el resultado - de una operacón cdn cero para posbltar un salto. - Realzar.la artmétca necesara para encontrar la d - reccón de la sguente nstruccón en secuenca. - Ejecutar la rotacón de un resultado o el cambo alternado de sus bytes. - Almacenar resultados ntermedos en cualquera de sus a_ cumuladores. El control de tod'as las accones descrtas presenta dos - posbldades nteresantes: el Control "Cableado o de ns_ truccones fjas" y el Control "Mcroprogramado". El. prmero, es'el control tradconal desarrollado en ba-

18 : _ 3 se a cadenas de bestables y compuertas que habltan o - mpden las dferentes accones. No puede enfocarse como un dseño modular y por lo msmo revste certa complejdad dependendo del conjunto de nstruccones a mplementarse. Las nstruccones en este caso son fjas y no pue_ den ser alteradas. El control mcroprogramado presenta mayor flexbldad porgue trabaja con una memora de control en base de programas (mcroprogramás) que podrían ser modfcados según las necesdades. Estos mcroprogramás contenen la se cuenca de las funcones de control que corresponderían a un control de nstruccones fjas. Las ventajas y desventajas de cada tpo de control, así - como el escogdo para el dseño, se presentan con mayor - detalle en el capítulo IV.

19 2.- ORGANIZACIÓN DEL SISTEMA El procesador desarrolla un programa ejecutando las nstruc cones traídas desde la memora. Sus localzacones son es pecfcadas por un regstro denomnado Contador de Programa (CP) que se ncrementa en uno de acuerdo al grado de ejecucón en que se halla la nstruccón en realzacón. De esta forma, la próxma nstruccón es normalmente obtenda de la nmedata localzacón de memora consecutva. Este flu_ jo secuencal puede ser alterado cambando el contendo del Contador de Programa 'con el especfcado por una nstruccón de salto. Se dspone de cuatro Acumuladores de 6 bts (ACÓ a AC3), - que permten mover un dato en cualquer dreccón, entre la memora y estos acumuladores o entre éstos y los regstros-*- dé'la^ nterf ase. Cas. todas las operacones artmétcas y- lógcas son desarrolladas sobre operandos en los acumulado-! res, con la posbldad; de que el resultado pueda ser guar- : -> * dado en uno de ellos y además comparado con cero por medodel,sensó-r,de resultados. Asocado con el gefer-ador de fun_ cones se encuentra el lnk que np es sno un retenedor, pa_ ; '' ' Í ra ndcar la llevada de un bt, que llamaremos "Carry",.. t fuera del bt cero j(más sgnfcajnte), en una nstruccón - artmétca. j Exste la posbldad de desplazar (rotar) el resultado enun bt a la derecha o zquerda Includo el lnk, o Ínter - ;l: cambar sus dos mtades (bytes).;

20 lünidad DE CONTROL I Y ' UNIDAD ARITMÉTICA Y LÓGICA PAR UNA MINICOMPUTADORA Tess preva a la obtencón del Título de Ingenero en la especalzacón d:e Electrónca y Telecomuncacones - de la.escuela Poltécnca Naconal. Byron Fabán Zapata Salazar Quto, Julo de 977

21 ftx Certftco que este trabajo ha sdo realzado en su total - dad ur el Señor Byron Fabán Sapa g. Alfonso Espnosa DIRECTOR DE TESIS Quto, Julo de 977

22 A MIS PADRES Y HERMANOS

23 lü AGRADECIMIENTO Valorar en su verdadera magntud el nmenso aporte rec bdo de ms padres ^ maestros, en la formacón materal y esprtual, a lo largo de toda m carrera estudantl, es una tarea dfícl y compleja. Cabe, sn embargo, dejar constanca de m sncero reconocmento a la'escuela Poltécnca Naconal, donde se afrmó m personaldad y en la que encontré los medos de ser un hombre útl a la socedad. alto a quenes fueron ms profesores desde las aulas prmaras hasta las unverstaras; y a todos los compañerojs que comparteron los msmos anhe - " los e nquetudes.! De manera partculajn quero dejar m expreso reconocmento al Ing, H. JJacobson, quen sugró y drgó - ncalmente la elaboracón de la presente tess. Fue su enorme capacdad de trabajo y su gran caldad hu - mana el mejor estímulo durante el desarrollo teórco de este trabajo. Al Ing. Alfonso Espnosa, drector de tess, quen aportó puntos de vsta muy valosos en la realzacón de la parte escrta y no escatmó

24 esfuerzo alguno para asesorar este trabajo. ], Agradezco además al' Sr. Alfredo Lnz B., quen realzó la tess "Undad de Memora para una Mncomputadora" y compartó con extremada responzabldad el trabajo conjunto en la fase expermental. Dejo constanca de m agradecmento al Sr. Fabán Sve covch a quen se deben todas las fotografías presentadas. Un agradecmento especal a los companeros del Departa_ mentó de Electrónca cuyo estímulo permanente hzo posj. ble la consecucón de este trabado. de "llevada antcpada" utlzado en la undad artmét-

25 ca. Además, se explcan las prncpales característcas de los crcutos dé la Undad Artmétca y Lógca. El capítulo III presenta el dseño de los dferentes blo_ que's componentes de la Undad Artmétca y Lógca. En el capítulo IV se descrbe el proceso de operacón de la máquna, se dscute brevemente las dferencas entre el control "cableado:" y "mcroprogr amado" y se establece una secuenca y modo de trabajo para el sstema en polducto.!;- En el capítulo V se} hace una rápda revsón de AHPL con P' el fn de utlzarlo posterormente en la descrpcón de decsones y transferencas. Se desarrolla el dseño' del control cableado para las fases de traída y ejecu cón de las dferentes nstruccones, ncluyendo el control de nterrupcones. Al fnal de este capítulo se presenta el programa de con_ trol, escrto en AHSPL, para todas las nstruccones mple mentadas.,: El capítulo VI tratjk sobre el panel de control. Descrbe la funcón de los dversos nterruptores operaconales y además desarrolla su dseño. El capítulo VII presenta la decodfcacón de las nstruc_ cones y en general todos los procesos que de alguna mane_ ra pueden desarrollarse con redes combnaconales.

26 En el capítulo VIII se detallanfflas pruebas expermentales realzadas, ncluyéndose unjmde los programas utlzados para las pruebas de sufc^nca. Se anotan tam ben las conclusones fnales.

27 ABREVIATURAS Y SÍMBOLOS UTILIZADOS EN ESTA TESIS En está lsta no se ncluye las señales para control y decod ccacón. A Cuando sgue a una nstruccón de entrada y salda se refere al buffer del dspostvo. AC ACÓ AGÍ AC2 AC3 ACI AI ACS ACD ADC Acumulador ; Acumulador O Acumulador Acumulador 2, Acumulador 3 Acumulador dé Instruccones Instruccón que llega al control y debe anularse Acumulador Fuente Acumulador Destno Sumar Complemento ADD Sumar AND B Producto Lógco Barra de datos Cuando sgue, a una nstruccón de entrada y salda se refere al buffer del dspostvo Cuando sgue a una nstruccón de entrada y salda se refere al buffer del dspostvo CL COM Entrada CLEAR de los bestables Complemente I

28 CP Contador de Programa Cuando se encuentra asocado a un bestable se nterpreta como CLOCK-PULSÉ CPU D DI DO DSZ E E/S FF (ff INC IC IR IR IR2 ISZ JMP JSR L Cuando sgue a una nstruccón de entrada y salda; tal nstruccón es de códgo especal (77) ' o Flp-flop Termnado! Datos Adentro ' ; Datos Fuera Decremente y salte s el resultado es cero Cclo de Escrtura, ' ; Í Entrada y Salda Flp-flop ; Incrementar > Crcuto Integrado ',' Regstro de Instruccones! Regstro de Instrucconesj Regstro de Instruccones' 2 í Incremente y salte s el Resultado es cero Salto Salto a Subrutna Cclo de Lectura S se encuentra asocada a una nstruccón artmétca y lógca, ndca rotacón a la zquerda LDA LME MDA Cargar Acumulador Cclo de Lectura Modfcacón y Escrtura Regstro de datos de memora

29 MDR MOV MR N NEG NIO O PR R Regstro de dreccones de.memora Mueva Borrado Maestro No * Sacar el complemento de dos Nnguna transferenca Uno Entrada PRESET de los bestables S se encuentra asocada ^ una nstruccón artmétca, ndca rotacón a la derecha RM SKP STA SUB TTL T TA TA UAL V İH V IL V OH VOL R Reloj Maestro Salto condconal Almacenar Acumulador Restar Transstor Transstor Logjc Reloj T Reloj TA Reloj TA'. Undad Artmétca y Lógca Voltaje de entrada en nvel alto Voltaje de entrada en nvel bajo Voltaje de salda en nvel alto Voltaje de salda en nv(el bajo Regstro índce,

30 2 I $ Cero No cargar em ur acumulac DrecconamMenlío Indrec

31 Í N D I C E PROLOGC I CAPITULO I: INTRODUCCIÓN. - Fur cón ; 2. - Organzacón del Sstema Instruccones y Drecconamento Formato de Instruccones y Códgos de Operacón Undades de Memora y Entrada y Salda vstas deí de el control Crteros de dseño 4 CAPITULO II: DESCRIPCIÓN DE LA UNIDAD ARITMÉTICA Y LÓGICA. - Funcón Representacón Numérca La:suma bnara *y el prncpo de "llevada antcpada" Crcutos utlzados. Característcas prncpales de funconamento 66 CAPITULO III: DISEÑO DE LA UNIDAD ARITMÉTICA Y LÓGICA.- Introduccón Dsposcón de los Regstros, Utlzacón del Generador de Funcones Desplazador 79,:k Sensor de resultados 87

32 CAPITULO IV: DESCRIPCIÓN DEL CONTROL '.- Funcón Control Cableado y Mcroprogramado Frecuenca de reloj y ejecucón por cclos Secuenca de las nstruccones (Operacón en polducto) 6 CAPITULO V: DISEÑO DEL CONTROL.- Transferencas entre regstros y AHPL Demoras de control y dagrama de flujo de las nstruccones Cadena de control para la Fase de Traída Cadena de control para las nstruccones Artmétcas y Lógcas, Cadena de control para las nstruccones con Referenca a Memora : 56 Cadena para drecconamento ndrecto Cadena de control para las nstruccones de Entrada y Salda Instruccones con sobrepaso Interrupcones al Programa Señales de demora en las Fases de Traída y Ejecucón 82.- Programa de control 8: CAPITULO VI: PANEL DE CONTROL ;.- Descrpcón 93 m

33 2.- DÍSÍ>ño de la consola 98 CAPITULÓ VII: DECODIFICACION.- Reg:.stro de Instruccones Decodfcacón y control del tpo de cclo generado en la memora Decodfcacones asocadas a señales de demora Deccpdf cacón de los controles en los crcutos de '..a Undad Artmétca y Lógca 223 Seleccón de dreccones en los regstros 223 Seleccón de operacones en la UAL 233 Control del Selector 247 Control de REÍ, Decc dfcacones Adconales 254 Con rol del desplazador y del lnk 254 Control de saltos 255 Control del bestable de Interrupcones 259 Déme ras de ejecucón 259 Con rol de JSR y drecconamento relatvo 26 Decodfcacón de las nstruccones 262 CAPITULC VIII: PRUEBAS EPERIMENTALES Y CONCLUSIONES.- Imp3.ementacon Resultados expermentales y conclusones 283 FOTOGRAI'IAS 289 ANEOS ' BIBLIOGRAFÍA

34 PROLOGO Dseñar y construr la Undad Central de Proceso para una mncomputadora de propósto general, en las condcones nherentes a un trabajo como el presente, es un proyecto que nvolucra múltples facetas tanto de orden técnco co_ mo humano. La íntma relacón con temas de tess complementaros como: Sstema de Memora y Undades de Entrada y Salda, creaba la necesdad de un trabajo paralelo y perfectamente coordnado. Los rebultados fnales de utlzacón práctca en un dspostvo como el propuesto, se sujetaban obvamente a una satsfactora realzacón de todas las partes. Más aún, s se consdera que las pruebas expermentales no podían ser realzadas ndependentemente. La gré n varedad de posbldades que presenta la mcro - electa ónca, permtrá plantearse, sn lugar a dudas, solucoes dferentes a los dversos problemas encontrados en el dseño. Empero, este trabajo trata de desarrollar la mey crc unstancas que lo rodean, or alternatva, habda cuenta de las restrccones El a ve nce vertgnoso de la tecnología de los semconduc- IE

35 II tores nfluyó decsvamente en los crteros ncales de dseñe y fue la causa de un snnúmero de rectfcacones y modafcacones ntroducdas, para consegur un análss más ácl y, al msmo tempo, un trabajo que responda a la tecnología de la época. No se pretende de nnguna manera dseñar un sstema comer_ calmente compettvo, pues la dsponbldad crcutal, el factor tempo y los equpos de prueba y medcón, mpía seron en este caso dferencas sustancales con otras n_ vestgacones sobre el msmo tópco. Los cr.rcutos ntegrados caracterzados por su ndvdualdad en cuánto a peculardades electróncas, hceron - posble un estudo drgdo al análss total del sstema, prescndendo de una nvestgacón detallada de los ele - mentos electróncos. Una gran parte del tempo requerdo para llevar a la prác_ tca este trabajo fue empleado en el conocmento exhaustvo del modo de operacón de una computadora. La comprensón del comportamento nterno de la máquna - fue desarrollándose a medda que se estudaban las accones descrtas por el juego de nstruccones a mplementar se, as cómo las característcas de los crcutos elegí - dos para tal o cual fnaldad. Una vsón general del conjunto permtó, luego, establecer un esquema básco de los dversos bloques componentes que a la postre constturían el soporte de las dversas

36 III fases del proyecto. El trabajo por etapas no hzo posble el empleo de métodos generales de dseño, es por ello que, cada seccón se la - enfoca ncalmente como un todo, para sólo al fnal establecer las relacones e nteraccones con el resto del con_ junto. Lógco es suponer que el desarrollo de una área es_ pecífáca estuvo sempre acompañado del conocmento por lo menos aproxmado de lo que sería todo lo demás y tratando en la medda de lo posble de no alterar las especfcaco_ nes planteadas en el dseño de una etapa preva. La presente tess se la expone conforme a la secuenca de trabajo utlzado, aunque por razones obvas se plantea so lo la eleccón fnal de una sere de alternatvas que para cada fase fueron desarrolladas. Se trata en lo posble de explcarla sempre en funcón de todo el conjunto, aunque algunas veces se presentará la fa_ se prelmnar de una certa área para más tarde :amplarla y explcarla de acuerdo a los requermentos de fases posterores. El problema fundamental radca en el sncronsmo de las nrn chas fases de ejecucón. La coordnacón en el tempo de todas las accones a desarrollarse, durante la realzacón de una nstruccón o a medda que corre un programa, resul_ ta lo más complejo y abarca gran parte de este trabajo. El compromso exstente para la seleccón de la mejor pos_ blldad en cuanto a una mncomputadora rápda y de un

37 IV gran soporte de nstruccones p^o al msmo tempo econ<5 mca, tuvo, en estef- caso, como Se, las grandes dfcultades encontradas ptara consegujsdetermnados crcutos, así cerno para dsponer de los fftrumentos báscos de pruebe y medcón pe se adecúeslpara este objeto. Esta tess, por su ''extensón, n Idesarrola n profund- P: I za en consderacones de softwa^ propas a todo sste -, ma de computacón. :

38

39 - - CAPITULO INTRODUCCIÓN.- FtNCION La Unadad Central de Proceso (UCP) consttuye la undad que gcberna a todo el sstema. Controla los dspost- vos pe rfércos, desarrolla la artmétca y lógca, mane ja las dversas operacones y regula la secuenca de un progr; ma. El prccesador maneja palabras de 6 bts numerados de O a 5 en los Estas de zquerda.a derecha de acuerdo a su poscón - regstros. palabras pueden ser nterpretadas como nstrucco- ros nes dentro de un programa, como dreccones o como ope - randos Las dreccones están dadas por 5 bts numerados de a 5. Las r struccones artmétcas operan sobre números enten sgno o su equvalente con sgno -utlzando la - notac ón en complemento de dos. La Unadad Central de Proceso tene báscamente dos sec - cíones La de control y la artmétca y lógca.

40 2 - tvos Las funcones de la Undad de Control son: - Ejecutar la nstruccón en proceso. - Emtr señales de control para habltar o deshabltar certas compuertas que permtan el flujo de datos de un punto a otro. - Realzar las referencas a memora tanto para las ns - trucc ones como para datos y aquellas para los dsposperfércos. - Detezmnar la sguente nstruccón a ser'ejecutada y - reala zar un cclo de traída para posbltar su decodón y ejecucón. fcac Las fur cenes de la Undad Artmétca y Lógca (UAL) son: - Reala zar la artmétca y lógca sobre los operandos escados en una nstruccón. pec - Esta! lecer decsones lógcas comparando el resultado - de ura operacón con cero para posbltar un salto. - Realzar.la artmétca necesara para encontrar la d - recc;^.ón de la sguente nstruccón en secuenca. - Ejecutar la rotacón de un resultado o el cambo alternado de sus bytes. - Almacenar resultados ntermedos en cualquera de sus c cumuladores. El control de tod'as las accones descrtas presenta dos - posbldades nteresantes: el Control "Cableado o de ns trucc :>nes fjas" y el Control "Mcroprogramado". El.prnero, es el control tradconal desarrollado en ba-

41 se a cadenas de bestables y compuertas que habltan o - mpden las dferentes accones.!no puede enfocarse como dad dependendo del conjunto de nstruccones a mplemen- un dseño modular y por lo msmo revste certa complejtarse. Las nstruccones en este caso son fjas y no pue_ alteradas. ; j El control mcroprogramado presenta mayor flexbldad - porgue trabaja con una memora de control en base de pro gramas (mcroprogramas) que podríjan ser modfcados según las necesdades. Estos mcroprogjramas contenen la se l cuencc de las funcones de control que corresponderían a un control de nstruccones fjas Las ver tajas y desventajas de cada tpo de control, así - como e], escogdo para el dseño, detalle en el capítulo IV. se presentan con mayor -

42 2.- ORGANIZACIÓN DEL SISTEMA El procesador desarrolla un programa ejecutando las nstru cíones traídas desde la memora. Sus localzacones son es pecfcadas por un regstro denomnado Contador de Programa (CP) que se ncrementa en uno de acuerdo al grado de ejecucón en que se halla la nstruccón en realzacón. De es- ta forr a, la próxma nstruccón es normalmente obtenda de la nme data localzacón de memora consecutva. Este flu_ jo sec encal puede ser alterado cambando el contendo del Contadc r de Programa con el especfcado por una nstruccón de salt o. Se ds one de cuatro Acumuladores de 6 bts (ACÓ a AC3), - que peí mten mover un dato en cualquer dreccón, entre la memorc y estos acumuladores o entre éstos y los regstros-" de la :.nterfase. Cas todas las operacones artmétcas y- lógcas son desarrolladas sobre operandos en los acumuladores, con la posbldad de que el resultado pueda ser guardado en uno de ellos y además comparado con cero por medodel,sensor de resultados. Asocado con el generador de fun cíones se encuentra el lnk que no es sno un retenedor, pa ra ndcar la llevada de un bt, que llamaremos "Carry", fuera leí bt cero (más sgnfcante), en una nstruccón - artmé- Exste un bt la posbldad de desplazar (rotar) el resultado ena la derecha o zquerda ncludo el lnk, o Ínter - cambar sus dos mtades (bytes^

43 La consola presenta una sere de conmutadores con los queel operador puede prncpar o parar su programa, examnar cualesquera de los acumuladores o cambar su contendo y otras a :cones que se explcarán posterormente. mte al Se dspone además de un sstema de nterrupcones que perprocesador responder al peddo de un dspostvo. El control en este caso, detene la ejecucón del programa en proceso, guarda la dreccón de retorno en la local dad cero de memora y realza un salto ndrecto a la loca_ ldad uno donde se supone estará la dreccón de la rutna de ser\o de nterrupcones Todo ej. conjunto se lo consdera esencalmente dvddo en dos partes: el control y la seccón de artmétca y lógca. E.\o de la fgura.2- muestra el dagrama debloques de la dsposcón dada al Procesador Central. Las flechas dobles en blanco representan un certo número fjo de bts ndcado por el número colocado a la entrada de la seccón correspondente. Señalan el camno segudo por lo 3 datos, las nstruccones y las dreccones. Las flachas dobles en negro representan certas señales - de control y decodfcacón que varían en número y dura - cón de acuerdo al lugar donde se orgnan y al lugar don_ de llegan. Las flechas smples ndcan el camno posble de un solo bt o señal. Para nuestro /estudo, como Undad de Control entenderemos

44 al bloque de control y las señales del decodf cador. La Undad Artmétca y Lógca ntegrada por el conjunto de - regstros, el generador de funcones con el lnk, el desplazador y el sensor de resultados. La seccón de decodfcacón se comunca con la barra de datos a ttuyen través de los Regstros de Instruccones, que cons_ un lugar especal de almacenamento para las nstruccones, en orden a su traída desde la memora. El bloq e de decodfcacón representa a.todos los crcu tos necesaros para traducr una nstruccón a una serede señales que junto a las de control supervsarán las d ferentes accones a ejecutarse. El bloque de control es el que regula y sncronza todasy cada una de las^ etapas, en la ejecucón de una nstruccón o en la realzacón de un programa. Es por ello que envía y recbe señales de la Undad de Memora, las nter_ fases, los conmutadores y regstros de la consola, la Un;L dad Artmétca y Lógca y la seccón de decodfcacón. La barra de datos tene acceso a los dferentes regstros o acumuladores a través de un transceptor de barra que posblta el paso de un dato en ambas dreccones. El generador de funcones presenta dos entradas para cuan_ do se cppera sobre dos operandos. Ambas tenen acceso drecto a los dferentes regstros y una de ellas se comun ca con elxansceptor de barra a través del selector para-

45 INTERFASE DE BARRA DE DATOS INSTRUCCIONES TRANSCEPTOR REGISTRO DE INSTRUCCIONES ACpMU TAOOR-INSTRUCCIONES CONTADOR DE PROGRAMA SE CION DE DECODIFICACION ACUMULADOR O ACUMULADOR ACUMULADOR 2 ACUMULADOR 3 CONTROL SECUENCIAL GENERADOR DE FUNCIONES DESPLAZADOR Fgura.2-

46 9-3.- INSTRUCCIONES Y DIRECCIONAMIENTO Para el dseño se ha escogdo el conjunto de nstruccones de una mncomputadora exstente en el mercado, la Nova de la-data GENERAL CORPORATION. Esta decsón se la tomó lue_ go de un análss del número de nstruccones a mplemen - tarse, as como del grado de complejdad requerdo para su decodfcacón y construccón. Se consderó tambén la - ventaja que representa el poder ofrecer un soporte de nstruccones probado y verfcado, además del consderable a_ horro de tempo ntroducdo al presente trabajo, al pasarpor alto certas consderacones de software necesaras en el dseño de cualquer tpo de formato. Las nstruccones de un computador pueden dvdrse en gru_ pos ben defndos. En nuestro caso esos grupos son:.- Instruccones de Movmento de Datos: Utlzan una localdad de memora y un acumulador que ndstntamente pueden ser la fuente o destnacón. 2.- Instruccones que modfcan la memora: Incrementan o- decrementan el contendo de una localdad de memora y saltan una nstruccón en secuenca s el resultado es cero. 3.- Instruccones de Salto: Posbltan tomar la próxma - nstruccón de cualquer localdad de memora, pudendo ponerse una dreccón de retorno en AC Instruccones Artmétcas y Lógcas: Emplean dos acutm ladores y cualquera puede ser fuente de operandos, le

47 - - van a cabo una funcón artmétca o lógca, y una lle_ vada del bt cero, "carry", afecta al lnk como se n dque en la nstruccón. S se desea se puede ntercambar las mtades del resultado o rotarle junto con el lnk un lugar a la derecha o zquerda. Puede cargarse el resultado en - cualquera de, los acumuladores y saltar una nstruc - cón dependendo de alguna condcón especfcada por el resultado y/o el lnk. 5.- Instruccones de Entrada y Salda:, Transferen palabras de datos en. cualquer dreccón entre un acumula. dor y un dspostvo de entrada y salda. Una subclase de estas nstruccones no realza nnguna transferenca y solamente especfca certas fun - cones de control sobre un aparato. La nstruccón opera el dspostvo o sno, salta una - nstruccón dependendo de alguna condcón del msmo. Los tres prmeros grupos se llaman "Instruccones con referenca a Memora". Se requeren dos referencas a la - memora para ejecutar estas nstruccones; prmero, la - nstruccón debe ser leída de la memora y después, duran_ te la ejecucón de la nstruccón una palabra de datos se debe extraer de la memora o depostarla en ella. La prmera referenca a memora se llama "Fase de Traída" y su desarrollo es común a los cnco grupos de nstruccp_ nes anterormente enuncados. Las nstruccones se ejecutan

48 - en lo que se llama "Pase de Ejecucón". Una vez más f la - Fase de Ejecucón nvolucra una referenca a la memora S<D lamente para las nstruccones de los tres prmeros grupos donde, para ser más explíctos se puede consderar que lasegunda referenca a memora de una nstruccón de salto o ramfcacón es la fase de traída de la sguente nstruccón. Durante la fase de traída, el contendo del Contador de Programa (CP), se transfere al regstro de dreccones de memora. La memora responde' con un cclo de lectura po - nendo la palabra drecconada en el regstro de datos dememora. Estos dos últmos regstros son parte ntegrante de la Undad de Memora. S la nstruccón obtenda es del grupo con referenca a - memora, puede a través de su"campo.de dreccones" nd - car la localdad de memora de donde obtener una palabra - de datos o en la cual ésta debe ser almacenada. La dreccón de la palabra a leerse o escrbrse se llama- "Dreccón Efectva" y es calculada de.la sguente manera: Los últmos ocho bts de la nstruccón, especfcan un "desplazamento", que en certos casos puede ser la Dreccón Efectva, y, en otros, consderarse como un número er tero con sgno, que sumado a la dreccón base de 5 btsdada por CP, AC2 o AC3 permte encontrar la dreccón efe tva. CP, AC2 y AC3 son los llamados "Regstros índce".

49 - 2 - Una nstruccón puede especfcar un Drecconamento Indrecto. En este cas'o, la dreccón calculada ndca lalocalzacón de memora donde se encuentra la dreccón e_ fectva o nuevamente otra dreccón ndrecta, dependendo del bt cero de la palabra drecconada. Cuando una dreccón ndrecta especfca una localdad de memora desde 2 hasta 37, se realza un proce_ 8 8 so de índce automátco que ncrementa o decrementa su contendo en uno, utlza la palabra alterada como una - nueva dreccón y la vuelve a escrbr en la memora. El ncremento en uno se produce en el contendo de las lo caldades 2 a 27 y el decremento desde la 3 8 8, 8 hasta la Las nstruccones de los dos últmos grupos no reguerenun segundo cclo de memora.

50 FORMATO DE INSTRUCCIONES Y CÓDIGOS DE OPERACIÓN Los formatos generales para los dferentes tpos de n3truc_ cones son: O FUNCIÓN DIRECCIÓN AC I ÍNDICE R t_ TIPO DE DIRECCIÓN DESPLAZAMIENTO D FORMATO PARA SALTO Y MODIFICACIÓN DE MEMORIA O FUNCIÓN I ÍNDICE R DESPLAZAMIENTO D TIPO DE DIRECCIÓN FORMATO PARA ARITMÉTICA Y LÓGICA O DIRECCIÓN ACS DIRECCIÓN ACÓ FUNCIÓN FUNCIONES SECUNDARIAS FORMATO PARA ENTRADA Y SALIDA O DIRECCIÓN AC CÓDIGO DEL DISPOSITIVO Cada nstruccón se especfcará por su desgnacón mnemo técnca de acuerdo a sus sglas- en nglés. Instruccones con referenca a Memora Las nstruccones con referenca a memera presentan sm

51 - 4 - ltud en su formato a partr del bt 5. Este conjunto de bts especfca el cálculo de Dreccón Efectva en la s < guente forma: Bt 5 (I) Tpo de Dreccón Drecta Indrecta En el caso de una dreccón ndrecta, el procesador ob - tene de la dreccón calculada una nueva palabra de datos en la que, s el bt cero es O, los bts a 5 consttuyen la dreccón efectva, de otra manera se especfca u na nueva seleccón ndrecta. Bts 6 y 7 Utlzacón de Regstro índce El desplazamento es un número sn sgno y consttuye una dreccón drecta o ndrecta en el rango de a Este caso se llama "Selecconen la págna cero". El desplazamento es un número con sgno (en notacón de complemento de dos). El bt 8 es el sgno y cubre ~ el rango de -2 a 77. Este 8 8 desplazamento se suma a la d_ reccón que está en CP y la d_ reccón hallada se conoce como se denomna o una"dreccón Re

52 - 5 - latva" que posblta a una nstruccón selecconar 256 palabras en su - propa vecndad. El contendo de CPcorresponde a la dreccón de la nstruccón en ejecucón más uno. El desplazamento es un número con sgno que se suma a la dreccón queestá en el AC2. El desplazamento es un número con sgno que se suma a la dreccón queestá en el AC3. Los dos últmos casos consttuyen una "Seleccón con Reg_s tro índce"., Esta característca de las dreccones (utlzar un regs_ tro índce y un desplazamento) permte que la longtud - de las nstruccones sea lo más corta posble. La utldad típca de un regstro índce consste en hacer varar su contendo de un modo sstemátco. Puesto que el contendo del regstro índce forma parte de la dreccónefectva- de un operando, esta varacón sstemátca permte que una msma nstruccón actúe, sucesvamente, sobre - dstntos campos de datos cuyas dreccones sguen tambén una ley sstemátca. En el caso de dreccón ndrecta, s la palabra de datos se obtene de las localdades 2 a 37 tene lugar 8 8 un ncremento o decremento automátco como ya se explcó. Cuando se ncrementa la dreccón o se decrementa

53 - 6 - la dreccón, se obtenen las dreccones y respectvamente. 8 Instruccones de Movmento de Datos.- Estas nstruccones transferen áatos entre la memora y los acumulado - res. En la descrpcón de todas, las nstruccones con re_ ferenca a memora, E representará la dreccón efectva. LDA (Load Accumulator) - Cargar Acumulador AC I R D O Cargar el contendo de la localdad E en el acumulador - AC. El contendo de E permanece sn afectarse mentrasel contendo orgnal de AC se perde. STA (Store Accumulator) - Almacenar Acumulador AC I R D O Almacenar el contendo del acumulador AC en la localdad E. El contendo de AC no es afectado y el contendo or. gnal de E se perde. Instruccones de Modfcacón de Memora.- Estas nstruc_ cenes alteran el contendo de una localdad de memoray efectúan una prueba para realzar el salto de una nstruccón. Se usan para contar las teracones de un lazo o para modfcar sucesvamente una palabra para una - sere de operacones.

54 - 7 - ISZ (Increment and Skp f Zero) - Incrementar y saltar s se obtene cero. I R D O Añadr uno al contendo de la localdad E y poner el resul tado nuevamente en E. Saltar la próxma nstruccón en se_ cuenca s el resultado es cero. DS2 (Decrement and Skp f Zero) - Decrementar y saltar s se obtene cero. Ó I R D O Substraer uno del contendo de la localdad E y poner elresultado nuevamente en E. Saltar la próxma nstruccón en secuenca s el resultado es cero. Instruccones de Salto.- Estas nstruccones permten alprogramador alterar la secuenca normal del programa saltando a una localdad arbtrara. Son especalmente útles para llamar y regresar de subrutnas. JMP (Jump) - Saltar I R D Cargar E en el CP (Contador de Programa). Tomar la s - guente nstruccón de la localdad E y contnuar la ope_ racón secuencal desde ahí.

55 - 8 JSR (Jump to Subroutne) - Salto a Subrutna. ' I R D Cargar en el AC3 la dreccón que está en el CP (por lo - tanto, ÁC3 recbe la dreccón de la localdad que sguea la nstruccón JSR).. Cargar E en CP. Tomar la sguera te nstruccón de la localdad E y contnuar la operacón secuencal desde ahí. Nota: El cálculo de la dreccón e_ fectva se hace antes de que CP se cargue en AC3. Por lo tanto, s la nstruccón JSR especfca como regstro índce AC3, no hay problemas porque se usa el contendo anteror de AC3. Instruccones Artmétcas y Lógcas Para ejecutar operacones lógcas, los crcutos nterpre_ tan los operandos como palabras lógcas. Para las operacones artmétcas, los operandos se tratan como númerosde 6 bts sn sgno. Sn embargo, el programa puede nterpretarlos tambén como números con sgno expresados en complementos de dos. Asocado con los acumuladores está el lnk, que se usa pa_ ra detectar un carry fuera del bt de orden cero en una o_ peracón artmétca. Las dstntas condcones que puede producr un carry se darán en la descrpcón de cada nstruccón.

56 - 9 - Cada nstruccón especfca uno o dos acumuladores para que entreguen operandos al generador de funcones, que lleva a~ cabo la funcón especfcada por la nstruccón. Este gene_ rador de funcones produce un bt de carry cuyo valor deper de de tres cantdades: Un valor base especfcado por la nstruccón, la funcón e_ jecutada, el resultado obtendo. El valor base puede ser - calculado con el contendo del lnk, o sno la nstruccón puede especfcar un valor ndependente. La salda del generador de funcones, de 7 bts, que com - prende el carry y un resultado de 6 bts, va entonces al - desplazador. Aquí, el conjunto de 7 bts puede ser rotado en un lugar a la derecha o a la zquerda, o sno se pueden ntercambar las dos mtades del resultado (c/u de 8 bts) sn afectar al carry. La salda del desplazador, de 7 bts, puede entonces ser - sometda a una prueba de salto. El sensor de resultados puede probar s el carry y/o el resultado de 6 bts es o ~ no gual a cero. Fnalmente, la salda de 7 bts puede o no ser cargada en el lnk y uno de los acumuladores. Esta operacón de carga no es absolutamente necesara. Funcones Secundaras: Carry, Desplazamento y Salto. Como se vo al estudar el formato de las nstruccones a - rtmétcas y lógcas/ ellas tenen un en el bt de orden cero y ejecutan la funcón especfcada por los bts 5, 6 y 7.actuando sobre el o los operandos especfcados por los -

57 - 2 - bts -2 y 3-4. Un formato más detallado que toma en cuen_ ta las funcones secundaras anotadas se muestra a cont - nuacón: DIRECCIÓN ACS DIRECCIÓN ACD r CARGA FUNCIÓN DESP, CARRY N SALTO O Al desplazador van el resultado del generador de funcones y un bt de carry cuyo valor se determna a base de los bts y. El valor base determnado a partr de cadaconfguracón de bts se muestra en la lsta sguente, junto con la desgnacón mnemotécnca: Mnemotécnca Bts - Valor Base para el bt de Carry - Estado actual del lnk Z Cero O Uno C Complemento del valor actual del lnk. Las funcones lógcas entregan al desplazador el valor base especfcado como carry. Las operacones artmétcas tam - ben entregan como carry este valor base, a menos que la o- peracón produzca un carry, en cuyo caso entregan al desplcí zador el complemento del valor base especfcado. (Este bt de carry puede usarse junto con el sgno del resultado para detectar sobreflujo en operacones sobre números con sgno. Sn embargo, su uso prncpal es como llevada fuera del bt más sgnfcatvo en operacones sobre números sn

58 - 2 - sgno, tales como las partes de menor sgnfcacón en a- rtmétca de precsón múltple). En el desplazador, la palabra de 7 bts compuesta por el carry entregado y el resultado, es procesada como lo espe_ cfcan los bts 8 y 9: Mnemotécnca Bts 8-9 Operacón de desplazamento Nnguna. Rotacón lugar a la zguer_ da. El bt cero pasa a la pp_ scón del carry, y éste pasa al bt 5. R Rotacón lugar a la derecha. El bt 5 pasa a la poscón del carry, y éste va al bt. S - Intercambo de la poscón de las mtades del resultado, de_ jando el carry en su sto - sn afectarlo. La salda del desplazador se carga en el lnk y un acumula dor s el bt 2 es cero. S es, la carga no se realza, La salda del desplazador se somete a una prueba para realzar el salto de la próxma nstruccón en secuenca de - acuerdo a una condcón especfcada por los bts 3 a 5. S esta condcón es satsfecha se realza el salto.

59 Bt Efecto de un en ese bt 3 Seleccona la condcón de que los 6 bts de menor orden de la salda del desplazador sean todos cero. 4 Seleccona la condcón de que el bt en - la poscón del carry a la salda del desplazador sea cero. 5 Inverte las condcones selecconadas por los bts 3 y 4. El efecto combnado de los tres bts consderados al ms-- mo tempo, as como las palabras mnemotécncas que desg - nan las posbles combnacones, se dan a contnuacón: Mnemotácnca Bts 3-5 Funcón de salto "u O O ( O ) No saltar SKP ( } Saltar de todos modos SZC. (2) Saltar s el carry es cero SNC Olí ( 3 ) Saltar s el carry no es cero SZR O' O ( 4 ) Saltar s el resultado es cero SNR ( 5 ) Saltar s el resultado no es cero. SEZ ( 6 ) Saltar s el resultado p- el ca_ rry son cero. SBN ( 7 ) Saltar s tanto el resultado - como el carry no son cero.

60 La'- prueba de estas condcones se realza aunque la salda del desplazador no se cargue. A contnuacón examnaremos cada una de las nstruccones. Exsten 8 funcones, que son selecconadas por los bts 5, 6 y 7. Desgnaremos como S la dreccón del acumulador - fuente (que denomnaremos ACS), y como D, la dreccón - del acumulador destno (que llamaremos ACD). COM - Complemento S D SH C N SK Poner en el desplazador el complemento lógco de la palabra contenda en ACS y el bt de carry especfcado por C Ejecutar la operacón de desplazamento ndcada por SH. Cargar la salda del desplazador en el Lnk y en ACD a - menos que N sea. Saltar la próxma nstruccón en secuenca s la salda del desplazador satsface, la condcón mpuesta por SK. NEG - Negacón S D SH C N SK O Poner en el desplazador el complemento de dos del numeroque está en ACS. S ACS contene sólo ceros ( lo cual - produce un carry al sacar el complemento de dos ), entregar al;.desplazador el complemento del valor especfcadopor C; de otra manera, entregar dcho valor. Efectuar la

61 operacón de desplazamento dada por SH, cargar la salda del desplazador en el Lnk y en ACD a menos que N sea, y saltar una nstruccón s la salda del desplazador satsface la condcón ndcada por SK. MOV - Movmento s D SH C N SK O Colocar en el desplazador el contendo de ACS y el bt - de carry especfcado por C. Ejecutar la operacón de desplazamento ndcada por SH. Cargar la salda del de plazador en el Lnk y en ACD a menos que N sea. Saltar una nstruccón s la salda del desplazador satsface la condcón mpuesta por SK. INC - Incrementar s D O l í SH C N SK O Sumar' al número que está en ACS y poner el resultado en- 6 el desplazador. S ACS contene 2 - (- con sgno), encuyo caso se produce un carry, entregar como bt de carryal desplazador el complemento del valor dado por C; de - otra manera, entregar dcho valor. Ejecutar la operacónde desplazamento ndcada por SH, cargar la salda del desplazador en el Lnk y ACD a menos que N sea, y saltar una nstruccón s se satsface la condcón especfcadapor SK.

62 OO'744 ADC - Sumar Complemento s D SH C N SK O Sumar al número que está en ACD el complemento lógco delque está en ACS y poner el resultado en el desplazador. S ACD >ACS sn sgno, entregar como bt de carry al desplazador el complemento del valor dado por C; de otra manera, en_ tregar el valor dado. Llevar a cabo la operacón de despla_ zamento especfcada por SH, cargar la salda del desplazc dor en el lnk y en ACD a menos que N sea, y saltar una - nstruccón s se satsface la condcón ndcada por SK. Nota: Para números con sgno, se produce un carry en el generador de funcones cuando los sgnos de los operandos son guales y ACD es el mayor, o cuando los sgnos son dstn - tos y ACD es negatvo. (Esta nstruccón se usa a menudo - para procesar palabras de.orden superor en substraccón de * precsón múltple, donde un número negatvo se expresa como complemento de unos en vez de complementos de dos). SUB - Substraccón s D SH C N SK O Restar el número que está en ACS del número que está en ACD, sumándole el complemento de dos del prmero/ y coló - car el resultado en el desplazador. S ACD ACS (sn sgno), entregar el complemento del valor especfcado por C

63 m como carry; de otra manera, entregar ese valor. Ejecutarla operacón de desplazamento ndcada por SH, cargar lasalda del desplazador en el Lnk y en ACD a menos que N - sea, y saltar una nstruccón s se cumple la condcónespecfcada por SK. Nota: Para números con sgno, se prp_ duce un carry cuando los sgnos de los operandos son guales y ACD^ACS, o cuando los sgnos dferen y ACD es nega_ tvo. ADD (Add) - Sumar s D SH C N SK O Sumar al número que está en ACD el número que está en ACSy poner el resultado en el desplazador. S la suma, sn - 6 sgno, BS ^2, se produce un carry en el generador de fun_ cones y entonces debe entregarse como bt de carry al des_ plazador el complemento del valor dado por C; de otra mane_ ra, se entrega el valor dado. Ejecutar la operacón de - desplazamento ndcada por SH, cargar la salda en el - Lnk y el ACD a menos que N sea, y saltar una nstruccón s la salda satsface la condcón mpuesta por SK. Nota: Para números con sgno, se producrá un carry cuando ambos sumandos son negatvos, o cuando sus sgnos dfe_ ren y sus magntudes son guales, o el postvo tene mayor magntud.

64 AND - (And) - Producto lógco s D SH C N SK Colocar en el desplazador el producto lógco de las palabras que están en ACS y en ACD. Entregar al desplazador como bt de carry el valor especfcado por C. Ejecutar la operacón de desplazamento ndcada por SH, cargar la salda del desplazador en el lnk y el ACD a menos que N sea, y saltar - una nstruccón s se satsface la condcón especfcada por SK. Instruccones de Entrada y Salda (E/S) Estas nstruccones gobernan todas las transferencas de - datos a y desde el equpo perférco, y tambén realzan va ras operacones dentro del procesador. Estas nstruccones se desgnan con Olí en los bts -2. Los bts -5 se lecconan el dspostvo de E/S que debe responder a la ns_ truccón. Esto permte tener 64 códgos, de los cuales se pueden usar 62 para selecconar dspostvos. El códgo ( no se usa, y el códgo lllllln (77) se usa - o para ejecutar certas funcones especales, como controlar las nterrupcones al programa, leer datos de una consola, etc. Cada dspostvo de E/S, tene un decodf cador de 6 bts para seleccón, un flp-flop de "Habltacón de Interrup -

65 cones", un flp-flop de "Ocupado" y un flp-flop de "Ter mnado". La red seleccona un solo dspostvo de los 62 posbles. Los flp-flop's Ocupado y.termnado dan en con junto el estado básco del dspostvo. Cuando ambos están en cero, el dspostvo esta nactvo. Para poner a trabajar un dspostvo, el programa pone a Ocupado. S el dspostvo se va a usar para salda (transferenca de datos desde el procesador al equpo perférco), el programa deberá dar una nstruccón de "datos fuera" que envíe la prmera undad de datos. Cuando el dspostvo ha procesado una undad de datos, - pone Ocupado a O y Termnado a, para ndcar que esta - lsto para recbr nuevos datos o para envar otros. En el prmer caso, el programa responderla con una nueva ns_ truccón de "datos fuera", y en el últmo caso, con una - nstruccón de "datos adentro". S el flp-flop que Hab_ lta Interrupcones está en cero, la puesta a uno de Termnado pde una nterrupcón al programa. S el anteror flp-flop está en, el programa no se nterrumpe. El programa cuenta con nstruccones que le permten mantenerse examnando el estado de Ocupado o Termnado para saber cuándo el dspostvo estará lsto. En todas las nstruccones E/S, los bts 8 y 9 controlan los flp-flop's Ocupado y Termnado o examnan su estado. En los casos en que los controlan, las funcones de con - -trol correspondentes a las dferentes combnacones de - los bts 8 y 9, así c:omo las-palabras mnemotécncas que las

66 desgnan, se muestran a contnuacón: Mnemotécnca Bts : 8 y 9 Funcón de Control Nnguna. S Echar a andar el dspostvo, ponendo "termnado" a O y "ocupado" a. C Desactvar el dspostvo, pp_ nendo a O tanto "termnado" como "ocupado". - Nnguna, La secuenca de estados de los flp-flops estará determna_ da por el programa y por la operacón nterna del dspostvo. Las posbles transcones se muestran a contnua cón: "Ocupado" "Termnado" < EMPEZAR \. O _\ DESACTIVAR OPERACIÓN s^. ^\R TERMINADA \^ ^ DE NUEVO O La nstruccón de "datos fuera" o de "datos adentro" que el dspostvo da en respuesta a la puesta a de "Termnado" puede tambén reactvar el dspostvo. Cuando todos los datos han sdo transferdos, el programa usualmente po

67 - 3 - ne a cero a "Termnado", de modo que el dspostvo no pde nterrupcones posterores y río parece estar en uso. Esto, sn embargo, no es necesaro. La stuacón en la 't cual ambos flp-flops están en jno tene sentdo. Los bts 5 a 9 especfcan la fur cón completa que debe e- jecutarse. S no hay transferenca (bts 5 a 7 todos gua_ I les), los bts 3 y 4 se gnoran \f los bts 8 y 9 pueden es_ pecfcar una funcón de control jo una condcón de salto. NIO - (No I/O Transfer) - Nnguna transferenca de E/S. O l í H D Ejecutar en el dspostvo de códgo D la funcón especf^! cada por F. SKPBN - (Skp f Busy Nonzero) -^Saltar s "Ocupado" no es O l í o o cero. D ^ O $ j Saltar la sguente nstruccón án secuenca s el f.f. "Ocupado" del dspostvo D es SKPBZ - (Skp f Busy Zero) - Saltar s "Ocupado" es cero, t l.< O l í o D Saltar la próxma nstruccón en[secuenca s el f.f. "Ocupado" de D es cero.

68 - 3 - SKPDN - (SJcp f Done Nonzero) - Saltar s "Termnado" no es cero. O l í D S altar la próxma nstruccón en secuenca s el flp flop "Termnado" de D es uno. SKPDZ - (Skp f Done s Zero) - Saltar s "Termnado" es cero. O l í D Saltar la próxma nstruccón en secuenca s el flp ~ flop "Termnado" de D es cero. S los bts 5 a 7 no son todos guales, la nstruccón es_ pecfca una transferenca de datos haca adentro o haca fuera. Los bts 3 y 4 desgnan al acumulador que entrega datos al dspostvo de códgo D en el caso de una nstruccón Datos Fuera (DO), o recbe los datos desde - el dspostvo D en una nstruccón Datos Adentro (DI). Los bts 8 y 9 especfcan una funcón de control (s es que la hay) tal como se explcó anterormente. DÍA - (Data n A) - Datos adentro desde A O l í AC F D O

69 32 - M Transferr el contendo del regstro amortguador (buffer) A del. dspostvo D al acumulador AC,y ejecutar en el dspostvo D la funcón especfcada por F. El número de bts de datos transferdos depende de la capacdad del regstro amortguador de D, de su modo de operacón, etc. Los bts de AC que no recben datos se ponen a cero. DOA - (Data Out A) - Datos fuera haca A O l í AC F D O Envar el contendo del acumulador AC al regstro arnort - guador A del dspostvo D y llevar a cabo la funcón espe_ cfcada por F en el dspostvo D. La cantdad de datos aceptada por el dspostvo depende de la capacdad de su regstro amortguador, su modo de operacón, etc. DIB - (Data In B) - Datos adentro desde B O l í AC O l í F D O Poner en el acumulador AC el contendo del reg. amort. B - del dspostvo D y ejecutar la funcón especfcada por - F en el dspostvo D. Se aplcan consderacones guales que en DÍA sobre el número de bts transferdos. DOB - (Data Out 'B) - Datos fuera haca B O l í AC F D O

70 Envar al reg. amort. B de D el contendo del acumulador AC y ejecutar la funcón ndcada por F en el dspostvo D. El número de bts aceptados en la realdad por el dspostvo depende de la capacdad de su regstro amortguador, su modo de operacón, etc DIC - (Data In C) - Datos adentro desde C O l í AC F D O Depostar en AC el contendo del regstro amortguador C de D, y ejecutar en él la funcón especfcada por F. _ guales consderacones que para DÍA. DOC - (Data Out C) - Datos fuera haca C O l í AC ' F D O Funcones Especales de Códgo 77 Las.'nstruccones de E/S con lllí en los bts a 5 llevan.a cabo certas funcones especales,en lugar de - controlar un dspostvo específco. En todas las ns.- truccones, con excepcón de las de salto, los bts 8 y 9 se usan para habltar o nhabltar nterrupcones. - Las letras mnemotécncas son las msmas que se usan para el control de "Ocupado" y. "Termnado" en los dspost - vos de E/S pero la funcón que selecconan con códgo 77 es dstnta:

71 - 34 Mnemotécncas Bts 8 y 9 Funcón S O Poner a uno el f.f. de Interrupcón para que el pro_ cesador pueda responder a peddos de nterrupcón. C Poner a cero el f.f. de In_ terrupcón para evtar que el procesador responda a - peddos de nterrupcón. Nnguna. El flp-flop de "Interrupcones" pertenece al control y es el que en defntva regula el nco de una nterrup_ cón. No debe confundrse con los de "Habltacón de Interrupcones" en los dspostvos de entrada y salda. Muchas de las funcones de códgo 77 se relaconan con elementos de la undad central de proceso, de manera que la palabra mnemotécnca que se les añade es CPU. NIOS CPU - (INTEN: Interrupt Enable) - Habltacón de Interrupcón. ' l l l í ~ O Poner a el flp-flop de Interrupcón para permtr al procesador responder a peddos de nterrupcón.

72 NIOC CPU - (INTDS: Interrupt Dsable) - Inhabltacón de Interrupcón. l l l í Poner a cero el flp-flop de Interrupcón -para evtar que el procesador responda a peddos de nterrupcón. DÍA -, CPU -(READS: Read Swtches) O l í AC F l l l í O Poner en el acumulador AC el contendo de los conmutadores de datos de la consola y ejecutar la funcón especfcada por F. DIB -, CPU - (INTA: Interrupt Acknowledge) - Peddo de Interrupcón - recbdo. O l í AC O l í F l l l í O Poner en los -bts -5 del acumulador AC el códgo del - prmer dspostvo que pda una nterrupcón y ejecute la funcón especfcada por F. DOB -, CPU - (MSKO: Mask Out) - Control de Interrupcón - por medo de "máscara".

73 O l í AC F l l l í Poner a los flp-flop's de Habltacón de Interrupcones de certos dspostvos, de acuerdo a la máscara en - AC. Para este propósto, cada dspostvo se conecta a u na línea'de datos dada, y su flp-f.lop se pone a o a O según su correspondente bt en la máscara sea o O. E- jecutar la func'ón especfcada por F. DIC O, CPU - (IORST : I/O Reset) - Borrar dspostvos de E/S F l l l í O Poner a cero todos los flp-flop's de control, ncluyendo "Ocupado", "Termnado" y "Habltacón de Interrupcones" en todos los dspostvos. Ejecutar la funcón especfca^ da por F. DOC O, CPU - (HALT : Halt) - Alto F l l l í Ejecutar la funcón especfcada por F y luego detener el procesador. Cuando el procesador para, se ndca la últ_ ma nstruccón ejecutada.

74 m SKPBN CPU - (Skp f Interrupt On s Nonzero) - Saltar s el flp-flop de Interrupcones no es cero. l l l í O Saltar la próxma nstruccón en secuenca s el flpflop de Interrupcones es. SKPBZ CPU - (Skp f Interrupt On s Zero) - Saltar s el flp-flop de Interrupcones es cero.. O Saltar la próxma nstruccón en secuenca s el flpflop de Interrupcones es. SKPDN CPU - (Skp f Power Falure s Nonzero) - Saltar s el flp-flop que ndca falla de potenca no es cero. l l l í O Saltar la próxma nstruccón en secuenca s el flpflop que ndca falla de la fuente de poder es. SKPDZ CPU - (Skp f Power Falure s Zero) - Saltar s el flp-flop de fuente es cero. l l l í O

75 5 f ^fc- -^ I Saltar la sguente nstruccón en secuenca s el flpflop que ndca falla de la fuenle de poder es cero. * *

76 UNIDADES DE MEMORIA Y ENTRADA Y SALIDA VISTAS DESDE EL CONTROL Undad de Memora: Barra de Dreccones AI-AIS MEMORIA Señales de tpo de Cclo Aceptacón Reloj de MDR Control de Transceptor Barra de Datos CICLO R W ACT CKMDR EÍ26S2)M BO-B5 MDR TRANSCEPTOR Fgura.5- Interfase de Entrada y Salda:. La dscontnudad en el trabajo de la nterfase propuesto para otra tess, mpdó fjar con precsón las seña_ les de decodfcacón necesaras en los dspostvos de entrada y salda; sn embargo, se ndcan las señales ne_ cesaras desde el punto de vsta del control.

77 - 4 - F.F. de Falla de Fuente Barra de Dreccones" FP A-A5 'FUENTE SELECTOR DE DISPOSITIVO F.F. Ocupado F.F. Termnado Señales de Decodf. Peddo de Interrupcórr Avso de DI Reloj de Buffers Barra de Datos INTR QT CKE/S BO-B5 CONTROL F.F's BUFFERS OCUPADO TERMINADO HABILITACIÓN DE INT. DISPOSITIVO Fgura.5-2 Todas y cada una de las señales dbujadas se explcan en detalle en los capítulos V y VII.

78 CRITERIOS DE DISEÑO El dseño crcutal de una computadora nace fundamental - mente de los sguentes aspectos:.- Característcas generales mpuestas a la máquna como costo y velocdad de operacón; y 2.- Conjunto de nstruccones a mplementarse. Estas consderacones son las que determnan las técncas de dseño más convenentes, así como la seleccón crcutal más adecuada. Todo el trabajo esta encamnado, en este caso, a consegur un dspostvo sumamente rápdo. La modaldad de dseño adoptada en el control es el sstema convenconal o ca - bleado con una arqutectura en polducto (véase el captu_ lo IV). S ben pueden encontrarse UCP's (Undades Cen - trales de Proceso) ntegradas en un solo chp, éstas no - alcanzan la velocdad del sstema que aquí se presenta. Todos los ntegrados empleados en el control son crcu - tos TTL (Transstor Transstor Logc) SSI (Small Scale Integraton) y MSI (Médum Scale Integraton). En general, la seleccón crcutal radca en los sguentes aspectos: funconaldad para el fn propuesto, veloc. dad de respuesta aceptable, costo y posbldad de consegurlos. Las característcas dnámcas de los crcutos seleccona, dos tanto para la undad artmétca como para la undad - de memora, permten establecer el tempo que tomaría rea.

79 - 42 lzar una transferenca entre regstros, as como el emple ado en una referenca a la memora. Es mportante, como se verá luego, sncronzar en el tempo el trabajo desarrollado por la memora y la undad art métca y lógca. Una vez revsadas las ntruccones, el dagrama de bloques presentado anterormente evdenca su funconaldad para - las transferencas y control de resultados al ejecutarse - un programa. Planteado el esquema crcutal de la undad artmétca, se puede establecer con mayor detalle las transferencas y - realzar dagramas de tempo más precsos. Esto posblta la determnacón exacta del número de fases de reloj a emplearse, así como de su frecuenca. El dseño por bloques ayuda a trabajar sobre una área espe_ clfca con mayor comoddad, pero sempre observando requstos prevos y sn olvdar que las fases posterores po - drían ntroducr cambos al dseño prmaro.

80 Y o o o avalan v a a

81 CAPITULO II DESCRIPCIÓN DE LA UNIDAD ARITMÉTICA Y LÓGICA.- FUNCIÓN La Undad Artmétca y Lógca (UAL), como su nombre lo ndca, desarrolla las operacones artmétcas y lógcas so_ bre los datos transferdos al procesador desde la memora L o los dspostvos de entrada y salda. Mueve un dato entre dos regstros, suma, complementa, res^ ta, realza el producto lógco entre dos operandos, etc. Tene capacdad de rotar un resultado en un bt a la dere_ cha o a la zquerda ncluyendo al lnk, ntercambar sus mtades (bytes) y probar s el resultado y/o el lnk son cero para posbltar el salto de la sguente nstruc - cón en secuenca. Posee cuatro regstros acumuladores que pueden ser la - fuente de los operandos o el destno de los resultados. Incluye además, el regstro Acumulador de Instruccones y el Contador de Programa. Genera las dreccones de las localdades empleadas en la memora comuncándose con ésta a través de la barra de d_ reccones. Tene acceso a la barra de datos, la que le - transmte los operandos sacados de memora y le posblta el envío de datos haca la msma memora o haca los - regstros de los dspostvos de Entrada y Salda.

82 REPRESENTACIÓN NUMÉRICA La seleccón del sstema de numeracón aplcable a una com putadora depende 'de los componentes físcos dsponbles al dseñador. Se pretende, obvamente, trabajar con un sstema de fácl manejo y que posblte una mplementacón crcutal econó_ mca. En general, un sstema dé base pequeña tene la ventaja de su smplcdad en cuanto a las tablas de suma y multplca^ cón, permtendo memorzar relatvamente pocas reglas para el desarrollo de estas operacones báscas. Sn embargo, se necestan de muchos más dígtos para representar u- na cantdad dada, que utlzando un sstema de base grande. Entonces, escoger un sstema de numeracón apropado no consttuye algo demasado smple. Un dspostvo electrónco capaz de asumr varos estadosestables, por ejemplo (para sstema decmal), presentará problemas no solamente de dseño; 'sno tambén de pre - có y volumen, por lo cual, un sstema de base pequeño, en partcular el bnaro (base 2), se ha encontrado como el - más económco y apropado para su aplcacón en computadoras. La undad básca de nformacón con que trabaja una computadora es el bt. Cualquer aparato que pueda estar en - dos estados dferentes, tal como un núcleo de ferrta o un transstor, puede almacenar un bt.

83 45 - Artmétca Bnara Un número entero N puede ser representado en el sstema bnaro de la sguente forma: n n- 2 N= a 2 + a a 2 -fa2 + a 2 n n - 2 lo que es lo msmo que: (...( a 2 + a- ) 2 + a ) n n- n-2 a ) 2 + a ) 2 + a 2 donde los coefcentes a, a,... a, a son los dlg_ n n- O tos de N. De gual forma, una fraccón propa F puede darse como: n F= a 2 + a a 2, o tambén: n F~ 2 (a +2 (a -f-2 ( a (a ))) n donde smlarmente a, a,... a- consttuyen los díg;l n. tos de F. Por cuanto estamos más famlarzados con el sstema dec mal, -resulta útl consderar certas reglas smples de - transformacón entre el sstema bnaro y el decmal. Ana lzando la forma de representacón de un número en el ss

84 tema bnaro, resulta fácl justfcar los métodos de con versón que a contnuacón se exponen: Conversón de un Número Entero Decmal a Bnaro.- Para conver_ tr un número entero decmal a bnaro, se puede dvdr sucesvamente tal número por dos, hasta consegur un co - cente cero. El número bnaro equvalente estará formado de los resduos/ sendo el últmo resduo el bt más - sgnfcante; Ejemplo: 26 N 2 V Cocentes Resduos 26 3 O LSD 6 3 O O MSD N = 2 Conversón de un Entero Bnaro a Decmal.- Una forma fácl de conver tr un número entero bnaro a su equvalente decmal,con sste en doblar el dígto más sgnfcante s el próxmo es cero, o doblarlo y añadrlo s el próxmo dígto es un. Este resultado es nuevamente doblado o doblado y - sumado dependendo del valor del próxmo dígto en or - den descendente; contnuando este proceso hasta que el d

85 gto menos sgnfcante ha sdo desarrollado; Ejemplo: N 2 Dígtos Bnaros Resultado N =26 MSD ( x2) + = 3 ( 3x2) + = 6. ( 6x2) + =3 LSD O (3x2) + =26 Conversón de una Fraccón Decmal a Bnara.- Como para convertr un entero decmal a su equvalente bnaro se utlzó el método de dvsones sucesvas por 2; para convertr una fraccón decmal se puede proceder realzando el producto por 2 de la fraccón y sucesvamente r doblando los resultados obtendos sn consderar su parte entera. Este proceso debe contnuarse hasta que la parte fraccc} nara de un producto sea cero. La fraccón bnara es - entonces la parte entera de cada producto sucesvamente, a partr del prmero que forma el.bt más sgnfcante - de la fraccón; Ejemplo:.825 Producto.825 Parte Entera.625 MSD pasa...

86 - 48 vene....25'.5 - O. LSD F =. 2 Habrán casos en los que no se va a llegar pronto al térmno del proceso, entonces, debe culmnarse de acuerdo al nú. mero máxmo de dígtos con que se trabaje, aunque en ese - caso la fraccón bnara no será exactamente gual a la fraccón decmal. Conversón de una Fraccón Bnara a Decmal.- Para este - puede precederse de la sguente forma: propósto - El dígto bnaro menos sgnfcante es dvddo por 2 s el próxmo dígto más sgnfcante es cero, o dvddo por 2 y sumado uno s el próxmo dígto más sgnfcante es u- no. Este prmer resultado es nuevamente dvddo por 2 y dependendo del Valor del próxmo bt es sumado o no un u- no. Este proceso contnúa hasta el número a la zquerda del punto bnaro que efectúa el resultado' fnal; Ejemplo:. 7T 2 Dígtos Bnaros Resultado LSD (. 2) + O =.5 (.5 2) -I- =.25 (.25 2) + =.625 pasa...

87 vene... O (:625 2} =.825 F =.825 Conversón entre Números Mxtos. ^Euando se trabaja con nú ; " íberos que tenen una par_ te entera y otra fracconara (mjsjgjjbs), pueden utlzarse los métodos anterores consdera^^ separadamente cada par_ te y combnando sus resultados; j^jnplo: jb ' N = 'Hlo.54 ^ml. 8 H «.6 :4fr o B'o.32 o ^^^fco.64 ^^^K? -<^^K - Ml ^M r«.56 :^m ' I I :ftf = = Operacones Artmétcas ^ft. Las reglas para las operacones JíHÜscas en sstema bna-

88 - 5 - ro se resumen en las sguentes tablas: Suma Resta"' Resultado Carry Resultado Borrow + = O - = O + = O -= += O -= O + = -= O Multplcacón Dvsón.= :=. = : =. = O. = Las lmtacones crcutales en una computadora no permten mucha flexbldad en la realzacón de las dstntas operacones. Los dspostvos dsponbles para este uso son sumadores y substractores, sendo el sumador el más utlzado. El ds_ poner sólo de un sumador no lmta la capacdad artmétca de la undad ya que la resta, multplcacón y dvsón - pueden desarrollarse en base a sumas y desplazamentos-. - La resta por ejemplo, es desarrollada por la suma de complementos. Una propedad fundamental de la artmétca en un computador es su trato con números de extensón fnta, básca - mente es una artmétca de enteros fntos. Esto tene

89 5 - grandes mplcacones teórcas y práctcas. Sgnfca que un resultado debe analzarse cudadosamente en su pre_ csón ya que resulta muy común asumrlo de precsón nfnta o al menos ndefnda pero aceptable. Tambén sc[ nfca que una fraccón debe representarse como un entero y los números mxtos como un par de enteros. Computadoras más sofstcadas ncluyen la posbldad de trabajar con números mxtos en notacón de punto flotante. Nuestra máquna quedará ncalmente dsponble para trabajar en notacón de punto fjo. Cuando se opera sobre - números enteros, el punto bnaro deberá consderarse localzado a la derecha del bt menos sgnfcante, men tras que s se trata con fraccones propas, el punto bnaro deberá consderarse localzado luego del bt del sgno. Representacón de Números Negatvos Para desarrollar operacones lógcas, los crcutos nte pretan cada operando como una palabra lógca. Para opera_ cones artmétcas los operandos son tratados como núme - ros sn. sgno de 6 bts. El programa, sn embargo, puede tambén tratarlos como números con sgno en notacón - de complemento dé dos. Exsten varas representacones comunmente usadas en art_ métca bnara. Los números postvos son los msmos en cualquer representacón, pero los números negatvos d - feren.

90 Representacón de Sgno y Magntud.- En este sstema, el bt del extremo ±zguerdo de una palabra se utlza para ndcar el sgno, y, es O para números postvos y para negatvos. Es - decr que los números de gual módulo sólo dferen en - el bt de sgno. Ejemplo: Sgno +3-3 Para desarrollar la suma o la resta en esta notacón, es necesaro precsar en prmer lugar el sgno de los ope - randos para luego efectuar la accón correspondente. En general, puede decrse que lo que se hace es sumar los números conservando el bt del sgno cuando poseen - sgnos guales, o restar el de menor valor absoluto del de mayor valor absoluto, cuando sus sgnos dferen, a - sgnando al resultado el sgno del número de mayor valor absoluto. Todo este proceso resulta molestoso realzarlo con crcutos y es por ello que esta representacón - es raramente utlzada para la suma y la resta. Representacón en Complemento de.- En notacón de complemento de, los números negatvos consttuyen el nverso bt por bt de su equvalente postvo.

91 I Tambén en este caso el bt más sgnfcatvo representa el sgno. S es un número de n dígtos, ejf sstema bnaro se te_ ne: + *.* *- donde * es el COMPLEMENTO DE RAÍZ de y n = 2 - = donde * es el COMPLEMENTO DE RAÍZ DISMINUIDO. El "Complemento de Raíz Dsmnudo" de un número, defne su representacón en complementa de, por lo que, el nú mero - estará dado por: n = - = n l's En esta notacón, el cero tene ceros o todo unos. Para desarrollar una resta, el los representacones, todo >mplemento de uno del sus traendo debe sumarse al mnuendcs, efectuando además la su íid ma del carry, s lo hay, al bt pnenos sgnfcante del re_ sultado fnal ( end, around car^y). El bt del sgno debe tambén nclurse en la suma.! El resultado de una operacón ajgtmetca, s es negatvo, estará expresado en este caso eaá notacón de complemento de uno. I Cuando se suman dos números del msmo sgno, el resultado

92 ; fnal puede exceder la capacdad de la computadora, en tal caso, decmos qué se ha producdo un sobreflujo (overflow) S se suman números de dferente sgno, la posbldad desobreflujo no exste porgue la suma generada es gual a la dferenca en valor absoluto de las dos cantdades. La condcón de sobreflujo queda ndcada cuando el bt de sgno en la respuesta dfere del bt de sgno de los su - mandos. Ejemplos: + 4 r bt del sgno sobreflujo -* Representacón en Complemento de 2.- Un número negatvo en notacón de compleme.n to de 2, se forma fáclmente tomando su contraparte postva y sustrayéndole de 2. 2

93 55 Una regla muy smple consste en encontrar el complemento de del correspondente número postvo y sumar al bt menos sgnfcante. Como en la notacón anteror, el bt más sgnfcante representa el sgno. El complemento de 2 de un número es el llamado "Complemer to de Raíz", por lo que, el número - estará dado en este caso por: n _ 2 - = - = + n O's Esta forma de representacón es la más común ya que no pr_e senta estados ambguos para el cero como las notacones - anterores. En nuestro caso, como una palabra tene 6 bts en los que se ncluye el bt del sgno, los valores numércos re_ presentables varían en el rango de: (2 -) a - (2 ) -- de a Como ya djmos antes, s los operandos se consderan números sn sgno, podrán varar en el rango de: 6 O a (2 -) de O a En el caso de operar sobre fraccones propas con sgno, el rango representable por una palabra es de: -5 - a (-2 ) En esta notacón, al gual que en la de complemento de, el resultado fnal de una operacón puede causar sobreflu_ jo. La condcón de sobreflujo queda determnada como en

94 56 - el caso anteror. La suma en complemento de 2 ncluj-e al bt del sgno, y - el carry fuera de éste se gnora. - S los operandos son postvos, ^ suma es desarrollada - de la msma manera en todas las representacones. í En el caso de una resta, el complemento de del sustraendo es f sumado al mnuendo, añadéndole, al bt menos sgnfcar te. Un resultado negatvo quedarla expresado en notacón de complemento de 2. Ejemplos ' ' lllí ? -(- 3 / -! lllí + 3 (+ 4) lllí

95 l 3.- LA SUMA BINARIA Y EL PRINCIPIO DE LLEVADA ANTICIPADA En este punto podemos consderar cómo los crcutos lógcos pueden combnarse para realzar operacones artmétcas elementales. A contnuacón se ncluye una tabla deverdad que descrbe la suma de números bnaros de una c_ fra. Las entradas al sumador son las cfras bnaras A y B. Las saldas son: la cfra de suma S y la de llevada C A B S C A~B í : ^ S = AB + AB S = A B A-B \ - C = AB Los crcutos descrtos en las ecuacones anterores de - fnen un "medo-sumador". En el caso más general de su - mar números de varas cfras bnaras, es necesaro pro - veer al medo-sumador una entrada:de acarreo Cn+ debdaa bt de llevada de una etapa preva (menos sgnfcante) A ese nuevo sumador se lo conoce como "sumador-completo" y las ecuacones, que lo descrben son: An Bn Cn+ Sn Cn ( ' \ / / í t ( " \ " N, An-Bn Cn+ O l í Sn = AnBnCn+ + AnBnCn+ + AnBnCn+ + AnBnCn+

96 vene... Sn = An Bn Cn+ An-Bn Cn+ IM N í"l r Cn = AnBn + BnCn+ + AnCn+ Exsten dos modos generales para sumar números bnaros. Una forma es usar un sumador para cada bt. La otra es usar un solo sumador/ en sere, y procesar los bts en - secuenca. Cuando se usa un sumador para cada cfra, el conjunto se denomna sumador en paralelo y las entradasse dan todas al msmo tempo. Para el sumador en sere se necesta un modo especal de entrega de las cfras bnaras (secuencal). ocurre con las cfras de la suma resultante. Igualmente Para mple_ mentar estos requstos se emplean regstros de desplaza^ mento. La velocdad de ejecucón en una suma es un factor mpor tantísmo dentro del comportamento general de un crcu^ to para artmétca y lógca. Evdentemente, el procesamento smultáneo de varos bts sera la mejor manera de mplementar un sumador cuando se desea obtener respues - tas de tempo muy rápdas. Aún con procesamento paralelo, los tempos de ejecucón para palabras de medana longtud resultan naceptables, debdo a que los cálculos de una operacón artmétca pa

97 ra un bt cualquera no solamente depende de su poscónsno tambén de los bts menos sgnfcantes. Para com - pletar una suma, es necesaro que el carry se propague desde la poscón menos sgnfcante a la más sgnfcante. Las ecuacones anterores escrtas como suma de productos descrben dos nveles de compuertas (AND-OR) entre la entrada y la salda. S asummos la demora de una compuerta como At, entonces / la demora por etapa será 2At. Debemos recordar que cada sumador completo no desarrollará su resultado sno hasta 2 At después de recbr el carry de laetapa preva. Cuando los dos sumandos son guales, el c rry de salda es ndependente del de la entrada preva. El peor de los casos ocurre cuando los sumandos dferen, ya que, en ese caso, el carry de salda se obtene 2At - después de la llegada del carry de entrada. De esta mane_ ra, para un sumador de n bts, el tempo de retardo estará dado en el peor de los casos por 2nAt, sendo una demo_ ra ntolerable en el procesamento de palabras de long - tud más o menos grande. Exsten varas técncas para acelerar el procesamento de una suma: llevada antcpada (carry look-ahead), suma a- sncrónca y suma condconal. Sólo se expondrá el prncpo de llevada antcpada por cuanto es el empleado enel generador de funcones de nuestra undad artmétca y- lógca.

98 - 6 Llevada Antcpada (Carry Look-Ahead) Conforme se explca anterormente, el carry de salda deun sumador vene dado por: Cn = AnBn + AnCn+ + BnCn+ que puede ser escrto como: Cn = AnBn + Cn+(An + Bn) S defnmos dos varables auxlares tenemos: Cn = n + Cn+lYn donde: n = AnBn y Yn = An + Bn susttuyendo Cn+ como funcón de la etapa anteror y és^ta, por su anteror, y sguendo este proceso sucesvamen_ te: Cn = n + n+lyn + n+2ynyn+l Se puede pensar, entonces, en generar el carry antcpada^ mente en base a las funcones auxlares n y Yn. Sn em bargo, conforme se ncrementa la longtud de una palabra, la funcón carry se vuelve más y más compleja, tornándose mpráctca por la mposbldad de consegur compuertas - con un elevado número de entradas ' (fan-n) y por el grannúmero que de ellas se ocuparla. Para obvar este problema, se puede consderar el asuntodesde otro punto de vsta. Cuando las entradas An y Bn - de un sumador son guales a cero, entonces la salda delcarry es Cn = O sn mportar el valor de Cn+. Smlar - mente, s An = Bn =, entonces Cn = sn que nterese - el valor de Cn+. S An Bn, entonces Cn adopta el va -

99 lor de Cn+. Se puede, en este caso, amplar el concepto de las funcones auxlares defnendo ahora G, como un - carry generado en el sumador y P, como un carry propagado desde la etapa preva. Lo dcho se muestra en la sguen te tabla: An Bn Cn O Cn+ Carry Propagado (Pn) Cn+ Carry Propagado (Pn) Carry Generado (Gn) Los mapas de Karnaugh que sguen establecen otras relacp_ nes para Gn, Pn, y Cn: AnBn Gn = AnBn AnBn AnBn Cn+ ( ] ^ (T) - - (;! (T) Pn = Añ~Bn + AnBn Pn = An Bn Cn = AnBn + AnBnCn+ + AnBnCn+ Cn = AnBn + Cn+ (AnBn + AnBn) Cn = Gn + Cn+lPn Es posble además, desarrollar para la suma: Sn = Pn Cn+ Dvdendo una palabra en bloques de 4 bts, las funcones Cn pueden ser defndas para el bloque completo de la s - guíente manera: En el caso del bloque menos sgnfcante en una palabra de 6 bts:

100 C5 = G5 + P5C6 (C6 = Control) C4 = G4 + P4C5 = G4 + P4G5 + P4P5C6 C3 = G3 + P3C4 = G3 -t- P3G4 + P3P4G5 + P3P4P5C6 Estas ecuacones mplementadas en crcutos forman una u- ndad de carry look-ahead (fgura 2.3-). Se puede escrbr con facldad las ecuacones para los - bts más sgnfcantes, pero nuevamente habrá la dfcultad del excesvo fan-n de las compuertas. La dvsón de una palabra en varos grupos posblta la agrupacón de los térmnos en las ecuacones, dsmnuyendo el problema del excesvo número de entradas, pero au - mentando los nveles de carry look-ahead. As por ejem - pío para el carry de salda del bloque en estudo tenemos: C2 = G2 + P2C3 = G2 + P2G3 + P2P3G4 + P2P3P4G5 + P2P3P4P5C6 Defnendo GG3 como un grupo generado desde el bloque menos sgnfcante y GP3 como un grupo propagado en el msmo, tenemos: C2 = GC3 - GG3 + GC4GP3 ; donde: GG3 = G2 + P2G3 -f- P2P3G4 + P2P3P4G5 GP3 = P2P3P4P5 GC4 = C6 de manera smlar- puede establecerse:

101 GG3. GP3 C3 P2 G2 f L C4 P3 G3 C5 P4 G4 C6 P5 G5 J Fgura 2.3- Control 74) t U

102 C8 = GC2 = GG2 + GC3GP2 C4 = GC = GG + GC2GP CO = GCO = GGO + GCGPO Un dagrama completo de un sumador de 6 bts con las undades de llevada antcpada se muestra en la fgura Para hacer un estudo de las demoras ntroducdas con este método nos referremos al peor caso posble. Un carry generado en la poscón menos sgnfcante G5 tendrá una de_ mora de 2At en el sumador, propagado a través de la prmera undad de carry look-ahead para formar GG3 expermentará otra demora de 2At ya que todas las ecuacones son de - segundo orden. La generacón de GC a través de la segunda undad de carry look-ahead ntroduce una demora adconal de 2At. El paso por el prmer nvel de carry look-ahead 2At y por el sumador más sgnfcante 2At, hacen una demora total - de At> que comparada con los 32At de un sumador convenconal representa un aumento consderable en la velocdad. Para palabras de mayor longtud se procede en forma smlar aumentando los nveles de llevada antcpada. Mentras mayor es la longtud de la palabra, mayor será - el ahorro del tempo de ejecucón comparado con un suma - dor convenconal (rpple-carry).

103 256 S A E S PG J I c -3 P CLAO ' G. _, L.. _ GPO GGO GC I P3 G3 Cn*z G _ P 7462 A B s s S. PG c P G C s ] / M T / CLA GP GG GC2 P2 G2 Cn+y P bcla Fgura A B Jl L 8 - r A 9 PG P t GP2 GG2 G G ^ GC3 Cn+x s S ' c A J ( B PG ' 2-5 n A ^ P G, J, GP3 GG3 PO GO GC4 CONTROL í, < en

104 CIRCUITOS UTILIZADOS - CARACTERÍSTICAS PRINCIPALES DE FUNCIONAMIENTO La dsposcón por bloques dada a la Undad Artmétca y Lógca se muestra en la fgura A contnuacón se presenta la descrpcón funconal de los crcutos utlzados en los dferentes bloques, con el fn de analzar y verfcar su adecuada seleccón, así como para entender posterormente su control. Característcas adconales, como nmundad al rudo, capacdad de exctacón, tempo de respuesta y nveles de voltaje y co - rrente pueden estudarse con mayor detalle en las hojas - de nformacón técnca de cada crcuto. TrO'DBceptor de Barra BARRA DE DATOS A LOS REGISTROS _Q _Q Q_ O 8 B B2 83 Am 26S II 2 3 E L L H I L' H B H L Y Z L H y DESDE LA BARRA DE DIRECCIONES ENTRADA DE CONTROL H = nvel alto L ~ nvel bajo = condcón "no mporta" Y = voltaje de barra Fgura 2.4-2

105 BARRA DE DATOS TRANSCEPTOR 26S2-4 REGISTROS GENERADOR DE FUNCIONES DESPLAZADOR SENSOR DE RESULTADOS Fgura 2.4- ae veraaa Los datos en la barra pasan nvertdos a los regstros; - por lo que, para evtar nveles nvertdos, las señales - en la barra de datos se pondrán sempre complementadas. La entrada de control puede habltar el paso de las seña les en la barra de dreccones haca la barra de datos - mentras permanece en nvel bajo (cero lógco). Tambén en este caso, last dreccones estarán nvertdas en la ba rra de datos., : Como cada crcuto presenta la posbldad de trabajar - con 4 bts, para una palabra completa de datos o una nstruccón fue necesaro utlzar 4fde ellos.

106 Se utlzó el crcuto Am26S2 que: presenta 4 exctadores de barra de alta velocdad con saldas de colector aberto y cuatro receptores de barra tambén de alta velocdad. La fgura muestra el crcuto menconado con su tabla de verdad para el flujo de datos en dos dreccones. Los datos en la barra pasan nvertdos a los regstros; - por lo que, para evtar nveles nvertdos, las señales - en la barra de datos se pondrán sempre complementadas. La entrada de control puede habltar el paso de las señc les en la barra de dreccones haca la barra de datos - mentras permanece en nvel bajo ('cero lógco). Tambén en este caso, las dreccones estarán nvertdas en la b_a rra de datos. Como cada crcuto presenta la posbldad de trabajar - con 4 bts, para una palabra completa de datos o una nstruccón fue necesaro utlzar 4 de ellos. Regstros ] Los regstros necesaros para las dferentes fases de eje_ cucón son los sguentes: El Acumulador de Instruccones (ACI).- Srve para obtener de una nstruccón con referenca a memora sus últmos 8 bts (desplazamer to) para el cálculo de la dreccón efectva. El Contador de Programa (CP).- Entrega la dreccón 'de la nstruccón en proceso, pp_ sbltando drecconar la localdad de la sguente nstruccón a ejecutarse; ben sea ncrementándose en uno ca

107 da cclo de traída o recbendo la dreccón efectva - durante una nstruccón de salto.. Además, srve para cal cular una "dreccón relatva" tratándose de una nstruccón con referenca a memora. Cuatro Regstros Acumuladores (ACO-AC-AC2-AC3).- Pueden utlzar se como fuente o destno de operandos en una nstruccón - artmétca. AC2 y AC3 consttuyen los Regstros índce en el cálculode la dreccón efectva; pudendo AC3 emplearse tambéncomo depósto de una dreccón dé retorno en una nstruccón de salto a subrutna. Estos regstros se mplementaron con 8 crcutos SN7472, que son re tenedor es de ocho palabras de 2 bts cada uno.. Cada crcuto está organzado en tal forma, que su operacón de lectura y escrtura puede ser desarrollada nde - pendentemente sobre dos palabras, permtendo una accón smultánea para la lectura y escrtura. Presenta dos sec_ cones dspuestas como se muestra en la fgura 2v4^3. La seccón permte la escrtura de datos en cualquerade las ocho localzacones posbles y la lectura smultánea de las msmas. La seccón 2 por tener una sola forma de seleccón, perrn te la lectura o escrtura de cualquer localdad separada_ mente, o la escrtura y smultáneamente la lectura de una msma palabra.

108 - 7 - Cuando las entradas de habltacón de escrtura (WE) están con nvel bajo, se realza la escrtura de los datos presen tes a la entrada, con una transcón postva del reloj, so bre el regstro selecconado. S las entradas de habltacón de lectura (RE) están bajas, las saldas asumen los n_ veles de los datos guardados en el regstro selecconado. Cuando RE está alto, las saldas asocadas permanecen en es_ tado de alta mpedanca. El reloj es común a las dos sec - cones. Seleccón de Regstro WQ para escrtura ^~ Habltacón de escrtura WE W2 Reloj RO IR] R2 Seleccón de Regstro para lectura RE Habltacón de lectura Desplazador ENTRADA DE DATOS IDA DB SECCIÓN SECCIÓN 2 QA Entradas "A" IQB G. Funcones» SALIDA DE DATOS 2DA 2A Entradas "B" - G. Funcones 2DB 2B Habltacón de escrtura WE2- RE2 [ 2W/RO.2W/R 2W/R2 Habltacón de lectura Fgura Seleccón de Regstro para lectura y escrtura

109 7 Selector El bloque selector srve para ponjer ceros en las entradas "A" del generador de funcones cujando se procesan certas nstruccones artmétcas o se attl'ende una nterrupcón, posblta el paso del bt del sjgno a los ocho bts más sgnfcantes en caso de realzarse el cálculo de una d- : [ reccón relatva o con regstro índce y por últmo, perí mte el paso drecto de datos desde el trartsceptor de ba - rra al generador de funcones en paso de una dreccón drecta o -con una nstruccón de modfcacón de memora. Todo a las entradas "A" del generador de funcones por - consderacones de decodfcacónjque se explcarán más - tarde. Para este propósto se utlzó el:'crcuto SN74S257 cuyas prncpales característcas de funconamento se manfe^ tan en la tabla de vardad de la fgura Cada crcuto es un cuádruple selector de 2 a y se em - plearon 4 para cubrr una palabra\. TR&NSCEPTOR DE BARRA CEROS SIGNO ontrol Entradas Selector A B Salda Y CONTROL SELECTOR OE: s A 2A 3A A B 74S257 Y 2Y 3Y 4Y 2 3B,, H L ' L L : L L L H H L = nvel bajo L H L H Z L H L H A LAS ENTRADAS "A" G. FUNCIONES Fgura H = nvel alto = condcón "no mporta" Z = alta mpedanca

110 Generador de Funcones El crcuto utlzado en este caso es un dspostvo MSI, capaz de desarrollar 6 operacones artmétcas y 6 operacones lógcas, paralelamente sobre dos palabras de 4 - bts. Se trata del ntegrado Am256, empleándose 4 de e- líos para operar sobre dos palabras completas. Las operacones artmétcas más mportantes son: suma, resta, paso, ncremento, decremento e nversón. La operacón se determna por medo de cuatro líneas selectoras SO a S3 y una lnea de control de modo, M, que dstngue entre operacones artmétcas y lógcas. Puede ser usado con cualquera de los dos métodos de llevada del carry. Para el método "convenconal de llevada" (rpple carry) tene una entrada Cn (carry-n) que recbe el carry de la etapa preva y una salda Cn+4 (carry-out) haca la etapa sguente. En caso de utlzarle en modo de "llevada antcpada" (carry look ahead) ofrece funcones auxlares nternas para el carry generado G y el carry propagado P. Posee además retenedores nternos que mantenen las saldas, mentras la línea de control E que los hablta permanece en estado lógco bajo. El generador de funcones Am256 requere de lógca exter_ na para operar con el prncpo d,e "llevada antcpada". El crcuto Am7482 ha sdo dseñado específcamente para este propósto, pudendo aceptar hasta cuatro grupos de -

111 funcones carry generado y propagado: GO, PO a G3, P3 y un carry-n Cn. Provee además, tres carry-outs : Cn+x, Cn+y, Cn+z y saldas auxlares G y P para nveles adconales de llevada antcpada. Puede ser usado en cualquera de las formas de artmétjl ca bnara. La tabla de verdad para las dferentes fun cenes de acuerdo a la lógca utlzada (lógca postva) se muestra a contnuacón: Seleccón S3 S2 SI SO M=H Funcones Lógcas. M=L Operacones Artmétcas Cn^H Cn=L L L L L L L L L H H H H H H H H L L L L H H H H L L L L H H H H L L H H L L H H L L H H L L H H L H L H L H L H L H L H L H L H F-A F=A+B F-AB F= F=AB F=B F=A B F=AB F=A+B F=A B F=B F=AB F=l F=A+B F=A+B F=A F=A F=A+B_ F=A+B F=-l (com. 2) F-A mas F=(A+B) F=A-B- F=AB- F=A mas F=A mas F=(A+B) F=AB- F=A mas F=(A+B) F=(A+B) F=A- AB _ mas AB AB B mas AB A mas A r(as A F=A mas F=(A+B) F=(A+B) F= F=A mas F= (A+B) F=A-B F=AB F=A mas F=A mas F=(A+B) F=AB F=A mas F=(A+B) F=(A+B) F=A mas mas T "D rn - f- ítí ma s x mas AB mas AB mas B mas mas AB mas A mas mas A mas mas A mas + = Suma lógca mas - Suma artmétca L = Nvel bajo H = Nvel alto

112 Debe tenerse en cuenta que para la artmétca en comple- I mentó de se requere un retorno!del carry de salda f_ nal. En nuestro caso, la artmétca se desarrollará en notacón de complemento de 2. Desplazador Como ya se ndcó anterormente, la funcón del desplaza^ dor se reduce exclusvamente al ckso de nstruccones a- rtmétcas y lógcas. Deberá rotar el resultado de una operacón en un bt a la derecha o a la zquerda nclul_ do el lnk, cambar sus mtades, b smplemente permtr í el paso de una palabra sn alteracón alguna. j ' En este caso se empleó el crcutp MSI 939, que es un -! doble multplexer de 4 entradas cjon dos lneas de se lee cón común y saldas normales y complementadas. Su dagrama funconal junto a la tabla de verdad se presenta - en la fgura I La forma de utlzacón dada a esjte crcuto para consegur nuestro propósto se explca; en el sguente capítu lo. SI Seleccc5n Entradas Saldas 2 3 z z so; s L U L H L H L L Ü H H H H H H L H L H L H L H L H H L L H H L L H H L L H H L Fgura

113 V O I 9 O a v a N n VOIÍ3W.LIHV a a cuas n e <j v o

114 CAPITULO III DISEÑO DE LA UNIDAD ARITMÉTICA Y LÓGICA.- INTRODUCCIÓN La Undad Artmétca y Lógca se mplemento, en su mayor parte, con los regstros SN7472 y el crcuto generador de funcones Am256. Al nco de la presente tess ya se dsponía de los cr_ cutos en mencón, por lo que el trabajo de seleccón crcutal se redujo a'encontrar crcutos afnes para la mplementacón de otras áreas. Esta undad consttuye, en una máquna dgtal, el ele - mentó lmtador de la velocdad del sstema. Su dseñóse centralza en la utlzacón adecuada de los crcutos para que puedan ejecutarse las dferentes accones des - crtas anterormente. Se pone especal énfass en la mplementacón del lnk,- desplazador y sensor de resultados por no dsponer de - crcutos específcos para tal objeto. El estudo del selector no se lo enfoca en este capítulo y se trata más adelante por cuanto hay que relaconarlocon fases posterores de dseño. El estudo de las característcas dnámcas de la Undad Artmétca y Lógca una vez mplementada, consttuye labase de dseño del Control.

115 DISPOSICIÓN DE LOS REGISTROS SN7472 La utlzacón dada a cada uno de los regstros SN7472 se fundamenta en la posbldad que brnda la seccón paraescrbr y leer smultáneamente cualquer localdad. Cuando más adelante se descrba el empleo de los dferentes regstros en la secuenca que determna cada nstruccón, - y la forma de decodfcacón para las dversas operacones en el generador de funcones, se podrá comprobar que exsten casos, para los cuales es necesaro habltar la lee tu ra de dos regstros y la escrtura smultánea de un tercero con datos que venen desde el desplazador. Tambén sepodrá verfcar el caso en el cual se escrbe una nstruccón en el Acumulador de Instruccones (ACI) y al msmo tempo se lee uno de los acumuladores para colocar su contendo a las entradas "A" del generador de funcones. Todo lo dcho, asegura en este caso, una únca posbldad de empleo para cada seccón; y ésta es la que se muestra - en la fgura La seccón tene sus entradas conectadas a las saldas - del desplazador, mentras que sus saldas van a las entradas "A" del generador de funcones. La seccón 2 en tíambo, dspone sus entradas para los da - tos que venen desde los transceptores de barra y sus saldas se conectan a las entradas "B" del generador de funcp_ nes.

116 UTILIZACIÓN DEL GENERADOR DE FUNCIONES AM256 El ntegrado AM256 dspone nternamente de funcones aux_ lares para el carry generado G y el carry propagado P. En nuestro caso, por operar con palabras de 6 bts se empleó un solo nvel exteror de "llevada antcpada", consguera dose de esta manera una dsmnucón de un 42% en el tempo total de ejecucón de una suma con relacón al tempo nece_ saro utlzando el método de "llevada convenconal" (de - 55 a 32 nanosegundos). La forma de conexón para operar con el prncpo de "llevada antcpada" utlzando lógca externa (crcuto AM74-82) se muestra en la fgura En la fgura 3.3- los bloques haca la derecha corresponden a los bts más sgnfcantes. Se puede aprecar cómo - Cn = C6 (menos sgnfcante) forma parte de las entradasde seleccón del crcuto generador de funcones.

117 oa ov sv 9a av s v ea sv se sv oís ov na uv na zv cía CLV?a 7v sa sv

118 DESPLAZADOR Las funcones del desplazador se reducen exclusvamente al caso de una nstruccón artmétca y lógca. Los bts 8 y 9 en el caso de estas nstruccones establecen las sguen_ tes accones: Bts 8 y 9 O O Nnguna. Rotar el resultado un lugar a la zquerda. El bt cero (FO) pasa al lnk y el carry al bt qunce (F5). O Rotar el resultado un lugar a la derecha. El carry pasa a ocupar la poscón del bt cero y el bt qunce pasa al lnk. Intercambar las mtades del resultado sn afectar al lnk. Cualquer otro tpo de nstruccón cae dentro del códgo - b8 = O, b9 = O, donde el desplazador smplemente permte - el paso de una palabra sn alterarla. Las cuatro condcones posbles pueden ser perfectamente - mplementadas, una para cada entrada, en el crcuto mult_ plexer 939. La condcón de doble selector permte que - cada crcuto realce las transcones correspondentes sp_ bre dos poscones (bts) adyacentes. El número total de crcutos utlzados para cubrr los 6 bts del resultado es de ocho. La fgura 3.4- muestra la forma general de conexón a las

119 8 - \-c;j- O_LJ_ «_- LIJL L-^- Fn Fn 4- Fn+8 Fn++8 : Pn Fn+2 b8 b9 SO 5 I3a a Ia I2a 939 2a Z* Zb c) I3b Ilb Ib I2b Ib Fgura 3.4jl La línea Fn representa un bt cualquera a la salda del generador de funcones, Fn- el bt nmedato más sgnfcante y Fn+ el bt nmedato menos sgnfcante. S el crcuto corresponde a los 8 bts más sgnfcantes - (byte más sgnfcante), las entradas Fn+8 y Fn++8 ado tan el sgno + : Fn+8 y Fn++8. Al tratarse de un bloque en el byte menos sgnfcante - prevalece el sgno - : Fn-8 y Fn+-8. Debe tomarse en - cuenta que cuando n = O (bt más sgnfcante) y n+ =5 (bt menos sgnfcante), Fn- y Fh+2 serán el carry del! lnk. A contnuacón se detalla la eleccón de las entradas -

120 II - conforme a la tabla de vardad dejmnultplexer 939: SO ttk 2 3 Nnguna accó^) (pasa Fn ) Rotacón a larafeguerda ^K Rotacón a labüerecha Intercambo dj^bvtes (pasa Fn+) (pasa Fn-) (pasa Fn+_8) La fgura 3.4- presenta SO y Sl«r conectadas drectamente a los bts 8 y 9. Esto se dess 'a que tales bts deben actuar sólo en el caso de nstruccones artmétcas y lóg_ cas; necestándose una decodfc^fón adconal que se verá más adelante (captulo Vl). La confguracón completa del des lazador puede revsarse en el dagrama total de la undajuartmétca y lógca (a - nexo ) LNK Asocado con el generador de funsüebnes y el desplazador se encuentra un retenedor (el lnk)^pe srve para detectar - un carry fuera del bt de orden I5=!fbo en una operacón art_ métca. El lnk se utlza prncpalment^lpara trabajar sobre nú - meros de doble precsón. Un núrr^p de doble precsón está formado por dos palabras concatenadas. La parte de mayor sgnfcacón puede guardars^fen un acumulador y la

121 5.- LINK Asocado con el generador de funcones y el desplazador se encuentra un retenedor (el lnk),que srve para detectar - un carry fuera del bt de orden cero en una operacón art_ métca,. El lnk se utlza prncpalmente para trabajar sobre nú - meros de doble precsón. Un número de doble precsón está formado por dos palabras concatenadas. La parte de mayor sgnfcacón puede guardarse'. en un acumulador y la de menor sgnfcacón en otro. Cuando se trabaja sobre nú_ meros con sgno en notacón de complemento de 2,las sec - cones de mayor orden,en números negatvos,podrían cons - derarse en notacón de complemento de, mentras,solo las partes de menor orden operar en notacón de complemento de 2; sempre que la parte de menor sgnfcacón no produzca un carry en el lnk (cuando todos; sus bts son cero). El estado del lnk depende de tres factores: un valor base dado por la nstruccón, la funcón desarrollada y el re - sultado obtendo. Además, está,suj eto al desplazador para - junto al resultado rotar un lugar a la derecha o a la z - querda. : Los bts y de una nstruccón artmétca especf - can el valor base:

122 Entradas al multplexer 939 Bts y Valor Base SO SI O O Estado actual del lnk O O Cero O 2 O Uno : O II Complemento del estado 3 actual Se puede mplementar el control del valor base con un cz; cuto multplexer, tenendo a sus entradas una lnea connvel alto (), otra con nvel bajo () y dos más conecta^ das al bestable retenedor del carry, una a la salda nor_ mal y otra a la complementada. ; La forma de control del crcuto selector del valor basevene dada por los bts y conectados a las entradas SO y SI respectvamente. La seleccón de las entradas de datos se realza en base a la tabla de verdad del crcuto 939. Esta seleccón se muestra junto con las df eren, tes condcones mpuestas por los!bts y. La generacón de un carry en el desarrollo de una nstruc_ cón artmétca complementa el valor base especfcado. La deteccón del carry puede ser obtenda medante la fun cón auxlar G d.el generador de carry look-ahead Para posbltar la rotacón del carry junto al resultado es necesaro que el lnk recba el bt cero (más sgnfcante) y el bt qunce (menos sgnfcante).

123 - 84 Las entradas de los bts O y 5 es tarán controladas de a_l guna manera por los bts 8 y 9 de una nstruccón artmétca. Se puede establecer que todas las accones a ejecutarse - están sujetas al caso de una nstruccón artmétca, porlo que será necesaro dsponer de';certa decodfcacón y control que hablte estas accones sólo en este caso. De una forma general se puede afrmar que el lnk estaráconsttuído por un bloque que recabe y envía las sguentes señales: b8 b9.. blo bll, CONTROL Y OECODIFICA- CION L OL LINK. FO (DESPLAZADOR) F5 G (7482) Carry (DESPLAZADOR) Fgura 3.5- Toda accón parte del estado anteror en que se encuentra el lnk. Esto supone la presenca de un retenedor (bestable tpo D). Posterormente debe realzarse el cambo al valor base especfcado, o a su complemento, para f - nalmente rotarlo junto al resultado. Como ya djmos, una manera fácl de mplementar el valor

124 base es utlzar un crcuto selector de 4 entradas. El complemento del valor base se obtuvo de la sguente ma ñera: VB G VB O íl ~N ' ^ -- / ^~~\; O VB = VBG + VBG O T VB = YB G I, Las condcones de desplazamento (rotacón) están dadas - por los bts 8 y 9; y en el caso del lnk son: Entradas al multplexer 939 Bts 8 y 9 í $Ü_ Sl_ O Nnguna accón O O. Poner FO en el.lnk \ 2 y el carry en F5 O Poner F5 en el lnk II y el carry en FO. Nnguna accón 3 Para posbltar estas accones sel empleó un crcuto muí-! j, tplexer, smlar a los que se utlzan en el desplazadory en la mplementacon del valor base. í La seleccón de sus entradas se muestra junto a la lsta - de accones generadas por los bts 8 y 9. j Exsten muchas otras formas de dseño, la dsposcón que-

125 - 86 a nuestro parecer es una de las más smples se muestra en la fgura L blo bll u so SI Carry VB Carry retendo b8 b9 FO F S CK Fgura Supondremos que la nstruccón se mantene en el regstro de nstruccones y los nveles de FO, F5 y G a la salda del generador de funcones, por lo menos hasta que todoslos cambos en el lnk han culmnado. La señal básca de control es el reloj que carga al lnk. Su procedenca se explcará cuando se trate del control - de las nstruccones artmétcas y lógcas. La necesdad de decodfcacones extras, para la accón - de los bts 8, 9, y sólo en caso de nstruccones a. rtmétcas se dscute más adelante.

126 6.- SENSOR DE RESULTADOS : Tanto las nstruccones artmétcas como las de modfcacón de memora realzan una prueba del resultado a la sa. lda del desplazador. Cuando el resultado y/o el lnk son cero, una nstruccón artmétca hablta el salto de la sguente nstruccón en secuenca, de acuerdo a la condcón mpuesta por sus tres bts menos sgnfcantes. Las nstruccones.que modfcan la memora provocan un salto cuando el resultado es cero. La prueba de que un resultado, a la salda del desplaza - dor es gual a cero, se la realza medante dos nveles - de compuertas. El prmero formado por dos compuertas - NAND (743) con entradas dsponbles a los 6 bts del re sultado. Se utlzan las saldas complementadas del desplazador, de tal manera que un resultado cero mantendrá - las entradas de las compuertas en lógco, obtenéndoseen este caso dos saldas con O lógco. El segundo nvelasoca las dos últmas saldas en una compuerta ÑOR (74S- 2), para provocar un lógco sobre una sola línea en el caso de un resultado cero, (fgura 3.6-). El crcuto de control de salto se lo descrbe en "Ins - traccones con sobrepaso" (capítulo V).

127 FO Fl F2 F3 F4 F5 F6 F7. F8 F9 SILO Fll F2 F3 F4 F5 Y Y R Fgura 3.6-

128 o x a N o D fl a AI üa a n d v o

129 CAPITULO IV : DESCRIPCIÓN DEL CONTROL.- FUNCIÓN El control de una computadora es el conjunto de órdenes y - comandos que nterpretan y hacen ejecutar las dferentes nstruccones. Es el módulo que supervsa todas las opera - cones que se llevan a cabo en las demás undades. Un programa se almacena en la memora, y es la undad de control la encargada de r ejecutándolo, en base a una se - re de órdenes generadas en respuesta al contendo de cada nstruccón. El control de las muchas operacones requere un conoc mento profundo de cuándo debe realzarse cada una y sus relacones e nteraccones en el tempo con todas las de más. Es un problema de sncronsmo donde el nco y dura - cón de cada accón desempeñan un papel preponderante. Tanto la fase de traída como la de ejecucón se realzan bajo la supervsón del control. Todas las órdenes genera.- das por la undad de control son pulsos o nveles de voltaje de duracón adecuada. Esta tess desarrolla el control cableado para el juego de nstruccones ya enuncado. Esta modaldad del control po_ - sblta una sere de alternatvas. Para que la mplementacón crcutal resulte lo más ventajosa se analza cada nstruccón en forma ndvdual,establecéndose áreas de operacón común.

130 CONTROL CABLEADO Y MICROPROGRAMADO Cuando las funcones de control son' generadas por hardware, usando las técncas del dseño lógco convenconal, la un dad de control se denomna "cableada" (hard-wre). El control mcroprogramado es una segunda alternatva de dseño que permte generar de una manera sstemátca y ordenada la secuenca de control de una computadora. El control convenconal o cableado semeja, una vez mple - mentado, ramales o cadenas dspuestas en tal forma, que sa_ tsfagan todos los requermentos de tempo y secuenca m puestos en el dseño. La mcroprogramacon es una técnca para dseño e mplemen tacón de las funcones de control de un sstema de procesamento de datos en una secuenca de señales. Estas seña_ les de control, organzadas sobre una palabra base y guardadas en una memora, representan los estados que contro - lan el flujo de nformacón. Cada palabra en la memora de control es llamada una 7ncro_ nstruccón y una secuenca de palabras un mcroprograma. A las nstruccones que resden en la memora prncpal a menudo se las conoce como macronstruccones y al conjunto de ellas programa prncpal. El programa colocado en la memora prncpal, establece de acuerdo a sus nstruccones (macronstruccones) "que ha - cer". El mcroprograma stuado en la memora de control establece el "cómo hacer" cada operacón.

131 Cuando no se va ha alterar el mcroprograma puede utlzarse como memora de control una ROM (Read Only Memory), sstema cuyo dseño hace que su contendo sea fjo e nal_ terable. S se desea poder modfcar el contendo de unmcroprograma la memora de control debe tener capacdadde escrtura; pudendo emplearse una WCM-(Wrtable Con - trol Memory). A menudo se utlza tambén una memora t;l po PROM (Programable Read Only Memory). Cada macronstruccon ncalza una sere de mcrons truccones en la memora de control. Esas mcronstruc - cenes generan las mcro-operacones para: - Traer una nstruccón de la memora prncpal. - Evaluar la dreccón efectva. - Ejecutar las operacones especfcadas por la nstruccón. - Retornar el control al nco de la fase de traída. Exsten algunas ventajas y desventajas en el uso de la m_ croprogramacón como alternatva al control cableado. El control mcroprogramado puede ser demasado costoso cuando el sstema es muy smple y no requere de un grannúmero de operacones y decsones de control. S sola - mente unas pocas undades van a producrse, el costo de - la memora de control resulta mayor que las compuertas y- flp-flops requerdos para el control cableado. Al pre - có de la memora de control debe añadrse el costo nvo- :-. lucrado por el tempo y hardware desarrollado para la mplementacón de los bts mcroprogramados.

132 El uso de una memora de control puede decrementar la velocdad de un computador s su tempo de- acceso es mayorque el tempo de propagacón mpuesto por una confgura - cón cableada. :: La mcroprogramacon provee una Estructura más elegante y mejor organzada, las funcones de control son sstematzadas dentro de una "dscplna regular y programada". El control cableado se sujeta generalmente úncamente alcrtero del dseñador. La undad mcroprogramada es más adaptable a cambos, pues úncamente habría que alterar el: mcroprograma en la me - mora de control para tener la ppsbldad de ntroducrcambos más sofstcados al conjunto de nstruccones n cal. El control cableado como ya djmos antes, resulta más - económco en sstemas no muy complcados, pero el costo - se ncrementa rápdamente conforme aumenta la complejdad del sstema. ' La mcroprogramacon faclta el- sstema de mantenmento de un computador. Cada sstema requere de una rutna de dagnóstco que chequee,, localce y asle el área de fa - la. S el sstema no es mcrop'rogramado estas rutnas - tenen que escrbrse en lenguajja de máquna y usar la me j ~~ n mora prncpal para su ejecucón. Con mcroprogramacon I es posble que esas rutnas resdan en la memora de con- trol.

133 Cambando el contendo de la memora de control es posble modfcar el formato de nstruccones. Se puede entonces- smular" un computador en otro, abréndose posbldades- I enormes en el campo nvestgatvol La mcroprogramacón en la mpleméntacón de rutnas tales como: multplcacón, raíz cuadrada, funcones, etc.; es - más efcente que el software y mucho más flexble que elhardware. La mcroprogramacón puede utlzarse no sólo en el control central de una computadora sno tambén en el control de - transferenca de datos, calculadores programados, progra - mas compladores, etc. Para justfcar de una manera precsa la eleccón de una u otra forma de control, sería necesaro desarrollar los dos sstemas. ' Esta tess desarrolla el control cableado consderando las ventajas ntroducdas por este tpo de control en cuanto a velocdad de ejecucón y costo. Tambén se consderó la - dsponbldad crcutal al nco del presente trabajo y- el grado de complejdad del conjunto de nstruccones a m plementarse. La eleccón del control mcroprogramado en un trabajo como el presente, habría tendo que desarrollarse, por lo menos.ncalmente, utlzando una memora de control tpo WCM o RAM (Random Access Memory).

134 94 - La memora tpo ROM ofrece al usuaro bajo costo por bt pero requeren un costo de mpleméntacón relatvamentealto. Errores en la programacón ROM no pueden ser corre gdos, lo que sumado a las dfcultades de mpleméntacón hacen menos flexble su utlzacón en un trabajo como - éste. Las memoras RAM ofrecen la ventaja de poder ser alteradas. Sn embargo, estos sstemas necestan de un crcu_ to especal de carga y su costo por bt es más alto queuna ROM. Las memoras PROM tampoco pueden ser alteradas, su costo por bt es tan alto como una ROM pero su mplementacónpuede ser hecha por el propo usuaro. Para sstemas más complejos la ventaja económca que o - frece la mcroprogramacón es muy sgnfcatva. Consderemos $.5 el costo razonable de un crcuto ntegra_ do (IC) puesto en un sstema. Asumendo un promedo por IC de tres compuertas, el costo por compuerta nstaladaen el sstema será de ^í. 35. \a fgura 4.2- muestra el costo del sstema tanto del control convenconal como del m - croprogramado. El costo del control mcroprogramado sencrementa lentamente. Esto porque una secuenca adco nal requerrá una palabra de control adconal. S, por ejemplo, la memora de control utlza palabras de 6 bts y el costo de la memora de control es O.Sjzf / bt,-

135 Fgura 4. entonces el costo por un cclo de control adconal será de 8. El costo del control convenconal se '.ncrementa más rap^l damente. S un cclo de control adconal requere solo una compuerta o algún tpo de elegnento que dstnga este estado adconal de control, ento rces al menos 35j debe- ser añaddo al costo del sstema. S R bts de la memora de contrc pueden reemplazar una compuerta, entonces, el ahorro n zacón del control mcroprogramadjo N Ahorro = G R ~.reducdo por la utlestará dado por: ; donde: C = Costo por compuerta nstalado N = Numero de bts de la memora R = Bts por compuerta. en el sstema. de control. P = Costo de la memora de contrc ma. nstalada en el sste En el caso de esta tess, s ber el factor económco es

136 96 - muy mportante, consderando que el juego de nstruccones a mplementarse tene una complejdad moderada, se decdó por, el control convenconal prncpalmente por la flexbldad de trabajo que ofrece en cuánto a dsponobldad cr_ cutal.' Además, la velocdad que se logra con crcutos - dscretos bpolares (TTL) muy dfíclmente podría obtenerse en condcones económcas smlares.

137 3.- FRECUENCIA DE RELOJ Y EJECUCIÓN POR CICLOS La velocdad de ejecucón de una computadora esta determnada por el tpo de crcutos utlzados en la memora y en la Undad. Artmétca y Lógca (:UAL). Un factor que ncde drectamente en la velocdad de ejecu. cón es el tempo promedo de utlzacón dado a los cr - cutos de la Undad Artmétca y ógca. Es decr, cuando estos crcutos permanecen ocupados (desarrollando alguna operacón) el mayor tempo posble, se dce que la computa_ dora esta trabajando con un máxmo de efcenca. El hardware de la máquna es el que determna en últma - nstanca su velocdad. Las característcas de dseño a - doptadas en la mplementacón de la memora y el tpo de - control utlzado fjan el máxmo trabajo posble de los - dferentes crcutos cuando se corre un programa. El dseño "modular" de la undad de memora permte -a ope racón en "polducto", donde varas nstruccones se real_ zan smultáneamente pero defasadas en sus etapas de ejecucón (sobrelapadas). Esto posblta un mejor aprovecha - mento crcutal aunque complca el dseño del control. El tempo total transcurrdo desde que una nstruccón sale de memora hasta que se ha realzado el cálculo de una nueva dreccón y además se ha guardado la msma en el Co_n tador de Programa (caso de una nstruccón de salto), es - tablece una base de tempo que puede ser vsualzada en 3

138 cclos fundamentales: el prmero (T2) dado por la salda de la nstruccón hasta su almacenamento en el Acumulador de- Instruccones (AGÍ); el segundo (TO) determnado por el tempo de cálculo en los crcutos de la UAL; y el tercero- (Tl) por la carga de la nueva dreccón en el Contador de - Programa (CP). Estrctamente hablando/ consderando las de_ moras ntroducdas por los crcutos utlzados a la salda de memora y en la UAL, cada etapa tendría una duracón dferente, sn embargo, se puede elegr un cclo únco de duracón apropada que haga posble la realzacón de cual quera de estos tres eventos. La señal que carga la ns truccón en el AGÍ fja la relacón de tempo entre los cclos de memora y el cclo del reloj fundamental. La denomnacón dada a cada etapa yene dada por el hecho - de que prmero debe realzarse el cálculo de una nueva d - reccón para ncalzar la fase de traída. Esto se realzará en lo que hemos llamado TO para las accones posterores desarrollarse en TI o T2. Los crcutos elegdos en la Undad de Memora (MOS 27A-8) son memoras tpo dnámcas y generan tres cclos: Lectura, Escrtura.y Lectura Modfcacón y Escrtura (fgura 4.3-) El cclo de Lectura permte obtener el contendo de cual - quer localdad que se dreccone en la memora. El cclo de Escrtura posblta el depósto de un dato enla localdad drecconada..

139 TO TI T2 TO TI T2 TO TI T P TO TI T2 TI T2 CICI, D. E L MI ÍÉ v TM / VHBMI T? -C OÍR E Tm :TUR :CION TR TA A *- \" /R ^5fflf VA / \s JK x / K LE DO f )$( CICI, D E ES 3RIT ÜRA TM-^f / ^ DIRÉ :CION Tm TD ) ' DA ro A ESCRIt IRSE \ \ bn UA^ lüü *A / ( CICI, D] E L t?/ HA^TURA MODIFI ^ACI DN Y ~tá /& TM^T <; H^^H/ ' Tm OIRÉ :CION Ta TC. Tn - TA - te- \ L k d - TRW - V í, r A ro A pc RITURA MOJpl f CARS E \O»!í( / TR = 46 TM = 85 TD = 9 TG = 59 TW - 85 Tm = 22 Td = 5 Tg = 55 TRW=?5 Ta = 4 TA Tempos de dseño en nanosegundos Fgura 4\

140 El cclo de Lectura Modfcacón y Escrtura se genera cuar^ do se desea modfcar de alguna man'era el contendo de una dreccón específca. Los tempos dados 'en la fgura 4.3-rl son los que más ntere_ san desde el punto de vsta del control. Cabe destacar el hecho de que como ; el cálculo de una dreccón se realzará en TO, los cclos de memora sempre co - menzarán durante TI. ' Mantener una dreccón o un dato a '< la salda del generadorde funcones durante el tempo, requerdo por los crcutosde memora resulta complcado, por lo que, a la entrada déla memora se utlzan retenedores tanto para datos como pa ra dreccones. De gual forma, tambén se tene retenedores a la salda de memora para los datos a ser leídos. La memora se ha dseñado dvdéndola en 8 módulos de 492 palabras cada uno; 4 para las dreccones pares y 4 para las mpares. Esta dvsón modular permte una accón másefectva del sstema, ya que al hacerles trabajar en forma- "entrelazada", el tempo utlzado, por los crcutos de memora -puede aprovecharse para un nuevo cálculo en la UAL (fgura 4.3-2). La desgnacón dada a los módulos dbujados (N y M) es arb_ trara y srve para ndcar que podrían ser 2 cualesquera- 'de los 8; sean pares, Impares o alternados. Esto posblta una respuesta nmedata de la memora al solctar dos -

141 nstruccones consecutvas segudas; y aumenta la probabl_ dad de encontrar "desocupado" el módulo de cualquer local_ dad par, drecconada nmedatamente después de otra par, o. de una mpar después de otra mpar. En el caso de un drecconamento S un módulo en trabajo, - "ocupado", la memora no da una aceptacón a la dreccón - envada sno sólo luego de que el módulo selecconado se ha desocupado y ha comenzado la generacón del cclo correspon_ dente. La característca 'dnámca de la memora crea la necesdadde un REFRESCO. Esto es, de un sstema que mantenga la nformacón almacenada sn que se perda. Para ello la memora lee todas sus localdades consecutvamente en un tempo total de 2 mlsegundos. Los cclos de lectura para refresco son generados por la propa memora y deben ser atenddos lo más pronto posble. S la dreccón a refrescarse se encuentra en un módulo ocu pado, el cclo de refresco no empezará hasta que termne el! trabajo del últmo peddo en el módulo en referenca. Esta espera sera máxma cuando el módulo se encuentre realzando un cclo.de lectura modfcacón y escrtura; que de cual - quer manera no crea problemas (Véase la Tess Undad de Me_ mora para una Mncomputadora). Desde el punto de vsta del control, el refresco sera consl derado como un cclo de lectura adconal que puede ocurrr en cualquer momento.

142 T2 TI T2 TI a 2 TO TI T2 TO MODULO N MODULO M \O /I,! \O* T /I I N í j / \t TI = Tempo dsponble parjk el cálculo de una dreccón. T2 = Tempo requerdo por Los crcutos de memora Fgura 4,3-2 Durante el refresco, la memora e ocupará de no aceptar - nngún otro peddo. Cuando concde el nco de un Refresco con un peddo del control, la memora da prordad al prmero, debendo el - control en ese caso mantener su geddo hasta que el refres_ co haya culmnado. Se han defndo tres etapas báscas de ejecucón, porque de acuerdo a los cclos de lectura generados por la memo - '! ra (entrelazados), el cuarto correspondería a una nueva - I traída desde la memora (fgura J4.3-2), Las flechas en el dbujo ndcan la señal que cargja la nstruccón. en el AGÍ

143 - 3 - El tempo transcurrdo en esta accón, lo msmo que el tempo necesaro para cualquer cálculo en la UAL determ - nan el mínmo período del reloj T;. El período adoptado en el dseño íes de nanosegundos, lográndose de esta manera una máxma velocdad en la ejecucón con una relatva flexbldad en cuanto a tempos de - preparacón y carga. \l reloj fundamental o maestro (R etapas de ejecucón dentro de los; cclos menconados. Las - fases de RM se elgeron establecendo un compromso éntrela ventaja que representa tener muchas fases de reloj, y - la duracón de los pulsos, que por otro lado deberían sats_ facer las condcones mínmas de los bestables TTL dspo - nbles para el dseño. ; Cabe ndcarse en este punto, que: el trabajo se lo desarrolló paulatnamente, descubrendo a lo largo del msmo una - gran cantdad de accones que al fnal fueron las que mpuseron el número defntvo de fases de reloj. Se estable - có un ancho de pulso de reloj de nanosegundos,porque además dé ser un tempo aceptable para la mayoría de los crcutos utlzados (consderando nclusve los varos nveles de compuertas a atravesar), es un terco de la fre - cuenca de trabajo (relojes T). Los crcutos de(reloj se armaron en la undad de memora - por las demoras que se ntroducrían al fjarlo en un lugar específco de la UCP.; ya que la seccón de control, por lo

144 - 4 menos en un prncpo, debó dseñarse con guales demoras de reloj en todas sus fases. El dseño fnal presenta a - pesar de todo, la generacón de certas fases de reloj en- ' cada plaqueta del control por consderacones de tempos y el número de crcutos a controlarse (fan-out). Los cclos T defndos anterormente, pueden ser utlza - dos para otros fnes. Las característcas de los crcutos utlzados como regstros permten, como ya se explcó,varas alternatvas, es por ello que el cclo en el cual se- realza la carga de una nstruccón en el ACI puede emplearse para el depósto de cualquer dato que sale de memo - ra en uno de los acumuladores e ncluso para cargar smul táneamente un resultado desde el desplazador o leer el con tendo del CP. El cclo en el cual se realza el; cálculo de una dreccón da cabda tambén a la carga de una dreccón de retorno - en el AC3 en caso de una nstruccón de salto a subrutna. De la msma manera, el cclo en el que se guarda la nuevadreccón en CP puede emplearse para el desarrollo de cual. quer cálculo en la UAL. En el numeral que sgue se da u- na explcacón más detallada sobre este asunto. Debe tomarse en cuenta que no todas las nstruccones tendrán la msma duracón, y por lo msmo las dferentes ac - cones en cada cclo tendrán que controlarse de alguna manera.

145 En el anexo 2 puede encontrarse un Dagrama de tempos detallado sobre las dferentes accones posbles en cada cclo. Este dagrama consdera los tempos mínmos y máx - mos en cada crcuto (para el peor! caso posble). Puede a. precarse el tempo empleado por la UAL para generar una - dreccón, desde la seleccón del acumulador correspondera te en los regstros 7472 hasta su depósto a la entrada - de memora. El reloj que hablta la salda del generador de funcones 256 es RMO. Tambén se presenta la salda de un dato o nstruccón des_ de la memora hasta su depósto ettí un regstro del control Como reloj de carga para los crcutos 7472 se ha escogdo RM2. í Las fases de reloj empleadas en el dseño son: cclos T : TO, TI, T2 Cclos TA : TOA, TÍA, T2A j Cclos TA : TOA, TÍA, T2A I Cclos RM : RMO, RMl, RM2! Los cclos TA y TA' tenen smlar duracón que los T pero ; í se hallan defasados/ el prmero con un adelanto de 2/3 T y el segundo con un adelanto de /3 T. Estas fases fueron - necesaras para facltar las dferentes etapas de decodfcacón. El reloj maestro (KM) orgna los cclos T, TA y TA men - conados anterormente.

146 6 4.- SECUENCIA DE LAS INSTRUCCIONES (OPERACIÓN EN POLIDUCTO) Las característcas de los crcutos de memora hacen que - la duracón de cada nstruccón dfera. Desde este punto - de vsta, convene analzar las dferentes accones que cada nstruccón debe desarrollar. Todo se lo realza tomando como base de tempo los tres cclos fundamentales (TO,T,.- T2). '! Incalmente supondremos que la fase de traída de cada ns_ truccón ya ha culmnado,centrando nuestra atencón úncamente en una descrpcón general de las dferentes opera - cones a realzarse en la UAL, durante la fase de ejecucón El nco de una fase de traída.(peddo de una nueva ns - truccón) puede llevarse a cabo una vez fnalzada la fase de ejecucón de la nstruccón preva. Este método sn em í bargo, no permte una mejor utlzacón de los crcutos - de la UAL, ya que de esta manera permanecerán ocosos men_ tras dura un cclo de memora. : j La operacón en "polducto" permte un alto grado de acco_ nes paralelas. Este sstema dsmnuye la duracón efectva de cada nstruccón y ofrece una* enorme ventaja respecto - al sstema no sobrelapado en cuanto a velocdad de ejecu - cón. Antes de explcar el desarrollo en el presente trabajo del sstema en polducto, convene analzar las dferentes accones nvolucradas en cada una de las nstruccones. Una nstruccón con referenca a memora necesta de sus -

147 últmos 8 bts para el cálculo de Esto mplca la necesdad de rete lo menos sus últmos 8 bts), en la dreccón efectva. -,'er la nstruccón (o por no de los regstros de la undad artmétca. Para este efe to se ha selecconado el- Acumulador de Instruccones (AGÍ) que una vez que la ns truccón sale de memora la guarda al msmo tempo que ésta se deposta en el Regstro de Instruccones (IR). Toda nstruccón se almacenará en el ACI. Cada una de las nstruccones se Jexplca en detalle en el - captulo I/ los regstros y operacones nvolucrados pueden generalzarse en el sguente grpo de nstruccones. Re - cuérdese que ncalmente defnmos T2 como el cclo en elcual llega una nstruccón de. cío en el cual debe realzarse e reccon. Instruccones Artmétcas.- Toda lóg lada en los pasos que se descr memora al AGÍ, y TO el c cálculo de una nueva d - nstruccón artmétca y - a (AL) puede ser desarro - en a contnuacón: T2 TO TI T2 A-RS B-RWS2 WS OP ACI ACD ACS AéB ACD

148 - 8 - RS y WS se referen a la seccónj de los regstros 7472 por donde se deberá selecconar la lectura o escrtura res pectvamente, de los regstros ndcados. RWS2, ndca la-,.. seccón 2 que tene entradas de seleccón común tanto para- lectura como para escrtura. OP,; ndca la operacón que - debe desarrollarse en el generador de funcones. Instruccones como: COM, NEG, MOV/ INC, no necestan selec- ; conar ACD durante TI porque operan sólo con ACS. Tampocotoda nstruccón artmétca carga!su resultado en ACD duran_ te T2, sno sólo aquellas cuyo bt 2 sea gual a cero. Las dferentes accones que corresponden a cada nstruccón se explcan con mayor detalle en el captulo de decodfcacón, Puede observarse que para este caso, desde que llega la ns_ truccón de memora, s exste tempo más que sufcente pa_ ra decodfcar el tpo de nstruccón y las dferentes ac - cones que tene:.que desarrollar. Además es evdente que - una nstruccón artmétca puede ser ejecutada en 4 nanosegundos. t Instruccones con Referenca a Memora.-.Todas estas ns -, í! truccones nvolu eran un cclo de memora adconal. Tenen como denomnador común.el cálculo -de dreccón efectva; pudendo optarse - por una dreccón drecta (b5 = ) o ndrecta (b5 := ). Cada drecconamento ndrecto mplca un nuevo cclo dememora.

149 LDA con drecconamento drecto: _._.. A-RS B-RWS2 WS OP T2 AGÍ TO AGÍ R A+B TI T2 TI T2. AC R representa uno de los regstros índce en caso de una d_ reccón de este tpo, o el Contadojr de Programa cuando se - trata de una dreccón relatva. S el drecconamento se realza con seleccón en págna cfero, la habltacón de R. f no debe realzarse, as como tampfpco la operacón 'a selec - í clonarse en el generador de funcones será: A+B, sno: A. Tómese en cuenta además, que la Habltacón en TO de ACI - en uno de los acumuladocorresponde sólo a los últmos 8 bts. De acuerdo a la duracón de un cí :lo de lectura (L) en la- memora, el dato leído se cargará res (AC) al tempo T2 ndcado. Nótese el tempo no empleado por los crcutos de la UAL - en el caso de trabajar con un sojo módulo de memora; de a llí que se elgera para el dsefo, dvdr a la memora - en 8 módulos sncronzados en paées conforme se explcó en la fgura ;;

150 - - STA con drecconamento drecto:! Cclo de M T2 TO TI T2 TO T2 TO TI T2 A-RS- B-RWS2 WS OP ACI ACI R A+B AC A Las observacones hechas con LDA para el cálculo de drec - cón efectva se mantenen tamblh en este caso, al gual - que en todas las demás nstruccc ría, Los cclos dbujados ndcan la tura (E) en la memora. La seleccón del acumulador (AC) íes con referenca a memouracón del cclo de escr a guardarse en memora, se la realza durante el cclo T2 qte sgue al cálculo de d - I reccon efectva por consderacones de tempo en la memoré I ría, respecto a qué nstante debe llegar el dato a escrbr se. ISZ DSZ con drecconamento d.recto: Cclo de M A-RS B-RWS2 WS OP T2 TO \ ACI ACI R A+B TI J T2 TO TI T H : ' Aí L TO TI T2 TO TI T2 V

151 El dato que sale de memora para aer modfcado, ya sea ncrementándose en (IS2) o decránentándose en (DSZ), no se carga en nngún regstro porgu^l el tempo empleado en la carga y luego en la lectura y el Cálculo correspondente, - resulta muy largo comparado con elj especfcado en los crcutos de memora durante un cclccj de lectura modfcacón- y escrtura :j (LME), para que el dafco modfcado regrese a escrbrse. Este nconvenente se lo supera pasando el dato a ser modfcado, drectamente dejl-fxanaceptor de barra a la entrada A del generador de funcones, a través del bloque - que lo hemos llamado Selector. De' esta manera, el dato se - ncrementa o decrementa durante e;l cclo T2 ndcado. JMP con drecconamento drecto: Cclo de M A-RS B-RWS2 WS OP T2 ^AGÍ TO ACI R A+B TI / CP En una nstruccón de salto la dreccón efectva debe po - T2 u '!l TO TI T2 V_ ACI nerse en el contador de programa (CP).,Este proceso puede - realzarse en TI. El contendo de la memora especjfcado por la dreccón efectva, consttuye en este casjo la sguente nstruccóna ser ejecutada, debendo por lo' msmo ser recbda en el - u ACI al fnal del cclo de lecturja solctado.

152 JSR con drecconamento drecto M~\ T2 TO Cclo de CP ACI B-RWS2 WS OP A ACI R AC3 A+B yti CP T2 TO TI T2 ACI ndo del contador de programa (le Una nstruccón de salto a subrutna debe guardar el contedreccón de la nstruc - cón que sgue secuencalmente a;jsr, dreccón de retorno) en AC3 y la dreccón efectva em CP. El cálculo de drec r- cón efectva debe ser realzado de retorno ocupe AC3, ya que tal antes de que la dreccón acumulador puede ser usado como regstro índce,empleándose en este caso, su contendo anteror. La lectura del Contador de Programa en el cclo T2, y su paso por el generador de funcones sn nnguna alteracón - (Operacón A), supone que al llegar una nstruccón al ACI, CP ya tendrá la dreccón de la sguente localdad de me - mora. Nótese que por la mposbldad le dstngur el tpo de nstruccón antes de T2, la lecttara de CP no estará cond - conada al caso de una nstruccón JSR. Esto,que aparente - : mente resulta ser un nconvenente, no crea dfcultades - posterores; ya que muchas accojnes serán consderadas "no mporta" cuando en los demás casps no generen problemas de operacón.

153 Al fnal del cclo de lectura, la nstruccón a la que se llega luego del salto se recbe e S se produce un drecconamento exsten dos posbldades: La prmera cuando se dreccona c ACI durante T2. ndrecto, báscamentealguer localdad entre 2 y 37, posbltándose en este caso un proceso de índce automátco que ncrementa o decrementa su conte_ ndo en uno, utlza la palabra alterada como una nueva - dreccón y la vuelve a escrbr sn la msma localdad de memora. Este proceso puede ser desarrollado, y obvamente así selo realza, generando en prmer JJügar un cclo de lectura modfcacón y escrtura para lue go solctar el cclo de '' memora que corresponda a la nstruccón en proceso: ; LDA con drecconamento ndrecto y proceso de índce au temátco: T2 A ACI TO ACI R TI / T2 TO TI T2 TO TI r T2 m ' o TI T2 \CTO ) TI / T2 TO TI T2 V AC A+B A±l ] Una ves realzado el ncremento p decremento automátco se genera una nueva dreccón que pj.de un cclo de lectura. S esta dreccón corresponde al[módulo de memora que con : tene la localdad drecconada flncalmente, el cclo de

154 q&nforme a la línea puntealectura solctado comenzará una, vez fnalzado el cclo de lectura modfcacón y escrtura, cío correspondente se generará en caso contraro, el c- da. STA con drecconamento ndrectp y proceso de índce au- '' temátco: ~\2 ACI TO ACI R TI Y T2 TO TI T2 TO TI T2 (AC) TI T2 \O TI 7 T2 \ A-fB A±l (A) A AC TO TI T2 Smlarmente a lo anteror, el c blo de escrtura dbujado con línea punteada corresponderá a un módulo "desocupado". ISZ - DSZ con drecconamento ndrecto y proceso de ce automátco: \2 TO TI T2 TO TI T2 TI T2 Tf) TI T2\OTI T2 TO TI T2 TO.J L_ ACI ACI R A+3 A±l (A±l) A±l JMP con drecconamento ndrectp y proceso de índce automátco : T2 A ACI TO ACI R A+B TI / T2 TO TI T2 A±l TO CP TI r j / T2 T p L. ; TI k\: T2 TO :) TI / T2 TO TI T2 L ACI

155 JSR con drecconamento ndrect temátco : - - ^ - y proceso de índce au Bl T2 A CP AGÍ A TO ACI R AC3 A-IB TI T2 TO TI T2 TO TI T2 D TI T2 TO TI T2 TO TI T2 / t~. -J -_/ A+l CP f r~\ v t *., - * (ACI) ' ACI La segunda posbldad en caso de to es aquella que no nvolucra un drecconamento ndrec proceso de índce automá tco. En este caso se genera un :clo de lectura en la me mor a para traer la dreccón efe:tva y sólo al fnal se- solcta el cclo de memora que :orresponda : LDA con drecconamento ndrect Cc.lo ' de M A-R 3 B-RWS2 WS OP T2 TO TI T2 TO TI T2 TC V / \ ACI ACI R! A+B A TI T2 TO TI T2 / V AC La dreccón localzada ndrect; gún regstro de la UAL (ya que no; \ente no se retene en nn es necesaro), pasando d rectamente por el generador de funcones hasta depostarseen el regstro de dreccones de memora. Esta accón se - la realza en el cclo T2 correspondente al tempo en el - " - I cual culmna el cclo de lectura jlsolctado. La nueva drec

156 cón y el códgo LDA genera, una namento ndrecto, otro cclo dé to leído al acumulador selecconado s/ez termnado el dreccolectura para traer el daen la nstruccón. STA con drecconamento ndrecto: T2 \ITO ACI R A+B TI / T2 TO TI T2 \ TO TI / T2 AC T!j! : 5! r TI T2 TO TI \O T2 TI T2 El procesamento ndrecto es déntco al caso anteror,lo f: msmo que para todas las demás nstruccones. ISZ - DSZ con drecconamento nfrecto: T2 \ITO ACI R A+B TI / T2 TO TI T2 \ TO TI / T2 Tl í JMP con drecconamento ndrecto: : TI T2 A±l TO TI T2 TO TI \ T2 Cclo de M A-RS B-RWS2 WS OP \I T2 TO ACI R A+B TI / T2 TO TI T2 \ TO CP TI / t ; T2 TO TI T2 \I

157 - 7 - JSR con drecconamento ndrecto: Cclo rl o M US fl A-RS B-RWS2 WS OP, T2 A CP AGÍ TO AGÍ R AC3 A+B TI / T2 TO TI * T2 \ TC. CE I TI / T2 TO TI T2 V S una nstruccón trabaja con varos pasos de dreccona - mento ndrecto, es necesaro generar tantos cclos de LME ^CI [en proceso de índce automátco] o de L (en drecconamen to ndrecto normal) cuantas seleccones ndrectas nvolucre la nstruccón en ejecucón. Toda nstruccón de salto debe gardar la "dreccón efect_ va" en CP, por lo que, en caso de. dreccón ndrecta este depósto se lo realza en TO unaj vez culmnado el procesa - mento ndrecto. Instruccones de -Entrada y Salda - No mplcan cclos en la memora. Para descr^ br su comportamento en el manefo de los regstros de la - UAL pueden ser dvddas báscamente en los sguentes grupos: Instruccones que operan co. transferenca de datos - haca o desde el equpo perférco, y aquellas que actúan - para control de salto o de certé dspostvo de entrada y Ssalda. La decodfcacón del cóago del dspostvo en tra_, bajo (bts a 5) así como el control sobre los besta bles ocupado y termnado (bts 8:y 9) se realzará en las undades de entrada y salda E/S Para posbltar la deco-

158 dfcacón de los bts menconadas desde las undades de E/S toda nstruccón de este tpo se; pone en la barra de drec - cenes. Las nstruccones que det srmnan transferenca de datos son las úncas que trabajar con los regstros de la UAL y pueden ser vsualzadas en dos grupos. Instruccones que mandan datos ha ba un acumulador (DI) : T2 TO T f T2 TO A-RS B-RWS2 WS OP AGÍ AGÍ A -, I (AC) La lectura de ACI posblta el e'elvio de la nstruccón haca las nes. undades de E/S a través de la barra de drecco..- La recepcón del dato en AC se realzará durante el cclo jj TO que sga al depósto del dato G'orrespondente en la ba rra. En el gráfco anteror se presenta esta recepcón a 4 nanosegundos de envado el cócgo sólo para mayor cía rdad, ya que la nterfase necestará por lo menos mcrosegundo. Instruccones que mandan datos haqla E/S DO A-RS B-RWS2 WS OP T2 AGÍ TO ACI A Tl'f '!, T2 AC t!a TO

159 9 La transferenca de datos desde jfn AC haca un dspostvo perférco se realza durante T2 codfcacón que se explcan posl por consderacones de de erormente. Hasta aquí se ha realzado una descrpcón del proceso demanejo de los regstros de la UAL I Tómese en cuenta que los crcutos empleados como regstrbs ofrecen 8 localdades - I de las cuales se ocupan 6: CP, ACI, ACÓ, AGÍ, AC2, AC3. El sstema en polducto ncremen La fgura 4.4- muestra el proce :a y complca el hardware.! samento paralelo (sóbrela pado) de varas nstruccones artmétcas segudas: TO TI T2 TO TI T2 PEDIDO DE INSTRUCCIÓN,, 2» 4-5 R LLEGADA AL IR DECODIFICA-' CION CÁLCULOS EN LA UAL : RESULTADO EN UN AC 2 3 Fgura 4 4- El dseno de un sstema como el :propuesto requere especal l cudado con el tempo empleado en cada accón. El tempo - :lj de decodfcacón debe ser lo rasas corto posble y sus señales mantenerse lo sufcente para desarrollar todas las acco

160 - 2 - nes requerdas por cada nstruccón. Toda accón debe sujeí tarse rgurosamente a un orden de ejecucón dado por el flu jo secuencal de nstruccones. Muchas veces será necesaro "detener" certas accones hasta que culmnen las que nvo- : lucra una nstruccón preva. El dseño modular de la memora permte solctar nstruc - j cones consecutvas cada 4 nanosegundos (durante TO). Esta posbldad sn embargo, está sujeta al tpo de ns truccón en ejecucón y a la localdad drecconada en la - memora. No se puede pensar por ejemplo en hacer el peddo de una nueva nstruccón durante un proceso de draccona - mento ndrecto. La modaldad adoptada en el dseño establece que un peddo! j se realzará sempre en TO a menos que algo lo nterrumpa.! Aunque el dseño se ncó tratando de hacer un peddo de - [ nstruccón de acuerdo al grado db ejecucón de la nstruccón preva, es decr sólo cuando convenga, se optó por lo prmero debdo a la ventaja que representa, en un sstema - como el descrto, ncar un nuevo peddo ndependentemente del tpo de nstruccón en ejecucón (nterrumpéndole - í sólo en caso necesaro), as como por el menor número de se_ nales a emplearse. La secuenca de traída de una nstruc - cón, conforme se plantea, establece la posbldad de que lleguen para su ejecucón dos nstruccones segudas (con - un ntervalo de 4 nanosegundos)j. La realzacón de la segunda nstruccón queda entonces condconada a la termna-

161 2 - cón de los cálculos de la UAL por la nstruccón anteror. Hasta aquí puede advertrse la necesdad de controlar la e- jecucón de dos accones que a la postre consttuyen la base del flujo secuencal de operacón: la solctud de una - nueva nstruccón y la realzacón de la msma. Estos dos eventos se nteracc'onan mutuamente y el prmero está ade - más condconado por la respuesta :dada por la memora al pe_ ddo de una nueva nstruccón. Cuando en la memora se ha dreccjonado la localdad de una nstruccón en un módulo en operacón, se actvará una se - I nal de ocupado, debéndose por lo :msmo, mantener de alguna manera ese peddo, mpdéndose otro hasta que el prmero - haya sdo aceptado. S una nstruccón al salr de mempra es detenda su ejecu cón, tampoco podrá realzarse en ese ntervalo de tempo el peddo.de una nueva nstruccónj. A contnuacón se presentan certa's reglas generales que re_ sumen lo antes expresado: El peddo de una nueva nstruccón! no se realzará en los - sguentes casos:.- S la memora no ha aceptado el peddo de la nstruc cón preva. 2.- S la memora no ha aceptado él peddo del cclo corres_ pendente en una nstruccón con referenca a memora - una vez culmnado el procesamento ndrecto s lo hay.

162 3.- Mentras se realza el cálculo de dreccón efectva en j una nstruccón con referenca a memora o se depostael códgo de una nstruccón!é/s en la barra de drec - cones. 4.- Mentras el dato extraído de memora no se haya modf- : cado en caso de una nstruccón de modfcacón de me - mora. 5.- Mentras desde la nterfase de entrada y salda no se - recba una señal que ndque la termnacón de una nstruccón DI.. El tempo al cual comenza la ejecjucón de una nstruccóndepende del tpo de nstruccón que se esté realzando prevamente: - j I.- Las nstruccones artmétcas permten la realzacón - nmedata de cualquer nstruccón que sale de memora.. í 2.- La nstruccón LDA detene la ejecucón de una nstruccón AL hasta que se haya cargado el acumulador correspondente. Esto para que la nstruccón AL que sgue pueda hacer uso del dato traído desde la memora. De la msma manera, una LDA detene una STA y una DO; - cuando concde la seleccón de acumuladores,para que - un dato de memora pueda ser llevado a otra localdad - de la msma, en el prmer caso; y para que un dato ex - traído de memora pueda ser transferdo a un dspost7 yo perférco en el segundo.

163 Nótese que para el cálculo de dreccón efectva de la - extrado por LDA. \ La nstruccón STA detene unqamente la ejecucón de la nstruccón JSR durante un cclo de RM,para evtar nter_ ferencas de seleccón en los 'regstros. Las nstruccones de salto: JMP y JSR, deben nhbr larealzacón de una posble nstruccón traída posterormente conforme al flujo secuencal de traída planteado. sguente nstruccón en secuenca, en caso de ser estacón referenca a memora, no se puede utlzar el dato Las nstruccones que modfcan la memora: ISZ y DSZ, - detenen la ejecucón de cualquer nstruccón que sgaen secuenca hasta que el dato de memora haya sdo mod fcado. 6.- Las nstruccones que transferen un dato desde un dspcd stvo perférco a un acumulador: DI, detenen la ejecu_ j cón de toda nstruccón, con excepcón de las AL, hasta que el dato correspondente se deposte en el Acumulador selecconado. í,- Las nstruccones que transferen un dato desde un Acumu ~~ lador haca un dspostvo perférco: DO, detenen úncamente la ejecucón de JSR durante un cclo de RM, por problemas de nterferenca en la seleccón de los regstros. \\ Toda nstruccón que utlce! la ejecucón de cualquer otra jmentras no culmne esteproceso.

164 En las págnas que sguen se presenta el flujo de ejecucón para todos los casos posbles, de dos nstruccones que salen segudas desde la memora. Se consdera, para mayor cía. rdad, una respuesta de aceptacón nmedata por parte de - la memora a cualquer drecconámento solctado, as co mo de la nterfase a una DI (en este últmo caso, el tempp_ requerdo será mayor al presentado). La ejecucón de una nstruccón de salto a subrutna: JSR,- tene un tratamento especal. Esta nstruccón ncluye en su ejecucón el depósto de la dreccón de retorno en AC3, es decr, de la dreccón que sgue secuencalmente a JSR. S prevamente a la ejecucón de:una nstruccón JSR se ha solctado una nueva dreccón (ncrementando en uno al CP) en AC3 se guardará la dreccón correcta. En el caso de que no pueda solctarse prevamente una ns[ truccón, el CP al nco de la nstruccón JSR tendrá ladreccón de ésta nstruccón, debendo por lo msmo ncre mentarse de alguna manera el contendo de CP antes de su - depósto en AC3. Exsten dos formas para soluconar este - problema, ben sea cambando el códgo de operacón a A+ en la UAL durante la lectura de CP para su depósto en AC3 dependendo s antes hubo un ncremento de CP, o ben demo_ í rando la ejecucón de JSR mentras al contador de programa! I se le suma uno. En nuestro caso se ha optado por lo segundo ya que la decodfcacón planteada como prmera solu -

165 cón resulta demasado compleja. Las nstruccones con referenca recconamento relatvo (CP+ACI) msma forma que una JSR. Es por a memora que utlzan dííeben ser tratadas en la -.o que el contendo del - realzacón de una nstruc_ cón de este tpo, tene la drecfcón de esta dreccón ncrementada en uno. S ben este ncremento de CP no cón de la nstruccón que sgue la pérdda de la nstruccón que crea problemas en la ejecu ' a una JSR,podría provocarsgue a una con drecco - namento relatvo s no es de sal to. Recuérdese que para la traída de secuencal planteado establece e; una nstruccón,el flujo - ncremento de CP; por lo que será necesaro, en caso de beberse ncrementado CP con anterordad (por una nstruccó f con drecconam.ento relatvo que no es de salto), haceí el sguente peddo m - I pdendo un nuevo ncremento de (SJP. En la secuenca de nstrucconeslgue se presenta a.cont - nuacón, las demoras en la ejecusón dé la nstruccón se ndcan con una flecha. La demora ntroducda a una JSR ó" a una nstruccón que utlza dfrecconanento relatvo - depende, como ya hemos dcho, de lzado un peddo de nstruccón; que antes no se haya rea_ ;todo ncremento de CP - sn solctud de una nueva nstruccón (de acuerdo al pre senté caso) se muestra escrto ;ntre paréntess En los ejemplos presentados no se ncluye la posbldad de drecconaménto relatvo, per(, para este caso, basta con demorar la ejecucón un cclo de reloj adconal sm_ larmente a lo hecho con una nstruccón JSR. Tampoco sencluyen ejemplos' de drecconaménto ndrecto porque en cualquer caso, una vez ejecutado' el proceso ndrecto - Í! las secuencas no varían. 'j í La llegada al control de dos nstruccones consecutvas - con un ntervalo de 4 nanosegun^os, podría provocar latí pérdda de la prmera nstruccón}, antes de que su accón-

166 En los ejemplos presentados no se de dírecconamento relatvo, perc con demorar la ejecucón un cclo ncluye la posbldad, para este caso/ basta de reloj adconal sn larmente a lo hecho con una nstrt ::cón JSR. Tampoco sencluyen ejemplos' de drecconamento ndrecto porque en cualquer caso, una vez ejecutado el proceso ndrecto las secuencas no varían. La llegada al control de dos nstruccones consecutvas - con un ntervalo de 4 nanosegun pérdda de la prmera nstruccón haya culmnado. Para evtar que lo anteror ocurrjk, se dspone de dos nveles en el Regstro de Instrucca manera que cuando la segunda ns: prmera pasa al IR2. los, podría provocar laantes de que su accónones: IR e IR2; de tal ruccón llega al IR, la Las transferencas de IR a R2 bstan sujetas a la decod fcacón y duracón de cada nst'j uccón.

167 T2 LDA AGÍ LDA ACI LDA ACI LDA ACI LDA ACI LDA ACI LDA ACI LDA ACI TO ACI R A+B ACI R A+B ACI R A+B ACI R A+B ACI R A+B ACI R A+B ACI R A+B ACI R A+B TI T2 \L ACI LDA ACI STA ACI oí A ACI JMP ACI U bk ACI IDS: ACI DI ACI TO CP A+l ACI R A+B ACI R A+B ACI R A+B (CP) A+l 5 ACI R A+B ACI A TI CP CP (CP) T2 AC AC AC AC A AC AC CP AC A AC AC TO CP, A+l CP A+l CP A+l ACI R A+B CP A+l ACI R AC3 A+B; CP (ACI A+l TI kcd kcis qp a^b p CP I!CP I CP f CP T2 ACD AC AC A ACI A±l TO CP A+l CP A+l CP A+l CP A+l CP A+l CP A+l TI CP CP CP CP - CP CP T2 ACI TO CP A+l CP A+l TI CP CP

168 T2 LDA ACI LDA ACI STA ACI STA ACI STA ACI STA ACI bta ACI STA ACI TO ACI R A+B ACI R A+B ACI R A+B ACI R A+B ACI R A+B ACI R A+B ACI R A+B ACI R A+B TI T2 DO ACI DO ACI AL AC ACI A LDA AC ACI A STA AC ACI A JMP AC ACI. A JbR AC ACI A IDSS AC ACI A TO ACI A CP A+l ACI R A+B ACI R A+B ACI R A+B (CP A+J 7 ACI R A+B TI ACD ACS CP AB CP (CP) T2 AC AC A AC ACD AC A CP A TO CP A+l ACI A CP A+l CP A+l CP A+l CP A+l ACI R AC3 A+B r f! - ^ QP fl fí " :P fcp í CP f CP í CP T2 AC A AC ACI A±l TO CP A+l CP A+l CP A+l CP A+l CP A+l CP A+l TI CP CP CP CP CP CP T2 ACI TO CP A+l CP A+l TI CP CP

169 T2 STA ACI STA ACI JMP ACI JSR CP ACI A JLUb ACI -LUb ACI lub ACI Ub ACI TO ACI R A+B ACI R A+B ACI R A+B ACI R AC3 A+B ACI R A+B í> ACI R A+B ACI R A+B d ACI R A+B TI CP CP r T2 DI AC ACI A DO AC ACI A AI AJZI AJ_ ACI LÚA ACI STA ACI JMP ACI TO ACI A ACI A CP A+l CP A+l TI CP CP T2 AC A ACI ACI A±l *~ A±l * A±l A±l TO CP (AC) A+l CP A+l CP A+l ACI R A+B ACI R A+B ACI. R A+B C <!! f 'I ' t Tí T f! f c ' P :s )B :P T2 ACD AC A TO CP A+l CP A+l CP A+l CP A+l CP A+l CP A+l TI CP CP CP CP CP CP T2 AC ACI TO CP A+l CP A+l TI CP CP

170 T2 IDS2 ACI IDS5 ACI IDS; ACI IDS5 ACI DI ACI ACI JJJ. ACI ACI TO ACI R A+B 5 ACI R A+B 5 ACI R A+B ACI R A+B ACI A ACI A ACI A ACI A TI T2 JSR ACI IDS2 ACI DI ACI DO ACI AL ACI LDA ACI fala ACI JVLJr ACI TO (CP) A+l CP (AC) A+l (AC) l (AC) (AC) TI (CP) ACD ACS CP A^B T2 A±l A±l A±l * A±l ACD *~ TO ACI R A+B ACI A ACI A CP A+l ACI R A+B ACI, R A+B ACI ; R A+B * í'! l' l! I ' CP í l f! rp T2 CP A AC A AC A TO ACI R AC3 A+B CP (AC) A+l CP A+l CP A+l CP A+l CP A+l TI CP CP CP CP CP CP T2 A±l AC ACI TO CP A+l CP A+l CP A+l CP A+l CP A+l CP A+l TI CP CP CP CP CP CP

171 T2 DI AGÍ DI AGÍ DI AGÍ DI AGÍ DO AGÍ DO AGÍ DO AGÍ DO AGÍ TO AGÍ A AGÍ A AGÍ A AGÍ A AGÍ A AGÍ A AGÍ A AGÍ A TI T2 JSR AGÍ IDSü AGÍ DI AGÍ DO AGÍ AL AC AGÍ A LDA AC AGÍ A STA AC ACI A JMP AC AGÍ A TO (CP) (AC) A+ 5 (AC) ACI (AC A ACI (AC) A CP A+ ACI R A+B ACI R A+B ACI R A+B TI (CP) ACD ACS CP AB CP T2 CP A AC A ACD AC A TO ACI R ACS A+B ACI R A+B CP (AC) A+' CP A+ CP A+ CP A+ CP A+ CP; A+lf T C I I I I le I C I C C S? :P :P :p :P :p :p T2 AC ACI TO CP A+ CP A+ CP A+ CP A+ CP A+ TI CP CP GP CP CP T2 ACI A±l TO CP A+ TI CP

172 T2 DO AGÍ DO AGÍ DO AGÍ DO AGÍ TO AGÍ A AGÍ A AGÍ A AGÍ A TI T2 J br AC AGÍ A IDS5 AC AGÍ A DI AC AGÍ A DO AC AGÍ A TO (CP) A+l 7 ACI R A+B AGÍ A ACI A TI (CP) T2 CP A AC A TO ACI R AC3 A+B CP (AC) A+l CP A+l T á % D P T2 A±l TO CP A+l CP A+l CP A+l CP A+l TI CP CP CP CP T2 ACI TO CP A+l TI CP

173 -= ^w-v^ o H en td 55 O o td -\ O 2-3 O tr O H a o

174 CAPITULO V DISEÑO DEL CONTROL.- TRANSFERENCIAS ENTRE REGISTROS' Y AHPL En una computadora, la mayoría de las operacones se realzan transfrendo la nformacón de un regstro (fuente) a otro (destno). ': La descrpcón de una computadora consstrá esencalmente, por tanto, de una lsta de las transferencas de datos que han de realzarse entre sus regstros. A menudo, la nformacón que sale del regstro fuente debe ser alterada por alguna red combnaconal antes de ser depostada en el regstro destno. La nformacón del reg_s_!' tro fuente se conserva, mentras que los datos anteroresí del regstro destno desaparecen. :-\a transferenca puede descrbr do como el APL (A Programmng Language). En general, mu - chas tareas complejas, descrtas en este lenguaje, reque-, ; ren un número mucho menor de pasos^ pruebas y ramfcacones que en cualquer otro. De allí su utldad para des - crbr las operacones de un sstema dgtal y para progra j,. marlo. I! El AHPL (A Hardware Programmng Lar]guage) es un lenguaje - dervado del APL en el que se ncluyen sólo las operaco - nes de APL que satsfacen las restrccones crcutales. -

175 - 35 -', n Una característca mportante del,; AHPL es que cada propos_ cón está asocada a una confguracón especfca de cr - cutos.! A contnuacón se descrbe brevemente las dferentes opera_ cones posbles en AHPL as como su representacón. Un operando (patrones de bts) puede ser una varable o un ' lteral. : ' Varable.- Es un nombre por medoüdel cual nos refermos a un operando. Pueden clasfcarse en: Escalares.- Tenen un solo elemento y se representan con - letras mnúsculas o mayúsculas con subíndce o superíndce. j Vectores.- Son un conjunto undmensonal de escalares y Matrces.- se representan con letras mayúsculas. Son un conjunto bdmensonal y se desgnan con mayúsculas subrayadas. jl Lteral. - Es el valor de un operando. Tómese en cuenta que en AHPL los operandos serán normalmente booleanos, es decr, pueden tomar solamente los valores O y, ' El contendo de un regstro de un bt representa un escalar, el de varos un vector y la memora consttuye un ejemplo de una matrz. La dmensón de un vector se desgna con el prefjo p. En el caso de una matrz p es la dmensón de fla y p la d_ mensón de columna. La matrz puede consderarse entonces como un conjunto de p vectores fla de dmensón p o p

176 vectores columna de dmensón p fc 2 En nuestro caso, la memora podrá! tener un máxmo de p pa 2 ~~ labras de memora, cada una de p bts; donde, p = 34 y p = 6 (M, U-» r M, Jj f. M ) es un vector d la y se desgna como M. (MÍ, M^,...Mí?2") es un vector cjblumna y se desgna con M.. Operadores Prmtvos. - Pueden actuar sobre escalares, vectores y matrces. Notacón Nombre Sgnfcado,z <- x+y Suma z es Ha suma algebraca de x e y. z + x-y Resta z es la dferenca algebraca de [ x e y, z -t- xxy z <- x-ry Multplcacón z es el producto algebraco. í Dvs-ón z es gual a x dvddo por y. z <- x Valor Absoluto z es lgual al valor absoluto de x. z <- xfy Máxmo z es G l más postvo entre x e y. z <- Mínmo z es el más negatvo entre x e y. z -«- x Negacón S x= ; z=l. S x=l, z=. z *- AND S x=y==l, z=l; de otra manera z= z -í- xvy OR : S x=l o y=l o ambos, z=l; de o- tra manera z=. Operadores de Relacón.- Actúan sobre escalares y su forma general es: z «- (xry). Notacón Nombre Sgnnf cado z + (x<y) Menor que 2= x<y, de otra manera z=

177 J L z -<- (x^y) Menor o gual que z -<- (x=y) Igual que z=l z * (x>y) Mayor que z=l 2 * (x^y) Mayor o gual que z = l z + (x? y) Dferente de z=l s xjíy, de otra manera z= s x=y, de otra manera z-q s x>y, de otra manera z= otra manera z= s x^y, de otra manera z= Operadores Mxtos.- Actúan sobre Notacón Nombre Baras combnacones de escalares, vectores y matrces. represen^ ta una operacón. Sgnfcado z <- e/ Z <- / Z -í- // Reduccón Reduccón por flas Reduccón por columna^ z=2... p x- Z = / Z.=/. z «- Decodfcacón z es el valor de en base j. -*- j (n)tz Encodfcacón es el vector correspondente al número z en base j. n es el número de elementos de. Z -í-,y Concatenacón Z es la unón de los - vectores e Y. Z <- U/ Compresón Z se obtene de supr mendo cada. para el cual Ü.=. A -í- U/M Compresón por flas A=Ü/M A * U//M Compresón por columna? A.=U/M. D D

178 Z -«- npx Reconformacon Z es un vector con n elementos guales a x. kt Rotacón a la zque da Rotacón de en k stos a la zquerda. Z + k+ Rotacón a la derecha Rotacón de en k stos a la derecha. M Rotacón haca arrba! Rotacón de N_ en una fla haca arrba. M Rotacón haca abajo Rotacón de N en una. fla haca abajo. Z *- k Desplazamento a la Desplazamento de zquerda en k stos haca la zquerda ponendo - ceros en. las posco_ nes vacantes. Z * k? Desplazamento a la derecha Desplazamento de en k stos a la derecha ponendo ceros en los stos vacantes, Vectores Especales.- Notacón Nombre Sg lfcado Vector Untaro Vector con todos los elemen tos guales a cero excepto el.de la poscón j que es gual en Vector Completo a Vec or compuesto de n unos.

179 a n Vector Prefjo Vector de n elementos con - lojs j prmeros 'guales a - y el resto guales a O. Vector Subfjo Vector de n elementos con - lob j últmos guales a y el resto guales a. Un programa escrto en AHPL tene dos tpos de rutnas:.- Rutna de Secuenca de Control.- Es la lsta de todaslas transferencas en_ tre regstros y proposcones de jamfcacón que especf ' p can el funconamento del sstema.! 2.- Subrutnas de Lógca Combnaconal.- Cuando las opera- cones durante - las transferencas son muy complejas en la rutna de Se - cuenca de Control, éstas se representan por medo de una- palabra adecuada evtando escrbr! toda la secuenca. En una rutna de Secuenca de Conürol se trabaja especal- mente con Ramfcacones y Transí efrencas. Ramfcacones.- Pueden ser condconales e ncondcona - les. - Notacón (N) Sgnfcado Transferenca ncondconaldel control a la proposcón número N. -P ) n El control se transfere a - la proposcón pa s =, a P2 s =l y as sucesvamen

180 te.: El valor de puede obtenerse por medo de una ope_ racón artmétca o lógca. x:k, (<, =, >) * (p,pz,p 3) Estaj proposcón compara los valores de x y k, y, s x es menqr, gual o mayor que k,- el tontrol se transfere a - la proposcón p,p2 o p3 respectvamente. El valor - de puede ser.obtendo de - una ;operacón artmétca o - lógca. x:k, (=,7* -*- (p,p2) Esta proposcón es smlar * ( (Aj *A2*.., A ) xpx) + a la, anteror. En esta transferenca, * re- ((A*A2*...A ) xpz) presenta una operacón lóg ((A*A2*...A ) xp n) ca cualquera y el control - n 2 : se transfere a la propos - cónj que quede multplcadapor. Transferencas.- Tambén pueden ser condconales o ncondconales. El üjado derecho de una propo_ scón de transferenca puede ser cualquer expresón en - APL cuyos argumentos sean flp-flops, regstros o barras. Las prncpales proposcones de transferenca se muestran a contnuacón:

181 Notacón Sgnfcado AC3 *- CP Poner en ndo del CP puede regstro el regstro AC3 el conteregstro CP. Como AC3 y utlzarse cualquer otro destnacón en este ca so es ff a). -MAR *- MDR Poner en la dreccón de memora - especfcada por MAR el contendode MDR (J a destnacón en este caso es varable) (A A a) V (B A a). <- A Poner el contendo de A en A s el flp-flo^j a=l, de otra manera poner lo en B, Transferencas smultáneas pueden especfcarse por concate^ nacón o lstando ambas transfereí] cas separadas por una co_ ma.

182 2.- DEMORAS DE CONTROL Y DIAGRAMA DE FLUJO DE LAS. INSTRUCCIONES! La seccón de control de un sastema de procesamento de datos se la descrbe en térmnos de secuenca, tempo,- decodfcacón y decsones lógcas. En el capítulo anteror se trató del flujo secuencal - de operacones y se planteó una base de tempo para las accones a desarrollarse en la' undad artmétca y lóg_ ca. En las cadenas de control se establecen certas formasde decsones lógcas que determnan la realzacón - nmedata o la espera de un proceso. Estas condconesllamadas "demoras", controlan las accones que consttu_ yen el flujo secuencal de operacón. ' El control debe coordnar las dferentes condcones de trabajo mpuestas tanto por el sstema de memora como- por los dspostvos perfércos. Debe establecerse unorden de prordad que goberne^ todos los procesos. A veces es necesaro producr u'n retardo conocdo antes de realzar una certa transferenca. Se dce entoncesque tal demora de control produce una transferenca sn crónca ( se supone que tene lugar después de un pulso de reloj). Sn embargo, otras veces es necesaro espe - rar a que se ejecute una certa transferenca de dura - cón no prevsta, sncronzando el pulso de control con la termnacón de la transferenca.

183 La descrpcón del control, en n estro caso, requere de de noras de control sncróncas y a, uncróncas. Para las prmes ras se utlzan bestables tpo D, con la fase de reloj más adecuada de acuerdo al número de demoras requerdo; se lasrepresenta con la palabra DEMORA luego de la transferencacorrespondente : MDR «- MMAR, 3 DEMORAS. Para las demoras de duracón no p evsta se emplea la conf guracón de la fgua Conss que retene la señal de nco, de :e de un bestable S-R - una compuerta que nh - be el paso de esta señal hasta que culmne el proceso de - I duracón no prevsta, y de un segu do bestable tpo D quefja el mínmo tempo necesaro paasa que la señal se propa_ gue sn contratempos por la cadena. Este últmo bestable se ocupa tambén de borrar el bestfeble de espera. Este - tpo de demora suele representarse pon la palabra ESPERARo con las proposcones que se muestran en la msma fgura FT:, (=,5*) + (3,2) 2 + () 3 SÍMBOLO: s Fgura 5.2- FT

184 Exsten otras accones sujetas a prevsta sn caer dentro del marc do. Tales accones no pueden nc se, sno mas ben debe sujetarse na espera de duracón nocrcutal antes explca- Larse para luego mantenersu nco sólo al momento- adecuado. Demoras de este-tpo pu =den mplementarse con una sola compuerta. Fgura SEÑAL PERIÓDICA SEÑAL DE_ INHIBICIÓN Fgura Las demoras de este tpo nhben ródca y es justamente por ello ma de retencón. El tpo de comp de acuerdo a los nveles lógcos s paso de una señal pe - jue no necestan un ssterta utlzado puede varar ñas recomendables en el sto de dseño. La eleccón de una u otra forma prevsta, depende,en nuestro cas La posble utlzacón que podrí s demora de duracón no de varos factores. darse a una señal reten_. da. La necesdad de dsponer de una eñal peródca para obvar la retencón. Las consderacones generales m A contnuacón, en la fgura 5.2 general del flujo de control pía ño. Su análss se desarrolla pa uestas al dseño. 3 se muestra el dagrama - teado en el presente dselatnamente a lo largo de

185 TO PEDIDO DE INST RUCC ON Q2T LLEGADA DE INSTRUCCIÓN j\ IR CALCULO DE RECCIONAMIENTO. ENVÍO DEL CÓDIGO DE DISPOSITIVO A E/S S SALIDA DE MEMO- RIA DE LA NUEVA DIRECCIÓN. EJECU- CIÓN DE ÍNDICE AUTOMÁTICO SI LO HAY Fgura 5.

186 este capítulo. L j : Las demoras dbujadlas corresponden sólo a aquellas de duracón no prevsta y :que retenen,a señal. Cadenas de Control : Las cadenas de control consttuyen el nstrumento por medo del cual fluye una señal comando que hablta o mpde lasdferentes accones. Toda señal de control está relaconada de alguna manera con una decodfcacón. S ben las cadenas de control se dseñaron paralelamente a todo lo que es decodfcacón,este trabajo los presenta como dos procesos separados con el fn de vsualzar; prmero, el tempo al cual se generan las ór_ denes y posterormente el cómo llevarlas a cabo. Debe tenerse presente que todo el trabajo a desarrollarse - en la Undad Central de Proceso 's,e ha dvddo en cclos de trabajo. Esto faclta y smplfca el dseño de control - permtendo que muq'has accones se realcen cas ndepen dentemente de las cadenas, su j etándose tan solo a una repe_ tcón contnua en el cclo de trabajo apropado. Las acco_ nes que pueden ser tratadas de esta manera son consderadas "no mporta" en los casos cuya accón no nteresa. Resulta complcado explcar en detalle la relacón y dura - cón de tal o cual señal en el control de determnado cr - cuto es por ésto que se prescndrá en el presente texto - de justfcar los tempos de las 'señales, enfocando sólo aquellas que a nuestro parecer son las más crítcas. De la

187 3.- CADENA DE CONTROL PARA LA FASE DE TRAÍDA El Contador de Programa (CP) contene la dreccón de la - nstruccón en ejecucón. Cuando una nstruccón ha culm_ nado, el contendo del CP se ncrementa en uno y es transferdo al Regstro de Dreccones :de Memora (MAR), se ejj cuta una funcón de lectura y la próxma nstruccón se co_ loca en el Regstro de Datos de Memora (MDR). El conten_ do del MDR se transfere a-otro regstro, el IR o Regs - tro de Instruccones y tambén al Acumulador de Instrucco_ nes (ACI). Este procedmento se llama "Fase de Traída" y las accones nvolucradas se especfcan detalladamente a- contnuacón:. - Seleccón y habltacón de lectura del CP en los regstros SN7472: RS y REÍ. - Seleccón de la operacón A+l en!, el generador de funcones AM256: SO, SI, S2, S3, M y Cn; para que CP se ncre_ mente en. - Habltacón de escrtura de CP+ en el MAR: E Seleccón y habltacón de escrtura de CP+ en CP: WS - y WE. í - Espera de aceptacón de memora.; - Habltacón del tcansceptor de barra: E26S2M; para quela nstruccón traída de memora pase a la barra de da - tos B. - Seleccón y habltacón de escrtura del Acumulador de- Instruccones, para que la nstruccón se deposte allí:

188 RWS2 y WE2. - Depósto de la nstruccón en el Regstro de Instruccones: EIR. j El control se ocupa de que todos y cada uno de estos evenl tos se realcen rgurosamente en una secuenca que satsfa ga los requermentos de tempo mpuestos por los crcu - tos. ; Dejando a un lado, por el momento, todo lo que mplca seleccón y decodfcacón; la fase de traída puede resumrse entonces a los pasos de control que a contnuacón se - detallan: ACCIONES CONTROL WE, E746 3 ESPERAR ACEPTACIÓN DE MEMORIA MAT? 4 MDR *- M, 3 DEMORAS 5 B +- MDR, ACI -4- B, E26S2M, WE2, IR *- B, IR2 + IR EIR, EIR2 6 B:l, (=, ) + (7,) Los pasos escrtos en AHPL se realzan por medo de una "señal comando" en la cadena. Las, varas fases de reloj u_ tlzadas en el dseño mpden escrbr con sufcente cla_ rdad un programa cuyos pasos se realcen en un cclo espe clfco de reloj. Sn embargo, se presentan los pasos cu yas accones se realzan en aproxmadamente un cclo del - reloj maestro RM. - -*a - -

189 Nótese la ausenca de control sob;]?e REÍ (habltacón de - lectura en los regstros 7472). tal entrada se encuentra sempre Por ahora consdérese que abltada y trátesele co- mo una condcón no mporta. La espera de aceptacón de memoráj lducto, ya que podría haberse d obedece al dseño en poecconado un módulo de me mora que se halla ocupado en cuy! desocupacón. Las 3 demoras en el proceso de lectura (paso 4} nvolucran el tempo que toma la memora en caso hay que esperar suesponder a un peddo de - lectura (tempo de acceso). La cadena de control que ejecuta [a fase de traída se mues- tra en la fgura ACEPTACIÓN DE MEMORIA

190 n 4.- CADENA DE CONTROL PARA LAS INSTRUCCIONES ARITMÉTICAS Y LÓGICAS Las nstruccones artmétcas y.lugcas no nvolucran nn guna referenca a la memora. Su ejecucón esta sujeta ú ncamente a la demora producda s; es que la nstruccóngue se ejecuta prevamente es una LDA, ISZ y DSZ o duran- te la realzacón de un drecconamento ndrecto. Los pasos necesaros para la real; zacón de una nstruc cón artmétca y lógca son: - Seleccón y habltacón de lectura del Acumulador Des- tno (ACD) durante las nstrucc; ones: ADC, SUB, ADD y - AND: RS y REÍ. - Seleccón y habltacón de lecl te (ACS) durante cualquer nsta uccón: RWS2 y RE2. * - Seleccón de la operacón correspendente a cada nstruc cón en el crcuto generador de funcones: SO, SI, S2, S3, M y Cn. - Seleccón de paso en los crcut os multplexers 939 pa ra desarrollo de un posble desj lazamento del resultado: SO y SI. - Seleccón del valor que tomará carry (por medo delcrcuto presentado en el capítulo III, punto 4) - Seleccón y habltacón de escí tura en ACD y hablta cón del reloj que carga al lnl cuando el bt 2 = O WS, WE y CK. Habltacón de un crcuto que* posblte el salto de

191 la sguente nstruccón en secuenca. cuando los bts 3 4 y 5 así lo determnen. Para dseñar una cadena que controle todas las accones an terores, dejaremos por el momentbj a un lado todo lo que - mplca decodfcacón no asocada; drectamente a la cade- \! na. Esto, porque muchas de las seleccones a realzarse - I son comunes a otros procesos del control y pueden analzar p!! se ndependentemente de las cadenas; sujetando su accón-. sólo a una fase de reloj adecuadajjj I < Téngase presente que el trabajo de la cadena no es otro que el de fjar en el tempo aquellos procesos que de nnguna manera podrían sujetarse a una señal peródca como - un reloj, o ben servr como nstrumento que faclta la - decodfcacón. Conforme a lo anterormente explcado, las señales comando en la cadena para control de nstruccones artmétcas y - lógcas pueden reducrse a:! - ACCIONES CONTROL 7 ESPERAR SEÑAL DE EJECUCIÓN 8 DEMORA 9 ACD +- ACDACS, Lnk *- Carry RE2, WE, CK IR2 <- IR, -> SALIR EIR2 Tambén en este caso REÍ puede consderarse sempre act vado sn que cause problemas. La habltacón para un posble salto de la sguente nstruccón en secuenca no depende drectamente de esta cade - QTA SEÑAL OE EJECUCIÓN AL Q2A Fgura 5. -2

192 5.- CADENAS DE CONTROL PARA LAS INSTRUCCIONES CON REFEREN ' CÍA A MEMORIA! Las nstruccones LDA, STA, JMP, ;JSR, ISZ y DSZ requeren para su ejecucón una segunda referenca a la memora. - Todas estas nstruccones por medo de su "campo de drec_ cones" ndcan la localdad de memora de donde obteneruna palabra de datos o en la cual ésta debe almacenarse..! El sstema de drecconamento puede ser ndrecto, en cu_ : yo caso las referencas hechas a!]la memora serán muí t" - pes dependendo del bt cero de :3la palabra drecconada. La ejecucón de estas nstruccones deberá sujetarse, por consguente, a una señal de nco de ejecucón y a unaseñal de aceptacón de memora. :SJ ben la señal de n- \ có vara dependendo de la nstruccón en realzacón y : de la nstruccón preva, puede tplementarse un sstema de demora común, decodfcando luego la señal de ejecu -. cón para que produzca sólo las demoras prevstas. : Es necesaro una vez ncada la ejecucón separar el con_ trol para los procesos de drecconamento ndrecto. El drecconamerlto es común a todas las nstruccones y por lo msmo puede utlzarse una!sola forma de control. Los pasos en AHPL que descrben el control en el cálculo de dreccón efectva se dan a contnuacón: ACCIONES CONTROL -* (Mxll) + (E/S54) ESPERAR SEÑAL DE EJECUCIÓN

193 2 3 4 IB -5- (JSR4) + (JSR3) -*- (JMP xl5) + (JMP7) AC3 * CP! WE MAR -fr- tü8/aci+r, CP +- W8/ACIJJR REM, RE2, E746, WÉT ANULAR CUALQUIER TRAÍDA EN PROCESO 6 -*- (9) 7 MAR «- tü8/aci+r REM, RE2, E746 8 IR2 IR EIR2 9 J_, ^ (=5 tl =O ->- \ f \J 2 - \J 4) I La decodfcacón asocada al conjtrol en los pasos 2 y 3 es estrctamente necesara por lajs varantes en el flujo - de decsones ntroducdas por la s nstruccones JMP y JSR. Las nstruccones que no provocar ponen la dreccón calculada en. un salto ncondconal - MAR, mentras que las de salto deben además poner esta dreccón en el CP. La - nstruccón de salto a subrutna debe tambén guardar la - dreccón de retorno en AC3. Recuérdese que el cálculo de dreccón efectva debe real zarse sólo con los últmos 8 bts de ACI y que R represen ta: a.- Uno de los regstros índce: AC2 y AC3; b.- CP sel drecconamento es Relatvo; do se dreccona en Págna Cero. La habltacón de lectura del AÉÍI mplca la utlzacón c.- Nngún regstro cuande REÍ... Esta señal que la estamos consderando sempre ac : tvada, deberá desactvarse en este caso para los 8 bts - más sgnfcantes (REM) Q4J Fgura 5 5-2

194 El crcuto de demora utlzado en la fgura 5.5- dfere un poco de los anterores. Su dseño esta encamnadoa consegur un crcuto que pueda lemplearse aún con las - nstruccones de entrada y salda. La decodfcacón pre_ sentada en el paso de control e la realza luego delbestable que produce la señal Q2ME/S. S el crcuto que mantene QME/S se lo utlza tanto pa_ ra nstruccones de memora como para las de entrada y SEL lda, cabe suponer que desde la cadena de E/S deberá tambén exstr la posbldad de borrarlo. Esto se logra - con la señal Q3E/S. La señal Q4J es la que anula cualquer fase de..traída enproceso. Para ello se la utlzaa las entradas de las - compuertas que decodfcan las señales AL y M,E/S en la - cadena de la fase de traída. CADENA PARA DIRECCIONAMIENTO INDIRECTO Cualquer drecconamento ndrecto comenza realzando una referenca a la memora. Debe por consguente sujetarse a la demora provocada por la señal de aceptacón de memora (QAC). : Las varantes ntroducdas en el control de un procesa - mento ndrecto estaran dadas por la posbldad de queexsta ncremento o decremento automátco. Los pasos que descrben toda la secuenca nvolucrada son los sguentes:

195 j ACCIONES CONTROL ESPERAR ACEPTACIÓN DE MEMORlJ B -4- MDR, S -4- B ' E26S2M, REÍ, bé -* (25) ' B:l, (=,T ) * (2,4) F: 28, (>,=,<) -> (26,26, F: 378, {>, =,<) + (36,27,?) F: 38, (>,=,<) -^ (28,28, B HT S-l, MDR -4- B, M""^^^ -4- MDÉ MAR -<- S-l E26S2UAL, CKMDR, E > ( (JMP V JSR) 3) ( (JMP V JSR) x24) CP *- S-l B + (24) *- -LMAR S+l, MDR *- B, M *- MDÍ WE E26S2UAL, CKMDR, MAR * S+l É * ( (JMP V JSR) 34) ( (JMP V JSR) 24) CP *- S+l ^ (24) WE 36 MAR *- S E * ( (JMP V JSR) x38) + ((JMP V JSR) x24) 38 CP *- S WE 39 * (24)

196 La decodfcacón del drecconamento ndrecto con ncre_ mentó o decremento automátco se realza a la salda del - crcuto generador de funcones y paralelamente al cálculo de dreccón efectva. En el programa de control se pre - senta en los pasos 25, 26 y 27 paral hacer más clara su accón.! Al crcuto selector se le desgna con S y para la escrtu_ ra del programa se le trata como un retenedor. Cuando se utlza el selector debe; habltársele por medo de OE. Es necesaro en este caso nuevamente mpedr la ha bltacón de REÍ; ya que de otra manera en las entradas A t del generador de funcones habría una mezcla de nveles. _ La señal E26S2UAL se refere a la entrada de habltacón I deltrarns.ceptor de barra haca el lado de la UAL. CKMDR es el reloj que carga a los retenedores MDR. Las fguras y presentan el crcuto y los dagramas de tempos para un drecconamento ndrecto. En la fgura 5.5-3, F = es la línea que ndca s debe - realzarse un ncremento o decremento automátco. Las líneas punteadas en el dagrama de tempos representan un segundo drecconamento ndrecto. CADENAS PARA DIRECCIONAMIENTO NORMAL Estas cadenas ejecutan las nstruccones con referenca a memora.

197 E2GS2M OE REÍ E7M6 RM2 WE E26S2UAL CKMDR Fgura J T T2 TO T T2 r p T L_ TO Q5I r~ - Q6I Q7I Fgura 5 5-4

198 El flujo secuencal de operacón uede escrbrse como sgue: ACCIOlNÍES CONTROL 4 ESPERAR ACEPTACIÓN DE MEMOR3J 4 -+ (STA x42) + (STA44) 42 DEMORA E26S2UAL, CKMDR * SALIR 44 -» ( (JMP V JSR) x46) + ( (JMP V JSR) x45) 45 * ( (IS2 V DS2) x47) + (LDA52).46 * (4) J.MAR 47 MDR M,3 DEMORAS B «- MDR, S *- B * (DSZxSO) + (ISZxSl) -LMAR B *- S-l, MDR -«- B, M <- MD E26S2M,.GE, REÍ E26S2UAL, CKMDR SALIR 5 B -H S+l, MDR J-MAR +- B, M ^ MD E26S2ÜAL, CKMDR í- SALIR -LMAR 52 MDR * M,3 DEMORAS 53 B «- MDR, AC * B E26S2M,. WE2 * SALIR La realzacón de las nstruccones STA, ISZ y DSZ requere de señales comunes de control Las dferentes demoras en la ejec sobre E26S2AL y CKMDR.- cón permten utlzar -

199 un sstema únco de control. Una nstruccón de salto: JMP o J R, obtene del contendo de la localdad de memora especfcada por la dreccón e_ fectva, la sguente nstruccón a ejecutarse. Tal proc dmento resulta smlar a la recepcón de una nstruccón I durante la fase de traída; por lo que en este caso, el ccm trol se ramfca haca la cadena de traída (paso 46). La fgura ndca el crcut de control utlzado.en la mplementacon de las nstruccones con referenca a me mora. Nótese que los crcutos fle demora para ISZ, DSZ,- JMP, _JSR y LDA son comunes. La fgura muestra el dagrama de tempos correspon - dente a una nstruccón STA, mé tras la fgura lo T2A' STA QAC Q6 E26S2UAL CKMDR E26S2M WE2 Fgura 5.5^5

200 TI T2 Fgu;a 5 TO TI 5-6 T2 TO J 5 M Fgura Las nstruccones con.referenca Ja memora requeren más de 4 nanosegundos para su ejecucón. La posble llega_ I da de una nstruccón consecutva al IR hace que las de_ codfcacones a partr de la se al Q5M se tomen desde - el segundo nvel del Regstro dej Instruccones: IR2. - í Ahora puede vsualzarse mejor la necesdad de asegurarel paso de IR a IR2, ncluso sn la llegada consecutva! de otra nstruccón (paso 8 de Jcontrol). Las caracte - rlstcas de estas transferencasj se tratarán con mayor - I detalle al referrnos al Regstro de Instruccones.

201 6.- CADENAS DE CONTROL PARA LAS INSTRUCCIONES DE ENTRADA Y SALIDA Las nstruccones de entrada y salda no realzan nnguna referenca a la memora. Su ejecucón esta sujeta úncamente a una señal de nco que depende de la nstruccón ejecutada prevamente. A pesar del aprecable número de nstruccones a mplemen_ tarse, las cadenas que controlan la habltacón de las - dferentes accones resultan muy reducdas. En realdad, sólo las nstruccones que realzan una transferenca necestan fjar sus accones en el tempo a través de una - cadena. Los pasos de control que ejecutan las nstruccones de en_ trada y salda son: ACCIONES CONTROL 54 ESPERAR SEÑAL DE EJECUCIÓN 55 E/S <- u IR2 + IR (SKP58) + (SKP67) 77 (==O _>- ff? *S Q ^ ' / g r \ / \v. r -J3 (IR9 x6) + (IRl8x6) ((OCUPADO IRlg)x65) + ((OCUPADO IR9) x66) * ((TERMINADO 8 IRlg)x65) ((TERMINADO IR9) x66) -»- (IRla x63) + (IRl8x64; EIR2

202 63 + ( (INT e I Ro )65) + ( (INT IRl9)x66) 64 + ((FUENTE IRl9)x65) + ( (FUENTE IR9) x66) SALTAR LA INSTRUCCIÓN QUE SISUE EN SECUENCIA + SALIR 778/ (=,T ) -*- (73,68) 7*69) + (IRl7x7) DEMORA 7 7 BUFFER -í- AC -> SALIR N DEMORAS E26S2UAL, CKE/S 72 AC *- BUFFER WE2» SALIR 73 * ( (IR8 IR9) x74) ( (IR8 IR9) 75) 74 INT * IR9 75 * ( (NIOS V NIOC) x66) + ( (WIOS V NIOC) 76) 76 DIA-CPU:!, (=, ) -* (77,78) 77 AC -f- SWITCHES DE LA CONSOLA WE2 -* SALIR DIB-CPU:!, (=,^) * (79,8) üj6/ac * CÓDIGO DEL DISPOSITIVO WE2 SALIR QUE PIDE INTERRUPCIÓN

203 8 DIC-CPU:!, (*, (8,82) 8 BORRAR OCUPADO, TERMINADO Y : IORST HABILITACIÓN DE INTERRUPCIONES -* SALIR 82 DQB-CPU:!, (=,5*) -* (83,85) 83 DEMORA 84 LA MASCARA ACTÚA SOBRE EL BIBS- E26S2UAL, CKE/S TABLE DE HABILITACIÓN DE INT -.' RRUPCIONES EN LOS DISPOSITIVOS DE E/S -* SALIR 85 HALT HALT El"paso 55 de control establece una transferenca de los últmos 8 bts de ACI haca la hterfase. No se nhbe REM en este caso porgue la transmsón de bts se realza.. sólo con 8 líneas que corresponden a los bts menos sgnfcantes. Los pasos 57 a 66 muestran la secuenca de operacón paratodas las nstruccones de salteo. Su ejecucón se detenn na báscamente con una red decódfcadora y un crcuto de salto, que por ser común a todo salto condconal, se lo - trata más detendamente en el numeral sguente. Las nstruccones que producen una transferenca haca o - desde el equpo perférco se realzan desde 68 hasta 72. En 67 se establece una ramfcacón para las nstruccones de códgo 77a. ;

204 Las demoras ntroducdas en 69 y 83 antes de actvar los controles que ponen el contendo de un acumulador en uno de los buffers, crea una semejanza entre las nstruccones DO y STA. Esto se lo hzo con ;el propósto de utl;l zar para DO la msma cadena que para STA. La únca dfe_ renca está en el reloj de carga, mentras en STA actúa- C.KMDR, en DO el reloj que carga a ;los buffers es CKE/S. Las N demoras supuestas antes de que un dato en una nstruccón DI llegue a la barra de datos, obedece a que al momento de termnar el presente trabajo todavía no se de_ fna con exacttud los tpos de crcutos a utlzarseen la seccón de entrada y salda. Esta demora el con - trol la consdera como de duracón no prevsta, empleando una señal desde la nterfase que avse el depósto en la barra,del dato transferdo: QT. Las nstruccones de códgo 77 e llevan a cabo certas funcones especales. En todas, exceptuando las de salto, los bts 8 y 9 actúan sobre el flp-flop de nterru cones. (INT) ; paso 74. ; Como señales adconales se emplean: IORST que se transmte a E/S para borrar los bestables: Ocupado, Termnado y de Habltacón de Interrupcones. HALT para detener todo peddo posteror a una nstruccón de alto. La fgura 5.6- presenta el control para las nstruccones de entrada y salda. Se prescnde de toda decodfcacón no asocada drectamente a la cadena.

205 El crcuto que espera la señal, de ejecucón es el msmo que se utlza con las nstrucc ones de memora. Las señales de carga CKMDR y CKE/S en la cadena común pue_ den sncronzarse con la señal )3E/S. De esta manera, ca_ da señal actuará sólo cuando le corresponda. El reloj RM2 produce la transcón en el mom 2nto más adecuado: CKE/S = Q6.Q3E/S.RM2 CKMDR = Q6.Q3E/S.RM2. K.RM2 EIR2 oo A MSKO HALT SKP A A T2A DO DOB-CPU DOC-CPU SKP Q3E/S OÍA CPU DIB CPU DIC CPU TOA DI WE; y y Y DÍA DIR! DÍA WE2 DIB W~E2 IORST Fgura 5.6- La señal K, en CKMDR, produce dfcado en caso de ncremente la retencón del dato moo decremento automátco

206 7.- INSTRUCCIONES CON SOBREPASO Instruccones con sobrepaso denomnaremos a todas aquellas S * que producen un salto condconal!; de la sguente nstruccón en secuenca. '.l Las nstruccones artmétcas (AL$ y las de modfcacón - '' de memora (ISZ, DSZ) realzan unj prueba sobre el jresulta. do para saltar la sguente nstruccón. De la msma mane^ : ra, entre las nstruccones de entrada y salda, todas a - guellas que son de salto (SKP) realzan Ü una prueba sobre - los bestables Ocupado, Termnado > de Interrupcones y de falla de la fuente de poder. ; Para una nstruccón artmétca la señal provenente del - I' sensor de saltos llega en la mtad)! del cclo T2. En una - nstruccón de modfcacón de meftpra la señal de salto - " se obtene a la mtad de TO. En las nstruccones de en - trada y salda esta señal se obtene al fnal de TI. L I S analzamos cada stuacón en destalle tenemos: Instruccones Artmétcas y Lógcas: -* T2 TO TI ; T2 AL ACD * ACS ;: ACD Posble llegada de la nstruccón a saltarse Prueba sobre el lnk y el resultado

207 Instjrucccunes cjue meddrcan ; a men ora: T2 TO TI T2 TO TI T2 TO AGÍ IDSZ R ) Prueba sobre el resultado LPosble llegada de la nstruccón a salta se Instruccones de Entrada y Salda :on salto: T2 TO TI T2 ACI SKP Posble llegad. se de la nstruccón a saltar Prueba sobre -le s bestables! \n el caso de las nstruccones qre modfcan la memora, aunque la prueba que hablta el alto se realza después de que pudo haber llegado la sguente nstruccón en secuenca, s es posble realzar e! jecucón de la nstruccón a saltsrse no comenza sno después de realzada la prueba. En los gráfcos anterores se esta blece como probable la llegada de la sguente nstruccón al tempo ndcado, - porque el sstema en polducto no sempre garantza la - llegada al control de dos nstrucc Lones consecutvas. De

208 cualquer manera, es decr llegue o no llegue la sguente nstruccón nmedatamente, el crcuto de salto debe mpe dr su ejecucón.! La prueba que se realza para detectar un resultado cero - es la más crtca debdo a que el sensor de resultados noretene tal nformacón. Debe por' lo msmo sncronzársela decodfcacón al tempo correcto: T2.RM2 en el caso de nstruccones artmétcas y TO.RM2I en el caso de las de mo_ dfcacón de memora. ; Analzando los tempos con detenmento, especalmente las señales en las cadenas, puede conclurse que una buena for_ ma de saltar una nstruccón es actuando sobre los crcutos de espera de ejecucón. ; La fgura 5.7- ndca la forma crcutal utlzada. El - control de salto se realza medante un bestable tpo D. La señal de salto vene de una red! que decodf ca la cond:l cón de sobrepaso en cada tpo de nstruccón. Esta señal actúa sobre el reloj del bestable;ponendo su salda a lógco hasta que la nstruccón a saltarse llegue al cr - cuto de demora. Cuando ésto ocurre, la compuerta NAND sncronzada con -RM y TI "borra" ía nstruccón, a la vez que ncalza el bestable de salto medante la lnea conectada a la entrada CLEAR (CL).!! Con la salda Q del bestable de salto se logra nhbr la realzacón de cualquer nstruccón a saltarse mentras - no se la haya anulado.

209 El borrado debería sncronzarse]! con el cclo en el cual se nca la ejecucón de las nstruccones I (TO). Como la señal de salto en las nstruccones de modfcacón - lí de memora llega a la mtad de este cclo, el borrado se fja al comenzo de TI con: RM.TI. RMI TI LLEGADA DE INSTRUCCIÓN AL SEÑAL I EJECUCIÓN AL TI LLEGADA D_E INSTRUCCIÓN M-E/S SEÑAL DE EJECUCIÓN E/S 'SEÑAL DE SAIITO (SA) Fgura 5.7-

210 8.- INTERRUPCIONES AL PROGRAMA Un problema muy mportante en el dseño de una computadora es la comuncacón hombre máquna.- Los dspostvos de entrada y saljda posbltan la comun_ cacón con el mundo exteror. j En la mayoría de las computadoras las nterrupcones pue - den clasfcarse en nternas y externas. Las nternas son < aquellas causadas por varos tposj de errores tales como:! sobreflujo, dreccón nválda, etjc. Las externas apare - cen debdo a requermentos de atencón solctados por - los dspostvos de entrada y salda. En nuestro caso nos referremos exclusvamente a las según das ya que el presente trabajo no desarrolla el hardware - para las prmeras. Los dspostvos de entrada y salda más comunes son: lectoras y perforadoras de tarjetas, lectoras y perforadoras de cntas mpresoras, teletpos y de papel. Todos estos - dspostvos tenen tres característcas especales que o- rgnan los problemas de entrada y salda:.- Su operacón es completamente asncrónca respecto al procesador central. 2.- Su velocdad de operacón es varos órdenes de magn - tud más lenta que la del proce'sador central. 3.- Su formato de datos es usualme'nte completamente dfe - rente a los utlzados en la UCP.! Cuando un dspostvo requere atencón, el procesador de-

211 be servrlo lo más pronto posble. Un descudo en el ser vco dentro del tempo especfcado puede ocasonar la - pérdda de nformacón. El sstema de nterrupcón se lo dseña bajo esa consderacón. Los requermentos de nterrupcón de un dspostvo songobernados por sus bestables Termnado y de Habltacón de Interrupcones. Cuando un dspostvo acaba una operacón pone Termnado a y pde una nterrupcón al prpgrama s su bestable - de habltacón de nterrupcones es cero. S este últmo bestable ha sdo puesto a ppr el programa, el dspo_ stvo no pde nterrupcón. Al fnal de cada cclo de memora, el procesador sncronza cualquer requermento de nterrupcón. Una vez he - cho ésto, el dspostvo nvolucrado debe esperar que el ' proceso de nterrupcón se nce:. La señal de peddo una vez sncronzada debe mantenerse - hasta que el programa lmpe Termnado o ponga a al u flp-flop de Habltacón de nterrupcones CONTROL DE INTERRUPCIONES El procesador da nco a una nterrupcón cuando se cumplen las sguentes condcones.- El procesador ha culmnado el peddo y ejecucón de - una nstruccón. 2.- Al menos un dspostvo se encuentra esperando el nco de la nterrupcón.

212 3.- La nterrupcón se halla habltada. Es decr el fl flop de Interrupcones esta con nvel. ". La nterrupcón se nca lmpando el flp-flop de Interrupcones para que cualquer nterrupcón posteror no - pueda empezar. Luego, la dreccón de la próxma nstruc cón se pone en la localdad cero un salto ndrecto a la localdad :de memora y se smula uno de memora. Se supone que la localdad contene la dreccón de la rutna de servco de nterrupcones. Esta rutna debería determnar que:dspostvo requere -. servco, guardar el contendo de cualquer acumulador que vaya a utlzarse en la rutna, devolver el carry n_ cal s ha varado y servr al dspostvo. La rutna puede dentfcar al dspostvo que pde nterrupcón y establecer prordades :en la atencón por me."- do de software. El programa puede dejar deshabltadas las nterrupcones mentras srve a un dspostvo ( dejando el flp-flop de '. Interrupcones en cero), o habltar las nterrupcones y establecer una estructura de prordad que permta al ds_ postvo de más alta prordad nterrumpr la corrda de la rutna de servco. ; Esta prordad es determnada por una "máscara" (nstruccón MSKO) que controla los estados de los bestables de Habltacón los dferentes dspostvos. <üe nterrupcones en En el caso de trabajar con esta segunda alternatva, la -

213 rutna debe guardar la localdad cero, de tal manera que la dreccón de retorno al programa nterrumpdo no se - perda s ocurre otra nterrupcón;. I; Desde el punto de vsta del control las nterrupcones - l se mplementan hasta entrar en la;rutna de servco. - Esto supone el control adecuado del momento de nco y j el salto ndrecto a la localdad!; que contene la drectcón de la rutna de servco.! El programa de control que desarrolla estas accones pue_ de escrbrse en la sguente forma: ; ACCIONES II ( (INT A INTR) x3i) +- CONTROL ( (INT A INTE) x2i) NO TRAER NUEVAS INSTRUCCIONES I; -» ( (CE A T2A ) x5i) + : ( (CE A T2A ) xll) í: MAR *- R í; 8 B -e- CP+, MDR + B! '!! ESPERAR ACEPTACIÓN DE MEMORIA -.MAR M MDR, INT O B <- 28, IR *- B, ACI K- B E746, REÍ E26S2UAL, CKMDR EIR, WE2 * (paso del programa de control) : Cuando un dspostvo pde nterrupcón con INTR=, el con_! ; trol chequea s el bestable de; Interrupcones!' :;' (INT) se en/ cuentra habltado para atender dcho peddo (pasos II y

214 2), S hay habltacón, se mpde a partr de ese nstante cualquer peddo de nueva nstruccón. En el paso 4 se sncronza el n;co de una nterrupcón con el fnal del últmo cclo de memora: CE AT2A', donde : : CE quere decr Chp-Enable en la; memora. Con esto se a_ segura que la nterrupcón no comenzará antes de que la - últma nstruccón en proceso haya culmnado. En 5 y 6 se nca la nterrupcón guardando la drec - cón de retorno en 'la dreccón cero de memora. Nótese! que CP tendrá la dreccón de la ^ultma nstruccón ejecu_ ; tada antes de que prncpe el proceso de nterrupcón; - es por ello que para guardarlo en ncrementarlo en. A pesar de que en este caso puede la memora es necesaro suponerse a la memora totalmente desocupada para atender el peddo de escrtura, debe esperarse su "aceptacón" por la posble concden ca con un cclo de refresco. Una vez aceptada la escrtura de el control borra el bestable de para que cualquer requermento la dreccón de retorno, Interrupcones (paso 8) posteror de nterrup - cón sea detendo hasta que el programa así. lo decda.?, Los pasos 9 y muestran la forma utlzada en la mplementacón del salto ndrecto a la dreccón de memora. En 9 se pone en la barr,a de datos el códgo n vertdo de un salto ndrecto a : para cargarlo luego en el IR y ACI.

215 El dagrama de tempos correspondente al nco de una nterrupcón se muestra en la fgura T2 TO TI T2 TO TI T2 TO Q [TI I Z o o ' U / ; ; : ' : o n Q IME/S RS RWS2 CP AGÍ WS nr> 7Í-L ' Fgura 5.8-2

216 SEÑALES DE DEMORA EN LAS FASESf DE TRAÍDA Y EJECUCIÓN t Una vez desarrollado el esquema crcutal para las dfe rentes cadenas de control, se puede dentfcar, con una señal específca, cada una de las demoras explcadas anterormente. Esto permtrá presentar, en el numeral - que sgue, un programa de control'más completo con todas las demoras asocadas a las señales de control correspo dentes. En los anexos 2 y A pueden encontrarse dagramas detalla_ dos del control y sus tempos de ejecucón. PEDIDO DE NUEVA INSTRUCCIÓN (T).-'El nco de un peddo de nueva nstruccón - se encuentra controlado por las sguentes señales: Q2T Impde realzar un nuevo peddo mentras la memp_ ra no ha aceptado el peddo de la nstruccón - preva. ; Q4I Impde el nco de un nuevo peddo mentras la memora no acepte el cclo solctado en un d - recconamento ndrecto. Q5I Impde un nuevo peddo mentras no culmne el de_ sarrollo de un drecconamento ndrecto. Q4M Impde un nuevo peddo hasta que la memora haya aceptado el cclo correspondente en la realzacón de una nstruccón con referenca a memora, QME/S Impde realzar un nuevo 'peddo cuando por cualquer motvo se haya detendo la ejecucón de u-

217 fe na nstruccón de entrada y salda o de referen - cía a memora.!! Además evta un nuevo peddo men_ tras se realza el cálculo de dreccón efectva, o se deposta el códgo de una nstruccón de E/S en la barra de dreccones. Q5M.ID Impde un nuevo peddo mentras el dato no se haya modfcado en una nstruccón de modfcacón de memora. ID es la decodfcacón de IS2 o DSZ, Esta decodfcacón es necesara porque Q5M es vna señal común a varas nstruccones: LDA, JMP, JSR, ISZ y DSZ. QT Impde una nueva traída mentras no culmne una - nstruccón DI. Esta señal vene desde la nterfase de E/S. 'j í INTS Impde el nco de nuevos peddos cuando se ha - habltado una nterrupcón. Í AN Es una señal que detene la corrda normal de un programa y srve para detener la máquna. Todas estas señales ejercen su accón sólo durante TO, ya que la señal de nco para un nuevo peddo se sncronzó con ese reloj. EJECUCIÓN DE INSTRUCCIONES ARITMÉTICAS Y LÓGICAS (QA).- Las nstruccones artmétcas y lógcas son demoradas en su ejecucón por las sguentes señales: Q4I Cuando la memora todavía ; no ha aceptado un d - recconamento ndrecto.

218 Q5I Cuando se esta desarrollando un drecconamento ndrecto. Q4M Mentras no se recba la aceptacón de memora a un cclo solctado prevamente por una nstruccón con referenca a memora. Q5M Mentras no haya termnado] la ejecucón de la - nstruccón preva en caso! de ésta ser LDA, o no se haya modfcado el dato extraído de la memo - ra en el caso de las nstruccones ISZ o DSZ. Estas señales actúan el momento de la transcón postva del reloj de Q2A (RMO. TÍA). EJECUCIÓN DE INSTRUCCIONES CON REFERENCIA A MEMORIA (Q2M) Las demoras en la ejecucón de este tpo de nstrucco nes se mantenen y controlan con: Q2T Mentras la memora no acepte un peddo prevo - de nueva nstruccón. j Q4I Mentras no se acepte un drecconamento nd - recto. ; Q5I Q4M Mentras no termne cualquer proceso ndrecto. Mentras no se acepte un cclo de memora solc tado prevamente. Q5M.ID Mentras no se modfque el dato extraído de la memora por ISZ o DSZ. QT Mentras no haya culmnado la transferenca en í u_ na nstruccón DI (Datos Adentro).

219 Q5M.D Cuando la nstruccón a ejecutarse sea una STA y se encuentre precedda por una LDA concdendo en ambas nstruccones la seleccón de los acumu ladores. Con esto se posblta el cambo de lu_ gar de cualquer dato almacenado en la memora. DI decodfca la secuenca LDA-STA. Q6.D2 Cuando la nstruccón a Ejecutarse sea una JSR y se encuentre precedda por una ISZ o DSZ. La realzacón de JSR es dembrada en este caso, un cclo (RM) adconal a la demora ntroducda por Q5M.ID. Esta demora es necesara por la nterfe renca que se producrla en el cclo T2 al leer CP durante JSR y al modfcar el dato de memora en ISZ o DSZ. : D2 decodfca la secuenca IDSZ-JSR. Q6.D3 Cuando la nstruccón a ejecutarse sea una JSR y I se encuentre precedda por una STA. La demora - ntroducda en este caso obedece a la nterferen_ ca que se producría en T2 al leer CP y selec - conar el Acumulador a guardarse en la memora. D3 decodfca la secuenca STA-JSR. Q3E/S.D4 Cuando exsta la secuenca DO-JSR; por la nterferenca que se crearía en T2 al leer CP y selec^ conar el Acumulador,a mandarse a la nterfase - de entrada y salda. D4 decodfca DO (Datos Afuera)-JSR.

220 Los cuatro últmos casos s ben ntroducen decodf caco_ I nes adconales, se justfcan plenamente por el ahorro - «' de tempo producdo en todas las secuencas.. í Todas estas señales son efectvas,'el momento de la trans.í cón postva del reloj de Q3M (RMO). EJECUCIÓN DE INSTRUCCIONES DE ENTRADA Y SALIDA (Q2E/S).- t í : Las demoras en la ejecucón de esjtas nstruccones están dadas por: Q2T Q4I Mentras no se acepte el truccón. Mentras no se acepte un to. peddo de una nueva nsdrecconamento ndrec Q5I Mentras no termne cualquer proceso de drecco namento.ndrecto. Q4M Mentras no se acepte un cclo de memora solc- tado en la ejecucón defuna nstruccón con referenca a memora. Q5M.ID Mentras no se modfqué el dato extraído de la - memora en ISZ o DS2. 'í. QT Mentras no haya culmríado la transferenca en u~ ; na nstruccón DI. Q5M.D5 Cuando la nstruccón a ejecutarse sea una DO y - se encuentre precedda;por una LDA concdendo - [ en ambas nstruccones la seleccón de los acumuladores. Con esto sej posblta llevar un dato -

221 desde la memora a un dspostvo de entrada y : : lda.. ; '! D5 decodfca la secuenca! LDA-DO. L 8 9 V ÍR2 V IR3 V IR7)> 2) V IR2 V IR3 V ÍRI7) xg. L V IR2 V IR3) x2) + ( V RZ \J 23)

222 2 AC3-4- CP 2 MAR -4- tú8/aci+r, CP <- üj8/aci+r, ANULAR CUALQUIER 22 + (25) 23 MAR -4- ü)8/aci+r 24 IR2-4- IR 25 IR5:, (=/? ) + (26, 47) DIRECCIONAMIENTO INDIRECTO 26 ACT: O, (=,,*) * (29,27) 27 ~ T *-, Q2A " -4-, Q2M «-, Q2E/S 28 DA EN PROCESO *- (26) _LMAR 29 MDR * M,3 DEMORAS MANTENIENDO EN : T, QA, Q2M, Q 3 B 3 -J- 4- MDR, S (33) -4- B 32 Bo :, (=, ) + (26,47) ÍNDICE 33 -» AUTOMÁTICO ( (a a/f V F ) x34) + ( (a/ F \ Fj x ) 43) 34 F 2:, (=,?í) ^ (35,39) 35 B -LMAR <- S-l, MDR -e B, M -4- MDR, MAR -4- S-l 36 -* ((IRl V IR2 W!Rl3)x37) + ( (IRla V IR9 IF W IR3) 32) 37 CP 38 ->- -* (32) S-l 39 B + S+l, MDR -4- B, MlMAR -4- MDR, MAR -4- S+l 4 * ((IRl V IR2 V IR3) 4') + ( (IR! W IB x32 4 CP -4- S+l

223 9-42 * (32) 43 MAR +- S 44 + ( (IRlx V IR2 V IRl3)x45) +: V IR2 V 3) 32) 45 CP «- S 46 + (32) INSTRUCCIONES CON REFERENCIA A MEMORIA 47 ACT: O, (=,^) * (5,48) 48 T <-, Q2A *, Q2M «-, Q2E/S -c (47) * ( (IRlo A IRl A IR2) x5) -í- ((IR A IRl A IR2) x53) 5 52 DEMORA B <- AC, MDR -e- B -LMAR, M -<- MDR, -^ SALIR 53 * ((IR2: \J IR22 V IR23) x55) } ((IR2, VIR2- V IR2Jx54) ( (IR2 V IR22 -> (7) MDR <- HLMAR, 3 B * MDR, S H- B \J IR23) >66) 4 ( (IR2 V IR22 \J IR23) x6) DEMORAS MANTEÍIIENDO EN : T, Q2M, Q2E/S, QA IR2mlv (=^) + B H- S-l, MDR -í- B <- S + l, MDR «- _LMAR MDR -t- M,3 (59,6) MAR B, M <- MDI, -» SALIR O.MAR B, M * MDI, -> SALIR B -*- MDR, AC -fr- B, * SALIR : DEMORAS MANTEAIIENDO EN : QlA INSTRUCCIONES DE ENTRADA Y SALIDA 63 Q2E/S:, (=,^) -* (66,64) 64 T +

224 (63) E/S *- ü)8/aci - IR2 -* IR -* ((IR5 A IR6 AlRl7)x69) -f ((IR5 A IR6 A IRl7)x78) A/üj6/IRl:l, (=,T ) -> (73,7) * (IRB 7) + (IR8 72) ->- ((OCUPADO IRl9)x76) + ((OCUPADO IRl9)x77) -> ((TERMINADO IRlg)x76) + ((TERMINADO IRl9)x77) + (IR8 74) + (IR8 75) -* ( (INT IR9) 76) + ( (INT 8 IR9) x77) * ((FUENTE IR9) x76) + ((FUENTE IRl9)x77) SALTAR LA INSTRUCCIÓN QUE SIGUE EN SECUENCIA -» SALIR A/í,j6/IRl:lf (=,?*} * (84,79) -» (IR78) + (IRl7x82). DEMORA BUFFER <- AC, * SALIR N DEMORAS MANTENIENDO EN : AC *- BUFFER,» SALIR. r, Q2M, Q2E/S 84 > ((IR8 IR9) x85) + ((IRle IRlg)x86) 85 INT -f- IRlg > ((NIOS V NIOC) x77) + ((NIOS V NIOC)x87) DIA-CPU:!, (=,7^) * (88,89) 88 AC -H SWITCHES DE LA CONSOLA, ** SALIR 89 DIB-CPU:!, (=,7^) -> (9,9) 9 36/AC *- CÓDIGO DEL DISPOSITIVO QUE PIDE INTERRUPCIÓN, * SALIR

225 f! 9 DIC-CPU:!, (=,?*) + (92,93) 92 BORRAR OCUPADO', TERMINADO Y pjabilitacion DE INT, * SALIR 93 DOB-CPU:!, (=,?) + (94,96) í í 94 DEMORA í 95 LA MASCARA ACTÚA SOBRE EL BJBSTABLE DE HABILITACIÓN DE - INTERRUPCIONES, EN LOS DISPOSITIVOS DE E/S. * SALIR 96 T -f-, HALT PROGRAMA DE INTERRUPCIONES II ->- ((INT A INTR) x3i) -í- ({INT[J\) x2i) 2 + (II) 3 NO TRAER NUEVAS INSTRUCCIONES, T +- INT A INTR II 4 -* ( (CE A T2A' ) 5I) + ( (CE f\\' ) II) 5 MAR -í- ft o 6 B <- CP+, MDR 7 ACT;, (=/ B!9I, 8 7 _LMAR 9 M *- MDR, INT <- O B *- 28/ IR *- B, ACI «I B -*- (4) j;

226 C A P I T U VI P A N E L DE C HfN O? R O L

227 PANEL DE CONTROL.- DESCRIPCIÓN El Procesador Central dspone de una consola a través de la cual el operador puede controlar al dspostvo. Se cuenta con una sere de conmutadores y luces que permten examnar resultados ntermedos en la corrda de un programa La fgura 6.- lustra esquemátcamente la dsposcón de - los conmutadores e ndcadores en el panel frontal. La entrada y salda de datos desde la consola se realza en códgo octal por la facldad de conversón a bnaro. Las luces superores ndcan la dreccón que se deposta en el regstro de dreccones de memora (MAR). La segunda fla de ndcadores muestra cualquer dato extraí_ do de la memora o que va a ser depostado en ella. Tambén srve para mostrar cualquer nstruccón leída de la memora Se dspone además de un juego de nterruptores que posblta la entrada de datos a un acumulador o localdad de memo - ra. INTERRUPTORES OPERACIONALES La consola tene 9 nterruptores de y una poscón ntermeda OFF. ACO-AC-AC2-AC3.- Son nterruptores' que srven para depos- 'tar datos en cada uno de los acumuladores

228 DIRECCIONES DATOS E INSTRUCCIONES INTERRUPTORES DE DATOS EA. ACÓ ACI AC2 AC3 RESET START DEP EAM DEP O O O O O INST. o o o o STOP CONT. DEP EAM NET NET STEP Fgura 6.

229 (poscón nferor) o examnar su contendo (poscón superor). '[ Los demás nterruptores desarrollan las sguentes funcones : EAMINE.- Deposte el contendo dé los nterruptores de (Examne) datos en CP y muestre el contendo de la localzacón de memora drecconada en tales nterru tores. Las luces de dreccones presentan la dreccón selecconada. Las luces de datos presentan el - contendo de la localzaoón drecconada. DEPOSITE.- Deposte el contendo de los nterruptores de - (Depost) datos en la localzacón de memora especfcada por CP. Las luces de dreccones presentan la dreccón selecconada. EAMINE! PRÓIMO.- (Examne Muestre el contendo de la localzacón de memo ra especfcada por el contendo de CP ncremen_ -Next) tado en. Las luces de dreccones, presentan la dreccón selecconada. Las luces de datos presentan el contendo de la localzaoón drecconada. CP queda ncrementado en.

230 DEPOSITE PRÓIMO.- Deposte el contendo de los nterruptores de da (Depost tos en la localzacón de memora especfcada - -Next) por CP ncrementado en l,j Las luces de dreccones presentan la dreccón - selecconada. -\ CP queda con su valor anteror. : COMENZAR.- Cargue la dreccón contjenda en los nterrupto- (Start) res de datos en CP y comence la operacón normal desde allí. ': PA^JVR.- Pare antes de traer la próxma nstruccón. El (Stop) procesador termna la últma nstruccón traída - desde la memora y entonces para. CONTINUÉ.- Comence la operacón normal desde la dreccón (Contnué)contenda en CP. BORRAR.- Pare antes de traer la próxma nstruccón y bo ' (Reset) rre todos los flp-flops ;de los dspostvos de - PASO DE E/S ncluyendo el bestable de nterrupcones^ INSTRUCCIÓN.- Comence la operacón desde la dreccón con- (Inst- tenda en CP. El procesador ejecuta una sola ns _ Step) truccón y luego para. Los datos mostrados en las luces de datos dependen de la nstruccón:

231 S es: STA ISZ, DSZ JMP, JSR Al fnal se muestra: l;j El operando a escrbrse. I M El operando modfcado. Una palabra que depende de la nstruccón a la que se salta. ;;', AL, LDA La nstruccón ejecutada. ;. PRECAUCIONES: '.- S al aplastar STOP la máquna no se detene es porque el control se encuentra operando un número nfntamen_ í te grande de lazos ndrectos; -J 2.- Durante la corrda de un programa no deberá acconarse ' nngún nterruptor operaconalj que no sea STOP o RESET,, de otra manera, el programa quedará alterado. 3.- Al pararse un programa, sólo los nterruptores que trabajan sobre los Acumuladores ro requeren un ajuste pre_ í vo al momento de contnuarlo,. Debe cudarse especalmente que el contendo de CP ro se haya modfcado.

232 2.- DISEÑO DE LA CONSOLA Indcadores e Interruptores de Datos La. fgura 6.2- muestra el dagrama en bloques de la dsposcón dada a los ndcadores para; dreccones,, datos e ns truccones; así como a los nterruptores de datos. DISPLAYS DE DATOS DISPLAYS DE DIRECCIONES DECODIFICADORES DECODIFICADORES RETENEDORES RETENEDORES BARRA DE DATOS BAÍRRA DE DIRECCIONES TRANSCEPTOR DE BARRA INTERRUPTOR DATOS DE ' Fgura NOTA.- La estructura presentada fue José Andrade quen ncalmente tratajó en la mplementa - cón de las undades de entrada y salda.

233 Interruptores Operaconales \\a funcón de cada nterruptor da con el procesador central. í Báscamente exsten solamente dos tpos de controles opera_ conales que actúan en la corrda normal de un programa; - el de comenzo y el de parada.! Entre las señales que mpden el nco de un nuevo peddo de nstruccón se habla menconadosan. Esta señal se utlza con el fn de parar la máquna, así como tambén para - ' actvarla. Para esto se utlza un bestable S-R capaz de I mantener nhabltado todo peddo de nueva nstruccón por ' cualquer tempo. Un dspostvo de este tpo podría tambén, como es obvo, cambar de estado, ncando as el - trabajo de la computadora. ;..! Este flp-flop lo conoceremos con el nombre de "bestable de andar" y su estado estará controlado prncpalmente por STOP, RESET y START. : Las funcones operaconales descrtas desarrollan accones muy semejantes a una nstruccón. Cuando manejan regs - tros deben por lomsmo hacerlo al tempo precso en forma sncronzada con el trabajo nterno de la máquna. Esto o_ blga, no sólo a fjar en duracón la señal procedente de un nterruptor, sno tambén a fjarla en el tempo respe to al reloj maestro. I! Antes de descrbr el dseño de las dversas funcones ope_ raconales, es necesaro tratar sobre el empleo de dos ele

234 - 2 mentes esencales en todos los nterruptores utlzados: J Elmnador de Rebotes.- El crcudo utlzado con este ob- f: jeto es elj ntegrado que posee 4 elementos lógcos con saldas normales y complementa_ das. ' Su forma de empleo como elmnador de rebotes se pre_ senta en la fgura R (REALIMENTACION ) W =. -t- 5V Y = Fgura!;6.2-2 I Ü! Otra confguracón empleada y que Utlza el msmo prncpo se muestra en la'fgura Í El conmutador dbujado J corresponde al swtch de dos poscones momentáneas y una ntermeda OFF. Obsérvese que aun^ntando el número de re- -f 5V Fgura 6.2-3

235 - 2 - sstencas de realmentacón y el número de entradas en la! 'I prmera compuerta se consgue un ;sstema de elmnacón de ''l rebote para varos conmutadores.:! El sstema descrto puede analzarse en la sguente forma; Vcc Vo Cuando se pone el conmutador a terra (OL)f la salda de la compuerta sube, mentras que la. salda de la compuerta 2 baja. Al producrse el rebote por/ contacto metálco, la - ;, resstenca de realmentacón R2 4'uDeta e^ nvel de O lóg_ co en la entrada V mpdendo qüé el nvel de salda cambe. El rango en el que puede varar, la; resstenca R2 esta dado por:., a.- Ser lo sufcentemente baja para permtr el paso de - la corrente que garantce un V ^ O.4 voltos al momento del rebote. I b.- Ser lo sufcentemente alta para permtr el regreso - de Vo a lógco. R2 < V ILmáx. V OLmín "ILmíh

236 (Vcc - R2 Rl + R2 V IH (Voc - VOL) R2 > R2 (Vcc - V OL Rl + V_u R2 J.r «VIH R R2 > V. I Vcc - V ; - V OL IH Rl Crcuto Sncronzador.- Es el sstema que ncalza y f_ '! ja al tempo correcto la señal en vada por los nterruptores. Ü:Í '! ; '. Consste de dos bestables tpo E) (dspuestos como se tra en..la fgura , 'L A DC LQ D Q Q C P Q CP CONMUTADOR ELIMINADOR Y SEÑAL DE SINCRONISMO Fgura 6.2-4,! Al actvarse el nterruptor correspondente, se produce u- ': } na transcón en el clock-pulse,(cp) del prmer flp-flop ponendo su salda en lógco. Este nvel se mantene mentras la señal de sncronsmo ac. ' tva al segundo flp-flop; en ese nstante, la salda S su_ be a lógco y el prmer bestable se ncalza con O lo

237 gco. La señal S permanece en lógco durante un período!! í de la señal de sncronsmo. 'j ', Una vez defndas las funcones opjeraconales y con el esquema crcutal planteado para las dferentes cadenas puede descrbrse el modo de operacón más económco. Esto -.; f se consgue utlzando al máxmo la crcutería desarrolla_ da para las cadenas en lugar de mplementar controles to - talmente ndependentes.! EAMINE (EAMINE) - j ; Esta funcón necesta realzar una referenca a la memora con el fn de traer el dato de la localdad drecconada. La cadena para la fase de traída desarrolla esencalmente lo msmo, por lo que la funcón EAMINE se dseña manejan-.; do esta cadena. : '! : '! ;! '! A contnuacón se detalla cada una de las accones a real '. \o con su reloj de sncronsmo réntess:.- Habltar el tt'ansceptor de barra en la consola para per : mtr que el contendo de los conmutadores de datos pase a! -j la barra de datos (T2A). ': 2.- Drecconar el Contador de Programa (CP) en los contro_ les RWS2 (T2). 3.- Habltar la escrtura en CP'eon WE2 (T2A).! I 4.- Actvar el bestable de andarjposbltando un solo pe ddo a la memora a través de la cadena de traída. 5.- Como durante la fase de traída el CP es ncrementado en

238 para traer la próxma nstruccón en secuenca, en este caso, la decodfcacón de operacón en el generador de - funcones debe cambarse evtando:tal ncremento (TO). 6.- Asegurarse de que el dato extraído de memora no sal- ga de la cadena de traída para que la máquna no lo ejecu te como s fuera una nstruccón. ; 7.- Actvar el reloj que carga los retenedores de datos - en la consola. Esta señal se la obtene del fnal de la cadena de traída ya que cualquer.! dato o nstruccón que sale de memora se lo presenta en un dsplay común (ds - play de datos e nstruccones). El reloj que carga los retenedores reccones es el msmo que carga al para el dsplay de d- MAR (E746). Los tres prmeros pasos ncalzan el contador de progra_ ma con el contendo de los nterruptores de datos. Como. la fase de traída comenza en TO, los pasos prevos deben realzarse con la antcpacón adecuada. j El nco de la fase de traída se controla con un crcu- I to de demora sncrónca, es por ello que en este caso debe actvarse el bestable de andar sólo durante el tempo necesaro para hacerse un peddo. ; La forma de elmnar la señal en la cadena una vez extraí_ do el dato de la memora se realza medante el pulso pro_ venente drectamente del elmnador de rebote. El tempo de contacto al acconar ;el conmutador se cons dera mucho mayor al tempo de respuesta dado por la memo-

239 ra. S ben la memora estará desocupada, podría concdr el peddo con un cclo de refresco tenendo en ese caso una demora máxma de.2 ps. ; \E PRÓIMO (EAMINE NET) j Esta tecla funconal no ncalza el contendo del Conta- dor de Programa como lo hace la anteror. Su ejecucón es por lo msmo más smple y sus pasos pueden descrbrse en la sguente forma:,.- Actvar el bestable de andar, posbltando un solo pe_ ddo a la memora a través de la c;adena de traída. 2.- Elmnar la señal de la cadena; una vez extraído el dato de la memora. 3.- Actvar el reloj que carga los retenedores de datos en la consola. La forma de control para los pasos descrtos es déntca a la explcada en EAMINE.,, Nótese que ahora ya no es necesaro cambar la decodfcacón de la operacón en el crcuto generador de funcones; ' porque el control de operacón en la fase de traída concl de ser el msmo para este caso, ' DEPOSITE (DEPOSIT) :!!! I/a funcón operaconal"depostemdebe realzar un cclo de escrtura en la memora. Por lo msmo, esta funcón se d:l seña tomando como base la cadenájde control para la ns - - truccón STA.., Los pasos que se ejecutan en este caso son:

240 .- Selecconar el Contador de Programa con RS (TO). 2.- Habltar la lectura del Contador de Programa con REÍ. 3.- Selecconar en el crcuto generador de funcones la o_ peracón A, con el fn de que el contendo del CP pase al MAR sn alteracón alguna (TO). 4.- Acconar la señal que carga al MAR: E Smular una nstruccón STA actvando la cadena de con_ trol para dcha nstruccón a partr del crcuto que espe_ ra la aceptacón de memora. 6.- Habltar eltransceptor de la 'barra de datos en la con_ sola para que el contendo de los ' nterruptores de datos - pueda ser colocado en el MDR. Al msmo tempo, debe nhabltarse eltransceptor de barra en la undad artmétca - ya que la cadena STA lo actva para que el dato a escrb se salga en ese caso de los regstros de la UAL. 7.~ Actvar el reloj que carga los retenedores de datos en la consola. : Los 4 prmeros pasos drecconan en la memora la local - dad especfcada por CP. Sus accones se realzan en TO - ' al gual que todo drecconamento. El paso 2 no es necesaro ejecutarlo, consderando, como - se planteó en el capítulo prevo, que REÍ estará normalmen_ te actvado. < La señal de control sobre la cadena STA se localza en el crcuto de espera, porque al momento de hacer la referenca, la memora podría encontrarse realzando un cclo de

241 refresco. ; DEPOSITE PRÓIMO (DEPOSIT NET) Esta funcón es smlar a la anteror, los pasos que la des_ crben tambén son los msmos excepcón hecha del paso 3 - donde el modo de operacón en el generador de funcones de_ berá ser ahora A-fl. Esto, para que la localdad drecconada corresponda al contendo de CP ncrementado en. COMENZAR (START) La corrda de un programa se nca colocando en los conmu tadores de datos la dreccón dec'rementada en de la prmera nstruccón a ser ejecutada.; Al acconarse la tecla START, se hablta el trabajo normal de la cadena para la fase de traída. ; ; Los pasos descrptvos del proceso segudo en el dseño son:.- Habltar el traaaceptor de barra en la consola para permtr que el contendo de los conmutadores pase a la ba rra de datos (T2A). ". 2.- Dreaconar CP en los controles RWS2 (T2). 3.- Habltar la escrtura en CP con WE2 (T2A). 4.- Actvar el bestable de andar posbltando el trabajo normal de la cadena de traída. Los controles de esta funcón son exactamente guales a los I! desarrollados por la tecla EAMINE hasta que se actva elbestable de andar. Esto hace posble emplear las msmas líneas de control en ambos casos.

242 PARAR (STOP) El trabajo de la tecla STOP consste úncamente en desact;! } var el bestable de andar. Hecho ésto, las cadenas de cor trol ejecutarán la últma nstruccón salda de memora y entonces la máquna se detendrá.. ' El contendo del contador de Programa queda ndcando la - localdad de memora de la últma.nstruccón ejecutada. CONTINUÉ (CONTINUÉ) Esta funcón operaconal es el complemento de la anteror. Permte que el trabajo de la computadora contnúe normal - mente luego de que ha sdo nterrumpdo por una orden de parar.... La accón crcutal consste solamente en actvar el bestable de andar. ; BORRAR (RESET) ': -j Cuando esta tecla es acconada la máquna para como en STOP, pero además, todos los bestables'de control en los dspostvos de entrada y salda se ponen a cero ncluyendo el bestable de Interrupcones.! Los pasos de control son:!.- Desactvar el bestable de andar. 2.- Envar un pulso de borrado (RESET) - al bestable de Inte_ rrupcones y a la nterfase de enjtrada y salda. PASO DE INSTRUCCIÓN (INST STEP) ; Esta funcón operaconal permte.'ejecutar un programa nstruccón por nstruccón.

243 M El control crcutal consste en actvar el bestable de dar permtendo un solo peddo a la memora. an_ EAMINE ACUMULADORES (EAMINE AC) Los pasos de control que descrben' el dseño crcutal de esta funcón son: :.- Selecconar el Acumulador correspondente, de acuerdo a la tecla acconada, en.rsl (T2) Actvar la cadena de Datos Fuera (DO), para posbl - tar por su ntermedo la salda a,a barra de datos del da_ to a examnarse (T2A). : 3.- Actvar el reloj que carga los, regstros de datos en - la consola.! DEPOSITE EN ACUMULADORES (DEPOSIT,-AC) Los pasos de control en este caso';son los sguentes:.- Habltar el traneceptor de la barra de datos en la con sola para permtr el acceso del dato contendo en los con mtadores (TOA). 2.- Selecconar el Acumulador correspondente, de acuerdo a la tecla acconada, en RWS2 (TO). 3.- Habltar la escrtura con la;señal WE2 del dato corres_ pendente en el acumulador selecconado. Las 2 últmas funcones operaconales trabajan sobre 4 con_ mutadores, uno para cada acumulador. La seleccón de uno cualquera de ellos debe mantenerse el tempo necesaro pa_ ra que su accón sea efectva. Esta seleccón se realza en base a dos líneas selectoras en la sguente forma:

244 - 2 - ACÓ AGÍ AC?; AC3. ' DA O O ' DA2! ACÓ ACl.2 K ^v. ( A/.2 K AC2 AC3 ACÓ ACl.2K.2 K VA.2K v\a/v.2k AMr AC2 AC3, ", A K> r J^ A -, J OA2 Fgura 6.2-5

245 La fgura muestra tambén el sstema de elmnacón de rebote antes explcado para las f dos funcones operaco- nales. Nótese que cada sstema dé elmnacón de rebote - srve a 4 conmutadores. La dsposcón crcutal completajpara los conmutadores o- peraconales se presenta en el dagrama de la plaqueta de u conmutadores (anexo 5). f %

246 \ td o o o H H O H O fí O H H H

247 CAPITULO VII DECODIFICACION.- REGISTRO DE INSTRUCCIONES Las nstruccones una vez leídas de la memora se depostan en el Regstro de Instruccones. Este consttuye un lugar especal de almacenamento donde cada nstruccón - se nterpreta en base a señales que manejan las dversas operacones. Los códgos generados en el Regstro de Instruccones se mantenen mentras la nstruccón permanece en tal regstro. El arrvo al control de dos nstruccones consecutvas (o_ peracón sobrelapada) oblga a emplear dos nveles del Re_ gstro de Instruccones: IR e IR2. De otra manera, la - llegada de la segunda nstruccón provocarla la pérdda - de la prmera antes de que su ejecucón haya termnado. Todas las nstruccones se decodfcan desde los regs - tros de nstruccones. Cada códgo, sn embargo, sujeta su accón a un tempo especfco; por lo que todo proceso de decodfcacón nvolucra de alguna manera un cclo de reloj o una señal de las cadenas. El depósto de una nstruccón en el IR se realza en 2 stuacones:

248 - 23 l.~ Cuando una nstruccón ha sdo leída de la memora. 2.- Cuando se hablta una nterrupcón y se smula un sa_l to ndrecto a la localdad de memora. El paso de una nstruccón desde IR a IR2 es menos obvo. No todas las nstruccones tenen la msma duracón de eje_ cucón, por lo que se hace necesaro buscar un punto adecua_ do de transcón. Dos nstruccones consecutvas pueden llegar con un ntervalo de 4 nanosegundos, la ejecucón de la prmera no pp_ drá acabarse en la mayoría de los casos en ese tempo, debendo realzarse el resto con la decodfcacón tomada - desde IR2. S consderamos el caso de una nstruccón con una dura - clon mayor a los 4 nanosegundos, que no es seguda nmedatamente por otra, se hace necesaro realzar la transcón de cualquer manera, para así evtar la decodfcacón de las nstruccones desde los dos IR, que requerría un - aumento consderable de crcutos y sobre todo una complejdad mayor para decdr en qué tempo se toma una decodcacón u otra. El paso de una nstruccón desde IR a IR2 se lo realza - por consguente en los sguentes casos:.- Cuando una nstruccón llega al IR (Q4T.Q4J) nanosegundos después de que una nstruccón ha n_ cado su ejecucón (Q4R VQ3E/SV Q2A). El tempo especfcado en el punto 2 corresponde a la pos

249 ble llegada de otra nstruccón. El bestable Q4R se n - cluye en la cadena para drecconamento de las nstrucc nes con referenca a memora (fgura 5.5-). El prmer nvel del Regstro de Instruccones se mplemento con los crcutos Am25S8. Estos crcutos son regs - tros tpo D de alta velocdad para 4 bts, provstos de una entrada de reloj y otra para habltacón de escrtura. Cuando la señal de habltacón esta baja, los datos a las entradas D son guardados con la transcón postva del r^ loj. Cuando tal señal se mantene alta, los regstros no camban de estado sn mportar el estado de las entradas o las transcones del reloj. El segundo nvel se formó con crcutos 74LS75 que tenen característcas smlares a los anterores, pero carecen - de la entrada de habltacón tenendo en su lugar una señal para borrado. La velocdad de respuesta en este caso no necesta ser muy rápda ya que toda decodfcacón desde IR2 se realza luego de un tempo prudencal de la tran. scón. Para cubrr una nstruccón completa se necestan 4 crcuí^ tos de los anterores. IR2 no necesta retener los 6 bts de IR. En una ns - truccón con referenca a memora, los últmos 8 bts del desplazamento no se utlzan., Cuando se trata de una ns_ truccón de entrada y salda, los últmos 8 bts se decod_ fcan desde IR. Una nstruccón artmétca y lógca ter-

250 mna su ejecucón durante su permanenca en IR. La fgura 7.- presenta los dos' nveles del Regstro de!! Instruccones con sus correspondentes relojes de carga. RMO CP BO B B2 B3 B5 B6 B7 B9 B BU DO DI D2 D3 25S8 2 3 O P Q 9 P Q Q - CP 2 D3 25S8 Q2 3 >J ; r r CP 2 3 E 25S8 Q2 3 bj r B2 B3 BU B5 DO DI D2 3 CP 2558 O2 3 >- 2 3 cu Q2 3 DO 2 3 CL O CP 74LS75 Ql 2 Q3 - T2- EIR EIR2 Fgura 7ll-l [ El cambo de IR a IR2 se realza'un tanto antcpadamente a la transcón de IR. los crcutos de IR2. Esto para satsfacer el tfrhold de

251 2.- DECODIFICACION Y CONTROL DEL TIPO DE CICLO GENERADO EN LA MEMORIA : Conforme se explcó anterormente, cuando se ejecuta una - nstruccón con referenca a memora pueden generarse tres! cclos de trabajo: Lectura (L), Escrtura (E) y Lectura Mp_ dfcacón y Escrtura (LME). El control necesta al menos 2 líneas para selecconar - cualquera de estos cclos. De acuerdo a los requermentos mpuestos en el dseño de la Undad de Memora se establecó el sguente códgo: Tpo de Cclo Códgo A.W Lectura O O Escrtura :> Lect. Modf. Escrt.,, O No operacón O Analzando-en qué crcunstancas debe generarse cada cclo se puede conclur que: Se solctará un cclo de Lectura en caso de:.- Traída de nueva nstruccón Ejecucón de nstruccones: LDA, JMP y JSR. 3.- Drecconamento Indrecto. Se solctará un cclo de escrtura en caso de:.- Ejecucón de una nstruccón STA. 2.- Inco de Interrupcón.

252 Se solctará un cclo de Lectura Modfcacón y Escrtura en caso de:..- Ejecucón de nstruccones ISZ y DSZ. 2.- Drecconamento Indrecto con ncremento o decremento automátco.. ; Cuando se realza un drecconamento ndrecto con o sn índce automátco, debe solctarse ncalmente el tpo - de cclo ndcado para luego generarse el correspondente a la nstruccón en ejecucón (capítulo IV numeral 4). El tempo efectvo para que el códgo envado sea aceptado por la memora se llegó a establecer que es el prmer terco de T2. Este tempo sn embargo, establece un retraso en el envío del códgo correspondente ya que el cclo se ncará a la mtad de TI. Por esta crcunstanca, se emplea una tercera señal que "avsa" a la memora con la antcpacón adecuada la llegada del códgo. A esta señal - la denomnaremos CICLO. Certas señales de la cadena de control srven de base para la decodfcacón de los dferentes cclos: Q2T Q4I para traída de nueva nstruccón. para drecconamento ndrecto con o sn índce auto_ ', mátco. : Q4M para la ejecucón de nstruccones con referenca a - memora! Q8 pa^a nterrupcones. La señal Q2T por s sola puede asocarse drectamente con

253 un cclo de lectura: Q2T R W R = Q2T W = O, La señal Q4I debe ser decodfcada junto con otra de índce automátco (F): F Con índce automátco Sn índce automátco Q4I F R W O O O O O O o o R = Q4I W = Q4I.F La señal Q4M debe dferencar cada tpo de nstruccón con referenca a memora: S = STA : JL = JMP v JSRv LDA Z = ISZ vdsz Las condcones "no mporta" colocadas en la tabla de verdad, corresponden en este caso a condcones que no pueden darse al msmo tempo.

254 - 29 Q4M JL S Z R W l' Q4M-JL S-Z /.' \x R = Q4M+S R = Q4M.S Q4M-JL S-Z y" \, 'V;! x! J W = Q4M.JL La señal Q8 puede asocarse drectamente al códgo de es - crtura: Q8 R W : R = W = Q8 Las señales de control consderadas como base no pueden ac tvarse smultáneamente y su duracón satsface todos los 4 requermentos de tempo. Esto faclta el dseño de la - red decodfcadora que puede ser mplernentada como se mues_ tra en la fgura 7.2. Todas las señales se sncronzan con T2A y TI para que el códgo llegue a la memora al tempo precso.

255 TI Q2T (IRl)r STA O Q2T CICLO (IRl)r JL QB T2A' Fgura 2-

256 l! í l II 3.- DECODIFICACIONES ASOCIADAS Á SEÑALES DE DEMORA Una vez establecda la transcón de IRl a IR2 puede ana_ lzarse con mayor detenmento él tempo dsponble para cada señal de decodfcacón. El tempo que una nstruccón permanece en IRl es 4 na_ nosegundos luego de ncada su ejecucón. En el caso - de nstruccones con referenca!a memora, éstas se ncan solctando un cclo que puede o no puede ser aceptado nmedatamente por la memora. Cuando la solctud es aceptada 'de nmedato, las seña - les asocadas con la demora: Q4I y Q4M, permanecerán actvas mentras la nstruccón que las nca está toda - vía en IRl. Toda decodfcacón relaconada con estas - señales debe por lo msmo tomarse desde IRl. Cuando el cclo de memora solctado no es aceptado nmedatamente, la señal de control nvolucrada se mantendrá actva mentras se acepta el peddo, pero no así las decodfcacones asocadas que desaparecerán con la tran scón de IRl a IR2. Convene por tanto retener de algu_ na manera tales decodfcacones:. La alternatva planteada como solucón en este caso utlza bestables que mantenen las señales por el tempo deseado. Las señales que deben ser tratadas de esta manera son: STA y STA en la cadena de control y en la red del tpo de cclo.

257 JL en la red decodfcadora del tpo de cclo. La msma stuacón ocurre cuando se realza una nstruccón STA con drecconamento ndrecto. Mentras el proceso ndrecto no ha culmnado, es necesaro que la decodfcacón STA y STA tomadas desde IR se mantengan, El crcuto que permte realzar esta retencón se pre - senta en la fgura (IRl)r JL (IRl)r STA STA JL Rl) STA (I Rl) J CP CP QU Q5I TÍA \ Q Fgura 7.3-

258 DECODIFICACION DE LOS CONTROLES EN LOS CIRCUITOS DE LA UNIDAD ARITMÉTICA Y LÓGICA SELECCIÓN DE DIRECCIONES EN LOS'REGISTROS.- Los regstros a drecconar_ se en los crcutos 7472 son ses. Cada uno se selecco_ na de acuerdo a la nstruccón en ejecucón: Nombre ACI CP ACÓ ACI AC2 AC3 Códgo : o - Regstros índce (R).- Las nstruccones con referenca a memora tenen la posbldad de trabajar con seleccón de Regstro índce. Son los - bts 6 y 7 de la nstruccón los que determnan tal cosa: b6 b7 Drecconamento O O +w8/aci w8/aci + CP ' O ±w8/aci + AC2 ±ü)8/aci + AC3 La seleccón de üj8/aci sempre estará dada por sn mportar el estado de b6 y b7. Para el resto de regstros tenemos:

259 b6 O b7_ O Códgo CP O AC2 AC3 : : ; índce = b6.b6.b7 La condcón "no mporta" dada a b6 = O y b7 = O obedece a que en tal stuacón, en realdad no mporta s se se^leccona y hablta la lectura de cualquer regstro, porque la decodfcacón del tpo de operacón en el generador de funcones asegurará el trabajo correcto. Acumuladores (AC).- Las nstruccones LDA, STA, DI, DO y todas las artmétcas actúan sobre - alguno de los acumuladores. La decodfcacón que selec cona a cada uno de ellos esta dada úncamente por los - bts correspondentes en cada formato: LDA: AC b3 b4 STA: DI: DO: AL: AC AC AC ACS ACD b3 b4 b3 b4 b3 b4 bl b2 b3 b4 Decodfcacón por Cclos.- Los códgos de seleccón de los regstros pueden controlarse con las señales de reloj concdentes. La tabla que sgue resume todas leccón. Se consdera las tres las posbldades de seéntradas que para este -

260 ; * u j propósto ofrecen los crcutos RS Cclo Regstro Dreccón Causas TO CP Traída de nueva nstruccón. Interrupcones. Funcón "Deposte". *ACI Drecconamento a memora. Envío del códgo del dspos, tvo a la Interfase. TI *ACD b3 b4 Instruccones AL. T2 *CP Instruccón.JSR. RWS2 AC b3 b4 Instruccones STA y DO. Cclo Regstro Dreccón Causas Funcón "Examne AC". TO *R b6 b6 b7 Drecconamento a- memora. AC b3 b4 Instruccones DI. Funcón "Deposte AC". TI *ACS bl b2 Instruccones AL. T2 *AC! Llegada de nueva nstruccón. Interrupcones. AC b3 b4 Instruccón LDA. CP Funcones "Comenzo" y "Exan_ ne

261 .: WS I* Cclo Regstro Dreccón Causas TO *AC3 Instruccón JSR. CP Instruccones de salto con dd recconamento ndrecto. TI *CP Traída de nueva nstruccón. Instruccones JMP y JSR. T2 *ACD b3 b4 Instruccones AL. Los asterscos (*) señalan los regstros cuya seleccón se ha escogdo como permanente mentras no se presente o_ tra alternatva. Todas las dreccones se decodfcan utlzando los crcutos 74S53 que son multplexers dobles de 4 a. En realdad se necestarían sólo tres entradas al multplexer (una para cada cclo),sn embargo, se aprovecha la cuarta entrada en el cclo cuya decodfcacón es más compleja. TO produce los mayores cambos por lo que se decdó dv drlo en T y T"2. Decodfcacón en RS Cclo T: Cclo T2: Cclo TI: CP ACI ACD RS RS RS RSl RSl RSl b3 RS2 RS2 RS2 b4

262 Cclo T2: La seleccón del Contador de Programa (CP) en el caso de una nstruccón JSR concde con la llegada de tal nstruc_ cón al IR. Resulta por lo msmo mposble condconar la seleccón de CP a la ocurrenca de tal nstruccón, es p.o'r ello que en este caso se mantene la decodfcacón - de CP sempre que no se ejecute una nstruccón STA, DO o la funcón operaconal "Examne AC". Una señal común a las tres últmas alternatvas y que ade_ más satsface las condcones de tempo para esta decodfcacón es QS (a la entrada del bestable Q5S-véase el a nexo 3). CP AC QS RSlo RSl RS2 b3 b4 RSlo = QS La decodfcacón de b3 y b4 se realza desde el IR (con retencón por una posble demora en la memora) en el caso de STA y DO ; y, desde DA y DA2 en el caso de "Examne AC" (EAC): La tabla de verdad que descrbe el proceso de decodfcacón para este caso se preséntala contnuacón:

263 QS b3 EAC DAl " QS b4 EAC - DA2 RSl QS-b3 EAC-DA ' oí V» -- [! - -~ «- RSl = QS.b3.EAC + QS.DAl.EAC = QS.b3.EAC. QS.DAl.EAC QS-b4 EAC-DA2 l'l í.t í n Mj! t \/ / = QS + DA2.EAC + b4.eac RSl 2? = QS. EAC.DA2 EAC.b4

264 Decodfcacón en RWS2 Cclo T: Cclo T2: Cclo TI: AC R ACS RWS2 RWS2 b6 RWS2 RWS2 b3 b6 RWS2 bl RWS22 b4 RWS2 b7 RWS22 b2 b3 y b4 se toman desde IR2 en caso de una nstruccón DI o desde DA y DA2 en caso de "Deposte AC" (DAC). Las entradas RWS2 en T están dadas de acuerdo a las s guentes ecuacones : RWS2 = RWS2a = DAC.DA + DAC.b3 RWS2t = DAC.DA. DAC.b3 RWS22 = DAC.DA2 + DAC.b4 RWS22 = DAC.DA2. DAC.b4 Cclo T2: En este caso se utlza la señal Q6M (desde la cadena de control para LDA) con el fn de selecconar AC. Tambén se emplea una señal común a los nterruptores operacona_ les "Comenzo" y "Examne", (SE), para decodfcar CP. ACI CP AC - Q6M O O S E

265 AGÍ CP AC - RWS2 O O RWS2 O O b3 RWS22 O b4 RWS2 = Q6M RVÍS2! = Q6M.b3 Q6M SE b4 O O O O O Q O O ' RWS22 o Q O Q6M-SE b4 p VM N' y RWS22 *= SE + Q6M.b4 RWS22 F= SE. Q6M.b4 Decodfcacón en WS Cclo T: Cclo TI: AC3 CP CP WS WS O WS o WSl WSl O WSl o WS2 WS2 WS2 Cclo T2: ACD WS b3 WS2 b4. ' Los códgos asgnados a los dferentes cclos son,

266 Sdo Códgo en el multplexer T T2 TI T2 A B T se decodfca en los sguentes casos:.- Traída de nueva nstruccón (TA). 2.-Interrupcones (QIT2). 3.- Funcón operaconal "Deposte" (D). 4.- Instruccones DI (QT). 5.- Funcón operaconal "Deposte AC" (DAC). 6.- Instruccón JSR (II). Todas estas señales tenen la funcón común de seleccp_ nar T por lo que pueden ser analzadas como s se tra_ tara de una señal únca S. La fgura 7.4- presenta la decodfcacón general con sólo 4 multplexers, manejando WS ndependentemente. Las característcas crcuítales dnámcas establecen tempos de "preparacón", por lo que para todos los cclos se utlzan los relojes TA' (con adelanto de.l/3t) empleándose además retenedores que garantcen la seleccón el tempo mínmo necesaro;. Los retenedores utlzados son los crcutos 344 que - tenen saldas complementadas (jüíótese que a los contro_ les de los crcutos 7472 en dealdad llega el nver-

267 r-\ r- td en H

268 so del códgo propuesto ncalmente] TO TI T2 S A B. A = TO /_!_! x \ TO-T x\ p T2-S x! 7 B = TI + S B = TI + TA + QIT2 + D + QT + DAC + II B = T.TA.QIT2.D.QT.DAC.I SELECCIÓN DE OPERACIONES EN LA UAL.- El crcuto genera dor de funcones (Am 256) dspone de ses líneas para seleccón de la o peracón correspondente. Las nstruccones que producen las mayores varantes son en este caso las artmétcas y lógcas. Los bts 5, 6 y 7 de estas nstruccones defnen la funcón a real:l zarse:

269 b6 b7 Instruccón Regstros^ Operacón Entradas A B COM ACS A - B - ACS NEG ACS + A - B ACS MOV INC ACS ACS + A + A + B B + ACS ACS ADC ACS 4- ACD A - B - ACD ACS SUB ACD - ACS A - B ACD ACS ADD ACS + ACD A + B ACD ACS AND ACS ACD A A B ACD ACS La nstruccón COM se ejecuta por medo del "Complemento de Raíz Dsmnudo" del número contendo en ACS: COM(ACS) = O - ACS - De la msma manera se utlza el"complemento de Raíz" - r'el contendo de ACS para realzar la nstruccón NEG: NEG(ACS) = O - ACS La necesdad de controlar en estos dos -casos las entradas A del generador de funcones, ponendo ceros, post blta la seleccón de operacones descrta para MOV e INC donde tambén las entradas A son ceros. Además de los códgos de operacón empleados por las ns_ truccones artmétcas/ se ncluyen algunos más, necesaros en el resto de nstruccones. Operacón Causa A + B A Cálculo de Drecpdn Efectva. Cálculo de Dreccón Efectva.

270 Drecconamento Indrecto. Instruccón STA. Instruccón JSR. Instruccones de Entrada y Salda. Funcón operaconal "Examne". Funcón operaconal "Deposte". Interrupcones. A + Traída de nueva nstruccón. Instruccón ISZ. Drecconamento Indrecto con Incremento Automátco. Interrupcones. A - Instruccón DSZ., Drecconamento, Indrecto con Decremento Automátco. A contnuacón se presenta una tabla resumda de las funcones utlzadas junto a su códgo correspondente Operacón A A + A - A + B A - B - A - B Códgo de Seleccón M SO SI S2 S3 Cn O O O O O O O O O o o o o o o o o o - o

271 l ; sgue... [ A + B + ; O O O O A A B Decodfcacón por Cclos.- Cada operacón se seleccona para que actúe en el cclo especfco. Cclo TO: Operacón A + B o -^ Causa Cálculo de Dreccón Efectva. A + Traída de nueva nstruccón (O?). ' Interrupcones (Q5S). A Instruccones de E/S (Q2E/S). Funcón operaconal "Examne",(E). Funcón operaconal "Deposte" (D). Los dferentes códgos se asocan a señales de control (escrtas entre paréntess) que se ponen a L. sujetándo_ se a la ocurrenca de las causas que los producen. No se ncluye una señal para el cálculo de dreccón efec tva porque ésta será la condcón permanente mentras - no pase otra cosa. En el cálculo de dreccón efectva se debe selecconar A cuando se trabaja con drecconamento en págna cero y A + B en todos los demás casos. Los bts que determnan esta stuacón son el 6 y el 7.

272 b6 b7 Operacón Códgo de Seleccón M SQ SI 32 S3 Cn O O O O A A + B A + B A + B. O O O O O O O O o o o M - SI = S2 = O,! [ SO «S3 = b6 + b7 = Y Cn = í I Debe tenerse presente que la fujncón "Examne" trabaja con la cadena de traída, por lo!-'-que cuando E se actva T tambén lo hará y en ese caso E = T. Cuando se nca la traída de ufaa I I nueva nstruccón T se actva pero no as E, en cuyp caso E y T son vara-,. t: bles dstntas. ; Las señales T y Q5S así como Q2JE/S, E y D nunca serán smultáneas. >! ' Esto determna qu^; las úncas combnaco_ nes posbles sean: '! ' ' 5. Q5S_ E B. Q2E/S Operacpjn Códgo de Seleccón. I M SO SI S2 S3 Cn V O A, A + P OY O O Y j A S 2. A 2 A ]. O O O *! 8 A + l ^ I 6 A + Í O O O O O O!

273 donde: s K í /x] x x u M = Sl-= S2 = O x) x! I x) /I x \ Cn xl Y x x; T-Q5S-E D-Q2E/S = T + Q5S. E Cn = Q5S.T + E Cn = Q5S.T. E La no smultanedad fáclmente con: de las señales permte trabajar más A =? -f B = Q2E A B b6_ b7 SO=S3. ; A-B b6-b7 SO = SO = '?} T A x = A.B.b7 + A.B.b6 = A.B (b6 + b7) SO = S3 = T +Q5S. Q2E/S E + D Come Como SO y S3 permanecen guales cuando se actva E o T, puede trabajarse sólo con T que es común a los - r\ SO = Q2E/S S3 fu + T.Q5S.Q2E/S.T.D.Y E + D SO = S3 =: T.Q5S.D.Q2E/S.Y SO = S3 =! T+Q5S.D. Q2E/S. b6.b7

274 239 - Cclo TI: Este cclo ncluye ú de las nstruccones Operacón b5_ b6 b7_ M SO SI S2 S3 Cn A B A - B - O ACS A - B O ACS A + B O ACS A A A A A + B + - B - TD + B A B O ACS ACD ACS ACD ACS ACD ACS O ACD ACS El control de las entradas A del crcuto generador de funcones puede realzarse con el bt 5: A = bs.acd Las demás entradas de control se dan por las sguentes ecuacones: b5-b6 b7 b5-b.6 b7 b5-b6 b7 /I \ N' I/ ' f > V, V' ^ M = b5.b6.b7 SO = S3 = b6 (l A :M SI =;b6 + b5.b7 SI =, b6. b5.b7

275 b5-b6 b7 N b5-b6 b7.!/' ' v S2 = b6 Cn = b7 Cclo T2: Antes de hacer el estudo de las operacones a decodfcarse en este cclo, se analza el proceso de índce automátco que presenta certas característcas especales. Cuando se dreccona ndrectamente las localdades de - memora.2 a 27 y 3 a 37 se produce un tí o o o proceso de índce automátco que ncrementa su contendo en o lo decrementa respectvamente. La decodfcacón para índce automátco se realza en - la sguente forma: Saldas del 256 Dreccón Operacón Códgo F of F,Fx " *, ffj 5 (Octal) 2 A + 2 A + 22 A + 23 A + 24 A + 25 A A + 27 ; ;A + 3 A - 3 j! A 32 A - 33 ) A - M so SI S2 S3 Cn

276 24 sgue A A - A - 37 A - Las saldas del crcuto generador de funcones FI a FU pueden ser unfcadas en una sola varable: F = FI FI o + FTT de tal manera que F = O ndque la ubcacón de las localdades de memora en el rango de 2 a 37n. o o El proceso de índce automátco está condconado a un - drecconamento ndrecto. La señal F debe por lo ms mo ser controlada por una señal que avse el tpo de dreccón. La mejor alternatva es utlzar una señal des_ de la cadena de drecconamento ndrecto ya que cuando se produce una nueva referenca ndrecta F = (Ver ca pítulo I numeral 4). La decodfcacón de F' se realza algunos cclos de reloj T antes de emplearse en la seleccón d'e proceso ín - dce. Esto crea la necesdad de retener F hasta su ut_ lzacón efectva. La señal de drecconamento ndrec_ to puede entonces actuar sobre el sstema de retencón (reloj de un bestable tpo D) o ben ntroducrse en la red decodfcadora de F'. : S ben F no es parte de la dreccón envada a la memo í; - ría, debe consderársele en lajdecodfcacon de F para

277 asegurarse que en una segunda referenca a memora se ac_ tve el proceso de índce automátco sólo con dreccona^ mento ndrecto. Con este objeto se emplea la señal Q7I (desde la cadena de dreccón ndrecta) en la s - guente forma: En la prmera referenca a las localdades 2R a 37: F' = O, Fo = O y Q7I =. 8 - S el contendo de tales localdades una vez modfcado nvolucra un nuevo índce automátco: F l= /F ~ly Q7I «. Por consguente s postulamos F = cuando se realza - un proceso de ncremento o decremento automátco tenemos: F F Q7I F p'-fo Q7I (l /) \ ^SLíp F = F + Fo -Q7I + Fo -Q7I F = F ' + (Fo Q7I) La-fgura muestra el crcuto que decodfca y retene F. La señal I que ntervene en el reloj de los retenedores vene desde la cadena de dresjponamento ndrecto. I ' RM fja el tempo correcto.

278 RMl Fgura Ahora se puede escrbr las ecuacones que defnen las er tradas de control durante un proceso de índce automátco M = F SO = SI = S2 = S3 = Cn = F.Fj. <t El planteo realzado para índce automátco permte desarrollar con mayor facldad la decodfcacón de operaco_ nes en el cclo T2: Operacón A Causa Instruccón JSR. Instruccón STA. A + Drecconaménto Indrecto,;! J - Interrupcones (QIT). í í b ' Instruccón Í'SZ (ISZ). Drecconaménto ndrecto con ncre_ Í '! _ mentó automátco (F).

279 A - Instruccón PSZ (DSZ). Drecconamento ndrecto con decre_ mentó automátco (F). En este caso se ha escogdo la operacón A como permanente mentras no ocurra otra cosa. Todas las nstruccones con referenca a memora pueden - nclur índce automátco. Esto supone que s IS2 o DSZ tabajan con ncremento o decremento automátco, prmero debe actvarse F y luego el códgo de la nstruccón co - rrespondente. Operacón ISZ DSZ F F 2 Códgo de Seleccón A A A + A - A - A - A + A + M ;;! x í í : : x x so SI S2 S3 Cn M = O

280 ISZ-DSZ ISZ-DSZ a l'l!x \' w - x A x x! x/ SO = SI = S2 = S3 = DSZ 4- F. SO = SI = S2 = S3 = DSZ. Cn = ISZ.F 4- Cn = ISZ.F. F.F La decodfcacón de ISZ y DSZ se toma desde IR2. En el caso de producrse una nterrupcón luego de ejecutada u- na cualquera de estas nstruccones, IR2 segurá mante - nendo el códgo de tal nstruccón. Esto provocarla que durante la nterrupcón se seleccone la operacón A + o A - en vez de A. Se solucona este problema añadendo en las ecuacones anterores la señal QIT (desde la - cadena de nterrupcones) en la.sguente forma: SO = SI = S2 = S3 = (DSZ+QIT). F.F2 Cn = (ISZ+QIT).F. F.Fa El dagrama general de la seleccón de operacones se rea_ lza con dos multplexers dobles, de 4 a (939) conforme se muestra en la fgura La decodfcacón del tpo de ccí se realza controlan- : \o las entradas de seleccón d

281 u q gq (Ta) 25 cs=os q.z *z 6C6 qc qz qo»c *

282 TO TI T2 JL S Cclo T2 TI TO, S = TO. S - T~2 CONTROL DEL SELECTOR.- El trabaj ídel bloque denomnado se ; lector quedó delmtado ya en las - seccones anterores. Su accón puede ser esquematzada en dos hechos mportan - tes:.- Actúa sobre las entradas A del generador de funcones, 2.- Controla el paso de una palabra completa manejando separadamente sus bytes. Es el cálculo de dreccón efectva el que provoca el se - gundo punto ya que; s la dreccón es en págna cero, en las entradas A del generador de funcones deberá tenerse: En los 8 bts más sgnfcantes: fu ceros '' En los 8 bts menos sgnfcantesp el Desplazamento (D) j r de la nstruccón j. De la msma manera, s se utlza türecconamento relatvo o con regstro índce se tene En los 8 bts más sgnfcantes: sgno (b8)

283 En los 8 bts menos sgnfcantes: el Desplazamento (D) de la nstruccón A contnuacón se analza el control del bloque selector tratando por separado sus bytes. Byte menos sgnfcante s' Las seleccones posbles son: Entradas Paso de... Cclo Causa B ceros T2 Generacón de la dreccón ce. ro dorante una nterrupcón - : ' TI (QITÍI). l j Instruccones artmétcas cuyo bj: 5 = (Q2A.T = Q). A datos T2 Instruccones ISZ y DSZ (Q6MI) \n ndrecta (Q6MI). Las señales asocadas a cada eventq» venen de la cadena de r; \ control, por lo que su ntervencó!n asegura la accón co - l rrespondente en el tempo corree t q. Sólo el reloj TI se utlza junto a Q2A (Q) porque la Cadena de nstruccones artmétcas no dspone de una señalj exactamente en ese ntervalo de tempo. La señal Q6MI esta dada por: Q6MS 4 Q6I (ver anexo 3) ser do por lo msmo común a las nstruccones que modfcan la memora y a un drecconaraento ndrecto. t El bloque selector está ntegrado por multplexers cuádrut. pes de 2 a (74S257). En el caso/-del byte menos sgnf_ } í cante sus entradas A se conectan al transeeptor de barra pa

284 ra el paso de datos y las B a ceros. Las entradas de control OE" y seleccón S se decodfcan en la sguente forma: Recuérdese que: s_ OE las saldas adoptan el estado de las entra_ das A. las saldas se ponen en un estado de alta mpedanca. las saldas adoptan el estado de las entra_ das B. las saldas se ponen en un estado de alta mpedanca. Q6MI QIT Q b5 OEm Sm o - o o Q6MI-QITL Q-b5 l", o o o o OEm = Q6MI.Q.QIT + Q6MI.b5.QITl OEm = Q6MI.QIT (Q+b5) OEm = Q6MI.QIT. Q2A.Tl.b5 'x ^ lj x/ Sjl = Q6MI

285 Byte más sgnfcante Las seleccones en este caso son: Entradas Paso de... Cclo Causa B ceros T2 Generacón de la dreccón - cero durante una nterrup ~ cón (QITl). TI TO Instruccones artmétcas cu_ yo b5 = O (Q2A.T = Q). Drecconamento en págna - cero (bo =, b6 = b7 = ). B sgno TO Drecconamento relatvo o con regstro índce (bo = O, b6 4- b7 = ). A datos T2 Instruccones ISZ y DSZ (Q6MI) Dreccón ndrecta (Q6MI). La dferenca en la decodfcacón con el byte menos sgn fcante, se encuentra en el drecconamento,en págna cero, relatvo o con regstro índce, mantenéndose gual pa_ \a todo lo demás. Nótese que es lo durante TO mentras que los otros no. La accón de los controles en el byte menos sgnfcante (OEm y Sm) debe por tanto tambén;actvar aquellos correspondentes al byte más sgnfcamos en los casos comunes. í Los bts 6 y 7 determnan el tpj.de dreccón por lo que puede crearse una varable artfcal C = b6 + b7 de tal - manera que para este caso:

286 S C = O, en las entradas B del selector se ponen ceros. S C =, en las entradas B del selector se pone el sgno que es gual al b8. La señal Q2M tomada desde la cadena de control para ns - traccones con referenca a memora dentfca la ejecu- - cón del cálculo de dreccón efectva. Su empleo en la decodfcacón permte un ahorro consderable de crcuí - tos. OEm Sm Q2M o OEM SM o OEm-Sm Q2M ^ n OEM = Q2M.OEm - OEm-Sm J. _- - ~ -v,-- Q2M /'l f \ v N,. SM = Sm + OEm SM = Q6MI + Q6MI.Q.QIT + Q6MI.b5.QITl SM = Q6MI = Sm La decodfcacón de las entradas BM para el paso de ceros o del sgno se realza por medo de la varable artfcal C. La fgura presenta la dsposcón completa dada al bloque selector.

287 OEM ISM be 7 S257 REM -Cbl del sgno) OEM SM Q2M <J DATOS DESDE EL TRANCEPTOR OEm 7A5257 7ÍS257 Sm RElm QIT b5 ÍIR) I TI *2A Fgura OErn Sm >\/ 74S257 Q6MI

288 árbü Q2M OErn C b8 BM O O O O O O O Q2M- Em C-b8 ' v -s. V BM = OEm.C.bB ) BM = OEm.bS. b6.b7 DECODIFICACION DE LA ENTRADA DE CONTROL REÍ.- Anterormente habíamos supuesto sempre habltada la lectura de la seccón de los regstros En realdad sólo cuando se hablta el selector debe nhbrse REÍ por lo que su decodfca cón se realza con: RElm = OEm REM = OEM

289 5.- DECODIFICACIONES ADICIONALES CONTROL DEL DESPLAZADOR Y DEL LINK.- Desplazador : En el capítulo III se dseñó el desplazador con crcutos multplexers 939. La seleccón escogda pa_ ra las entradas de control junto a la accón corresponden_ te se presenta a contnuacón: b8 b9 SO SI Nnguna accón 2 Rotacón a la zquerda Rotacón a la derecha 3 Intercambo de bytes La decodfcacón de las entradas SO y SI en este caso es drecta, basta condconar su accón a las nstruccones - artmétcas (bo = ). bo b8 b9 O. O SO SI o o o o o o bo-b8 b9 í! U O l í o o SO = bo.bs o bo-b8 b9 l'l O. Sl = b.b9 /demás, en el ntervalo de accón de una nstruccón a- rtmétca se fja el trabajo de(l desplazador sólo a T2A', ; ya que podría alterarse el contendo del contador de pro-

290 grama al solctarse una nueva nstruccón en ese lapso de tempo. 5 = bo.b8.t2a 5 = bo.b9.t2a Lnk : El crcuto que controla el contendo del lnk se presenta en el capítulo III, fgura Las entradas a decodfcarse son SO y SI en los multplexers correspondentes. El crcuto que maneja el paso de FO y F5 forma parte bá_ scamente del desplazador por lo que sus entradas estarán controladas por las msmas señales decodfcadas anteror mente para este bloque. Los bts y establecen el valor base, por lo que: 5 = blo 5 = bll CONTROL DE SALTOS (SOBREPASO DE INSTRUCCIÓN). - Las nstruccones artmétcas, de modfcacón de memora y aquellas de entrada y salda que especfcan un salto - pueden sobrepasar la sguente nstruccón en secuenca. El crcuto desarrollado para tal'objeto se presenta en - la fgura La decodfcacón de la señal de salto para los tres ca - t ; sos posbles se trata a contnuacón: Instruccones Artmétcas.- Esftas nstruccones realzan uría prueba sobre el carry y el resultado de acuerdo a sus bts 3, 4 y 5 (Ver capí-

291 tulo I numeral 4). b!3 b!4 b!5 O O O O O O O O O O O O O O O O O o o o o o o o o o o o o o o o o o o o o o o o o o o o o o o o o o o o o o o o o o o o o o o o o o o o o o o o o o o o o o o o Salto o o o o o o o o o o o o o o o o bl3-bl4-b!5 C-R --ú kll O TL^ * ~ \- ss V rí] KT L J 'T ^ SAAL = bls.c.r + bl4.b!5.r + bl4.b!5.c + bl3.b!5.r bl3.bl4.bl5 + bl3.b!5.c = bl5~(bl4,c+bl3.r) + b!5. (b!3.c+bl3.bl4+c.r+bl4.r) = b!5(bl4.c+b!3.r) 4- b!5 (C(bl3+R) + b!4(b!3+r)) - bl5"(bl4.c+bl3.r) + bl5. (b!4.c).(b!3.r) = b!5 (bl4.c+b!3.r) + b!5. (bl4.c+b!3.r) SAAL = b!5 (b!4.c + b!3.r)

292 ,! { ' Instruccones de Modfcacón de Memora.- Las nstrucco_ provocan un salto cuando el resultado es cero: nes ISZ y DSZ S: ID = ISZ + DSZ SAID = ID.R Instruccones de Entrada y Salda que especfcan un sal- to.- Estas nstruccones prueban el estado de los bestables - Ocupado, Termnado, de Interrupcones y de Falla de Poten_ ca. Los bts 8 y 9 determnan las accones corresponden tes tanto para las nstruccones normales (DZ = ) como - para las de códgo 77 (DZ = ). DZ_ b8_ b9_ Saltar S el bestable de Interrupcones es S el bestable de Interrupcones es O O O S el bestable de Fuente es O l í S el bestable de Fuente es O S el bestable Ocupado es S el bestable Ocupado es O S el bestable Termnado es S el bestable Termnado es O La condcón de salto, en este caso, se realza con un me do multplexer doble de 4 a, cuyas entradas de control (SO = DZ y SI - b8) selecconan el paso del contendo del bestable correspondente hack la salda Z del multple I xer.

293 Z_ b9 Saltar x: O O SASKP = 2 b9 La fgura 7.5- muestra el crcuto completo que determna la condcón de sobrepaso y produce la señal de reloj SA que actva el crcuto de salto de la fgura Los relojes CK, CK2 y CK3 fjan la accón de cada caso al tempo precso (Ver anexo 6). o INT T FP 2 ÜR) b8 CK3 Fgura:7.5-

294 CONTROL DEL BIESTABLE DE INTERRUPCIONES.- Las funcones especales de códgo 77, con excepcón de las de salto, determnan por medo de sus bts 8 y 9 la habltacón o deshabltacón de una nterrupcón. b8 b9_ Accón O O Nnguna Poner a el bestable de Interrupcones 'O Poner a O el bestable de Nnguna Interrupcones El control del bestable de Interrupcones se realza con_ forme a la fgura Tambén en este caso CK fja el cambo al tempo correcto. b9 INT (IR:) (IRl) b9=f> bs CK Fgura DECODIPICACION DE LAS DEMORAS DE EJECUCIÓN.- Las nstruccones con referenca í a memora y las de entra_, jj da y salda están sujetas a demoras especales en su ejecucón (capítulo V numeral 9). Las secuencas que producen tales demoras son: (DI) LDA-STA cuando concden.los acumuladores.

295 DI y D5 con Q5M D2 y D3 con Q6 D4 con Q3E/S CONTROL DE JSR E INSTRUCCIONES UN DIRECCIONAMIEWTO RELA- TIVO.- La nstruccón de salto a subrutna y aquellas con drecconamento relatvo emplean de alguna manera el contendo del Contador de Programa, ben para depostar la drec_ cón de retorno en AC3 durante la ejecucón de JSR o para realzar el cálculo de la dreccón efectva en el caso - de un drecconamento relatvo. S prevamente a la nstruccón JSR se ha solctado una nueva nstruccón, el CP se ncrementa en y queda con - la dreccón que sgue secuencalmente a JSR (dreccón de retorno). La ejecucón en polducto, sn embargo, no garantza el ncremento prevo de CP; por. lo que, conforme se explcó en el capítulo IV, se desarrolla un crcuto que realza tal ncremento cuando la secuenca normal de operacón no lo ha hecho. Esta modaldad de control - sobre el contendo de CP oblga/ cuando se ejecuta una nstruccón con drecconamento relatvo que no es de -- salto, ha hacer el peddo de la sguente nstruccón mpdendo el ncremento normal4e CP. í La crcutería necesara para jrrealzar lo explcado debe controlar:?.- S prevamente a la ejecucón de JSR o de un drecco

296 (D2) ID -JSR (D3) STA-JSR (D4) DO -JSR (D5) LDA-DO cuando concden los acumuladores. Cada nstruccón se toma desde uno de los nveles del Regstro de Instruccones. La seleccón de acumuladores en LDA, STA y DO está dada por los bts 3 y 4, por lo que la red que decodfca su concdenca se desarrolla en la s_ guente forma: (IRl) b3 (IR2) b3 (IRl) b (IR2) Fgura La red general que decodfca todas las alternatvas se da en la fgura UK) JSK \ Q2 ^J (IRl) DOvSTA [ln ) _DA CIR2) DOvSTA >DlvDS ~~y DLf- Q5M.. Q3 E/S ]P~^ Fgura j7j. 5-4 DCF es una señal que se actvar^ por una sola de las se- H cuencas planteadas por lo que es posble asocarla con la señal de control específca :l j

297 namento relatvo hubo un peddo de nueva nstruccón. 2.- La señal de demora de ejecucón en la cadena de nstruccones con referenca a memora. 3.- La seleccón de operacones en el crcuto generador de funcones y la seleccón del CP en los regstros de la UAL. Los puntos 2 y 3 están sujetos a la realzacón del ncremento adconal cuando el flujo normal no lo ha hecho. La fgura muestra el dagrama esquemátco del con - trol explcado. Las señales más detalladas pueden encontrarse en el anexo 3. DETECCIÓN DE PEDIDO PREVIO AL CONTROL DE DEMORA DE EJECUCIÓN AL CONTROL DE OPERACIONES (CS) T2A L> AL SELECTOR DE REGISTROS (ID Q5M Fgura DECODIFICACION DE LAS INSTRUCCIONES.- Todas las señales de decodfcacón deben tomarse desde el Regstro de Instruccones. El nvel (IR o IR2) des :;, de el cual se orgnan depende pe la nstruccón y de su tempo de accón. : A contnuacón se resume las prncpales señales asoca-

298 das a cada nvel. IR LDA STA JMP JSR JSR JMP SKP DZ DO DD LDA STA ISZ íy A, B, C DSZ A, B, C La decodfcacón, en cada casor se realza analzando los bts correspondentes del formado de nstruccones. Cuando una de estas señales se utlza junto a su cadena de - control se puede prescndr del bt O en la decodfcacón Códgo nstruccón k! b3_ b^ J ID LDA STA

299 De la tabla anteror se obtenen las sguentes ecuacones : JSR = bl.b2.b3.b4 = bl+b2+b3+b4 J = bl.b2.b3 ID = bl.b2.b3 LDA = ST.b2 STA = bl.b? = bl+b2+b3 = bl+b2+b3 = bl+b2 = bl+b2 ISZ = bl.b2.b3.b4 = bl-f-b2+b3 b4 DSZ = bl.b2.b3.b4 = bl+b2+b3. b4 Las señales necesaras para la ejecucón de las nstruc^ cenes de entrada y salda pueden decodfcarse de acuer_ do a sus bts 5, 6 y 7. Códgo b5 b6 b7 Instruccones A B C DI DO SKP NIO NIO-CPU DÍA DIA-CPU DOA O O l í DIB DIB-CPU DOB DOB-CPÜ DIC DOC SKP DIC-CPU í DOC-CPU } SKP-CPU r ^ O O DI = b5.b7 -í- b6.b7 = b7 + bs.b6 DO = b7 SKP = b5.b6.b7

300 A B b5.b6.b7 + b5.b6.b7 = b5(b6 b7) bs.be'.bt' 4- b5.b6.b7 = (blt + b5.b7) (b6 + bs.bt = b6. b5.b7 + b6. b5.b7 = b6(b5+b7) + b6(b5+b7 b6b5 + b6 b7 C = b5.b6.b7 + b5.bít.b7 = b5{b6 b7)

301 x x a á x 3 s Y a a: n H IIIA oünxdyo

302 CAPITULO FUI PRUEBAS EPERIMENTALES Y CONCLUSIONES.- IMPLEMENTACION La mplementacón físca del sstema dseñado en la presente tess se realzó sobre 4 plaquetas. Todas las técncas de ensamblaje estuveron encamnadas a facltar el trabajo de nterconexones y a mnmzar el rudo. La conmutacón de un crcuto TTL hace que cambe la corrente de polarzacón, provoca transentes por la carga y descarga de capacdades y mantene la conduccón so_ brelapada de sus transstores de salda. Además, un defectuoso retorno a terra se comporta para la corrente como una alta mpedanca generándose en ese punto un pco de voltaje no deseado. Los factores enuncados generan señales de rudo que podrían afectar la respuesta del sstema. Debe por lo ms_ mo recurrrse a técncas que aseguren el funconamento correcto. Se ha puesto especal cudado e(h el desacoplamento de la fuente y en consegur un buen r-etorno a terra, empleándo_ se para ello plaquetas especales (multlayer boards) con

303 barras para fuente en la parte frontal y para terra en la posteror, un plano de terra común a todas las plaquetas y capactores de desacoplamento para la rado - frecuenca y para las frecuencas bajas. La dsposcón crcutal en cada plaqueta es el resulta_ u do de un análss muy detendcp para, consegur prncpal_ mente dos cosas: la mínma dstanca entre conexones y el menor número de. saldas en cada plaqueta. La nomenclatura de las señales que entran o salen de ca_ da una de las plaquetas se ndca en las págnas sguen_ tes. S ben el reloj maestro no se.lo stúa en nngún lugar específco del control, la reducda toleranca en los tempos y el gran número de señales que los relojes deben manejar mpuseron la necesdad de generar los c - clos de reloj más crítcos en cada una de las plaquetas. La fgura 8.2- presenta las señales de reloj generadas adconalmente en el control. NOTA.- Para ncalzar el sstema antes de su utlzacón se emplea una línea adconal denomnada MR (Borrado Maestro) que pone a todos los bestables en su estado nactvo. f I,

304 TÍA PLAQUETA DE CONTROL j T2A TOA' T2A' TO D Q S75 n3 3 O" RM2 9 74SOO D RM2 9 Q 7 2 D 74S75 3 RM2 9 Q U NK r3 7 S2 Q J 29 RMl ' SOO 74SOO 7 SOO K 74SI2 T 29 RMO 3 Q RMO * RMl RM2 PLAQUETA DE DEEDDIFICACION, II TÍA T2A To TOA T2A TO Q RMl M AS75 4 _. RMl "* S75 4 _ RMl U 9 U) 2 3 7AS2 T3 RMO K 74S2 T3 RMO 3-7 q 74SOO 7ASOO RMO 9 ^\ RMO RMl RMl PLAQUETA DE CONMUTADORES TÍA' T2A' TOA TO T2 TO D Q n o ^ 6 C 74S75 7AS75 7AS75 7^52 74S2 5_ 3 5 _ Q. Q T6 T 6 Q RM2 ^ RM2 " RM2 RMO RMO I TI T2A h 74S2 7 RMO RM2 5 - Fgura).2-

305 : PLAQUETA DE CONMUTADORES (Vsta Posteror); LS74 74LS75 74LS LS8 74S SOO LS 74LS32 74LSOO S75 74S S2 74LS S8 74LS74 74SOS: 74S 74S 74LSOO S 74SOO 74LS74 74SO 74SOO 74SOO 74S S S S S S Í4ÍS

306 Señales que venen de: PLAQUETA DE CONMINADORES Plaqueta de Control Q5S Q2T Q6 Q2E/S T TA DQR CS Q7IR QS Q6M II Plaqueta de Decodfcacón HALO? ED2 EDI QIT2 b_4 (IR2) DIB DÍA b6(irl) b7 b5(irl) bl(irl) b2 b3r b7 b4r b6 b3 (IR2 Plaqueta de luces DA DA 2 D E Conmutadores externos START EAMINE EAM.NET CONTINUÉ INST STEP STOP RESET DEPOSIT DEP.NET MR Entrada y Salda' QT Plaqueta de AL P Reloj Maestro TO RMO RM2 RM

307 Señales que salen a Plaqueta de Control AN DS IE EAC DHC DH Plaqueta de Decodfcacón PLAQUETA DE CONMUTADORES RESET EAC Plaqueta de AL EC SO=S3 SI S2 M Cn RO(RS) R(RSl ) R2(RS2) ; 2W/RO(RWS) 2W/RÍRWS! ) 2W/R2(RWS2) WO(WS) W (WSl ) W2(WS2) Plaqueta de luces E(26S2)C Memora E(746)

308 979.. PLAQUETA (Vsta S S LÜM 74S LS8 6 74SOO 7 74SOO S26 74LS74 74SBE 74S2 74LS 74LS B S S2 4S LSOO 26 74S S2 ^ IH S LSOO 74SOO 74S LS2 74S S S33 74SOO SOO 74S 74S2 74LS«74LS 74S8 74S B LS75 74SOO 74LSOO 74J S26 74LS Í

309 Señales que venen de: PLAQUETA DE JlpNTROL Plaqueta de Conmutadores AN DS IE EAC DH DHC Entrada y Salda QT Conmutadores externos MR Plaqueta de Decodfcacón ID(IR2) bl2(!rl) LDA ( IR } QIT2 MSKO DO. J(IR2) b5(lrl) bl(lrl) b2(irl) b3+bo(irl) SA JSR(IRl) STA(IRl) DCP DR Plaqueta de AL bo (TB) F (R-W) F(Q7I) Reloj Maestro TO RMQ RM RM2 RM2 Memora ACT

310 Señales que salen a: Plaqueta de Conmutadores CS TA T DQR Q2E/S Q7IR QS Q6 Q2T Q5S Q6M II Plaqueta de Decodfcacón Memora E (26S2)M T2A T2A T2A Barra de datos b5 b!5 Plaqueta de luces CKC Q6MS S CST Q4T Q68 Q2A Q3E/S EIR EIR2 Plaqueta de AL CK Q6MI E (_2652) UAL RE 2 WE QA Q2M Q, Q2A JST Q7I Memora CKMDR W R CICLO

311 PLAQUETA DE DECODIFICACION (Vsta Posteror) 74S S8 74S86 74LS2 74SOO 74LS75 74LS S26 74S 74S2 74S75 74LS S86 74S2 74SOO 74SOO 74LS2 74S LS2 74S 74S8 74S LS8 74S LS LSOO LS S 74LS S74 74LS74 25S8 25S8 25S8 25S

312 - 276 PLAQUETA DE DE^JIFICACION Señales que venen de: Plaqueta de Conmutadores EAC RESET CD Plaqueta de Control Q2A EIRl EIR 2 Q3E/S Q4T Q68 Q6MS CST S Plaqueta de AL Barra de datos BO J3 B2 B3 B4 _B5 M J37 B8 B9 B Bll B2 B3 B4 B5 C R F(R-W) Memora CE Reloj Maestro TO RMO RM RM2 Conmutadores externos MR

313 277 - Señales que salen a: PLAQUETA DE DECOfflGFICACION Plaqueta de Conmutadores DÍA QIT2 56~{IR) ET(IRl) b5(irl) bl(irl) b2(irl) b7 b4r b6(irl) b3(ir2). DIB b4(ir2) EDI ED2 HALT b3r Plaqueta de AL S(d) Sl(d) S(l) Sl(l) AL WE2 b5(lrl) Entrada y Salda QE Plaqueta de Control ID(IR2) b!2(ir) LDA(IRl) MSKO DO J(IR2) b5(irl) bl(irl) b2(irl) b3+bo(irl) SA JSR(IRl) STA(IRl) DCF DR QIT2 Memora T2A

314 PLAQUETA DE ARITMÉTICA Y LÓGICA (Vsta Posteror) 74S 2 74SOO 3 74S S2 5 74LS S2 5 74S r- r S257 74S S S S S S S2 43

315 PLAQUETA DE ARITME ICA Y LÓGICA Señales que venen de: Plaqueta de Conmutadores EC SO=S3 SI S2 M Cn RO(RSlo) IRl(RSl) R2(RS2) 2W/RO (RWS) 2W/R (RWS ) 2W/R2 (RWS2) IWO(WSlo) W (WSl ) W2(WS2) Plaqueta de Control Q E(26S2)UAL JST QA 2GR(RE2) IGW(WEI) Q6MI. CK Q2M Barra de datos BO B2_ ü ÍÜL B6. B8~ B9 B B2 B3 B4 B5 Reloj Maestro RMO CK(7472)RM2 TI RM Q7'I Plaqueta de Decodfcacón S(l) S(d) Sl(d) 2GW(WE2) b5(ir) AL. ' Conmutadores externos MR

316 Señales que salen a: Plaqueta de Conmutadores PLAQUETA DE ARITMÉTICA Y LÓGICA Plaqueta de Control bo (TB) F(R-W) F(Q7I) Plaqueta de Decodfcacon C R F (R-W) Plaqueta de luces CM Barra de dreccones Al A2 A3 A4 A5 A6 A7 A8 A9 Al O All A2 A3 A4 A5

317 28 t. SEÑALES ENTRE PLAQUETAS (VKta nferor) GND AN Vcc MR EC DEP.NET TO DEPOSIT DS ' RESET CD P IE STOP HALT INST STEP CONTINUÉ ED2 EAM.NET EDI EAMINE QIT2 -: START b4 (IR2) W2(WS2) DIB IWKWSlj ) RESET IWO(WSlo) EAC 2W/R2 (RWS2) RMO 2W/RKRWS! ) DÍA DH b6 (IRl) DHC b7 (IRl) 2W/RO (RWS) RM2 R2(RS2) b5(irl) IRl (RSl ) bl (IRl) RO(RS) b2(irl) Q6M b3r(irl) E b7 (IRl) D Q5S DA2 Q2T DA Q6 QS b4r(irl) Q7IR b6(irl) Cn b3 (IR2) M Q2E/S QT S2 T SI TA SO=S3 DQR E(26S2)C CS E~(746) RM GND Vcc CONMUTADORES GND AN T2A'Vcc b!5 Q6MS T2A ID(IR2) T2A DS Q7I IE : MR bo (TB) - b5 b!2(irl) CKC T2 JST F (R-W)! LDA(IRl) EIR2 QIT2 EIR MSKO Q3E/S DO ' Q EAC Q2M J(IR2) QA F(Q7I) WE S RE2 DH E (26S2)UAL DHC ; Q6MI b5 (IRl) CK CS Q2A bl (IRl) Q68 b2 (IR-) Q4T b3+bo (IRl Q6M TO Q5S CKMDR Q2T RMO Q6 RM QS RM2 ; Q7IR RM2 ; Q2E/S ACT DQR SA T QT TA JSR(IRl) R STA( IRl) ; ; CICLO DCF, ; E(26S2)M CST 3 W DR - GND Vcc CONTROL

318 SEÑALES ENTRE PLAQUETAS (Vsta nferor) ' GND T2A S CST b3r (IRl) RM2 F (R-W) HALT Q6MS ED2 EDI b4 (IR2) DIB RESET AL WE2 S(l) Sl(d) SO (d) R C BO Bl B2_ CE Vcc DÍA ID (IR2) Q2A CD MR bl2(!rl) EIRl EIR2 LDA ( IRl ) QIT2 MSKO DO Q3E/S J(IR2) Q4T Q68 b6 (IRl) b7(irl) b5(irl) b5(irl) bl (IRl) b2 (IRl) b3+bo(irl) b7 (IRl) TO B4 RMO 35 B6 B7 B8 B9 BIO Bll B2 B3 B4 B5 GND RMl b4r (IRl) b6(irl) b3 (IR2) SA QE JSR(IRl) STA ( IRl ) DCF EAC DR Vcc DECODIFICACION GND bo(tb) _ CM F (R-W) F(Q7I) RM P Q7I Q6MI AL Q2A b5 (IRl) TI Q2M CK W2(WS2) W (WSl ) WO(WS) 2W/R2(RWS2) 2W/Rl(RWS) 2W/RO(RWS) R2 (RS2)' IRl(RSl) IR O (RSlpj 2GW(WE2) IGW(WEI) CK(7472)RM2 2GR(RE2) RMO QA R Cn M MR S2 SI SO=S^C Vcc GND EC Vcc Q Sl(l) S(l) Sl(d).S(d) E (26S2)UAL JST Al A2 A3 A4 A5 A6 A7 A8 A9 A All Al 2 A3 A4 A5 BO. Bl B2_ B4 l B9 BIO Bll B2 B3 B4 B5 ARITMÉTICA Y LÓGICA

319 2.- RESULTADOS EPERIMENTALES Y COSJCLUSIONES Las pruebas expermentales se desarrollaron conjuntamente con la Undad de Memora dseñada y construda en una tess paralela y complementara a la presente. El proceso de expermentacón y acoplamento se efectuó paulatnamente bajo una secuenca de trabajo que puede - resumrse en los sguentes puntos:.- Deteccón de cortocrcutos en cada plaqueta. 2.- Verfcacón del consumo promedo de corrente calcu_ lado para cada una. 3.- Verfcacón de los relojes y sus formas de onda. 4.- Smulacón y pruebas del flujo de señales en cada una de las cadenas de control. 5.- Pruebas sobre las luces de datos y dreccones en la consola;, así como de los conmutadores de nco y pa h rada. 6,- Pruebas de ejecucón de cada una de las nstruccones artmétcas y lógcas. 7.- Expermentacón y pruebas con las señales que generan los dversos cclos de memora. 8.- Pruebas de ejecucón ^ de cadfeí í una de las nstruccones * para movmento de datos Pruebas de ejecucón de cadja una de las nstruccones que modfcan la memora. :.- Verfcacón de la, ejecucóín correcta de todos los ca_ sos propuestos para el cálcujlo de dreccón efectva.

320 í '.- Pruebas con drecconamento ndrecto. 2.- Pruebas de ejecucón de las nstruccones de entrada -?<( y salda hasta donde fue posble por la carenca de?*: la nterfase. 3.- Pruebas de ejecucón de todas las funcones operaco_ nales a través de los conmutadores en la consola. 4.- Pruebas de ejecucón de dos nstruccones consecutvas, procurando smular las varantes más crtcas en el trabajo de los cclos de memora. 5.- Ejecucón de lazos con las nstruccones de salto. 6.- Realzacón y ejecucón de programas cortos como: - Escrtura de todas las localdades de memora con un número gual a su dreccón o un número cualquera. - Extraccón del mayor cuadrado contendo en un número, - Multplcacón de dos números. - Dvsón. f jí - Cálculo de N factoral. ' - Cálculo de los números prmes. l Lap -pruebas fnales de cada una a.e las nstruccones así como de las funcones operaconales fueron satsfactoras Las nstruccones que utlzan el cclo de lectura, mod- \n y escrtura, ejecutadas repet número de teracones bastante grande, presentaron proble_ mas de operacón sn que hasta la entrega del presente trabajo se haya poddo precsar con exacttud su causa.

321 Cabe menconar en este punto la mposbldad de garant^ zar el correcto y total funconamento del sstema, pues la falta de aparatos adecuados de prueba y medcón, así como la carenca de la nterfase de entrada y salda, m pderon ejecutar pruebas de sufcenca más completas. Como ejemplo demostratvo del trabajo desarrollado por - las dferentes nstruccones así. como de varas secuen - cas de operacón, se presenta el lstado del programa - para calcular el factoral de un número. Convensones de Programacón Eormato para el lstado de un programa: Nvel Códgo de Operacón Dreccón de Instruccón Operandos Códgo de Instruc cón Para drecconamento en págna cero se utlza un solo número (que es la dreccón) luego de la nstruc_ cón correspondente Para drecconamento relatvo o con regstro índce se emplea dos números; el prmero ndca el contendo de los últmos 8 bts de? la nstruccón y el se - gundo el códgo decmal de los bts 6 y 7. En las nstruccones de movmentos de datos (LDA y

322 - 286 STA), la dreccón del acumulador selecconado prece_ de a la nformacón de drecconamento en la memo - ra. 4.- El símbolo $ colocado antes del-drecconamento ndca que éste es ndrecto. 5.- Las nstruccones artmétcas normalmente se encuentran segudas de algún símbolo o letra que ndca en su orden: el valor base del lnk, rotacón a la dere_ cha o zquerda y la carga o no carga del resultado en el lnk y ACD: C Z O L R Tomar como valor base del lnk su com- -! ' plemento. '' Tomar O como valor base. Tomar como valor base. Rotar el resultado un lugar a la zquer_ da. Rotar el resultado un lugar a la derecha # No cargar el resultado. 6.- Los operandos de una nstruccón artmétca se desgnan con la numeracón decmal del acumulador que los contene. El número colocado en prmer lugar ndca ACS y el segundo ACD. 7.- Las nstruccones artmétcas pueden nclur al fnal de su campo de operandos la; desgnacón mnemotécnca para el salto de la sguente nstruccón en secuenca.

323 PROGRAMA PARA CALCULAR EL FACTORIAL DE UN NUMERO: Se ncalza el programa con ' las sguentes accones:.- Poner en las dreccones 2 y 2 de memora el ñutí o mero a calcularse. 2.- Poner en la dreccón de memora el número tí (-2-), es decr el número de pasos requerdo por la subrutna de multplcacón. 3.- Cargar el programa: DSZ 2 JMP HALT r HALT 5 43 JSR 3 6 JMP STA LDA, 3,5 ; / LDA 2, A LDA MOVR - t 3,,, SNC MOVR >j :,, SKP 3 ADDZR j' 2, INC j 3,3,SZR 4 34 JMP A MOVCR, STA, JMP f 5

324 La extensón del presente trabajo no permtó hacer un a_ nálss más detendo de otras áreas en la búsqueda de u- na aplcacón especfca al Procesador desarrollado. En todo caso, todo el dseño se lo realzó con mras a acoplarlo a las undades de memora y entrada y salda propuestas para otros trabajos de tess. A pesar de que el sstema es cas totalmente secuencal, las técncas tradconales de dseño perden en este caso utldad por el elevado número de estados. Además, la dsponbldad de las entradas CLEAR y PRESET en los bestables crea posbldades aún no desarrolladas con métodos convenconales. Cabe anotar, una vez más, las ^mormes lmtacones técn_ cas que rodearon al desarrollo e mplementacón de esta tess.

325 Foto fl: Vsta del conjunto í' ; Se ncluye!,a undad de memora Foto #2: Vsta del conjunto Se ncluye la undad de memora Foto #4: Plaqueta de Artmétca y Lógca Vsta Posteror

326 Foto #3: Plaqueta de Artmétca y Lógca Vsta Frontal Foto #4: Plaqueta de Artmétca y Lógca Vsta Posteror

327 Foto #5: Plaqueta de Control Vsta Frontal Foto # 6: Plaqueta de Control Vsta Posteror

328 Foto #7: Plaqueta de Conmutadores Vsta Frontal SK. Foto #8: Plaqueta de Conmutadores Vsta Posteror

329 Foto #9: Plaqueta de Decodfcacón Vsta Frontal Foto flo: Plaqueta de Decodfcacón Vsta Posteror

330 Foto #: Reloj Maestro (5ns/d) Canal : RMO (2v/d) Canal 2: RM2 (2v/d) Foto #2: Reloj Maestro y cclos T (loons/d) Canal : RMO (2v/d) Canal 2: TO (2v/d)

331 Foto #3: Cclos de Lectura y señales de aceptacón (2ns/d) Canal : Cclos de lectura (5v/d) Canal 2: Señal de aceptacón (2v/d) Foto #4: Cclo de Lectura en un módulo y señales de aceptacón para 2 módulos entrelazados (loons/d) Canal : Cclo de lectura (5v/d) Canal 2: Aceptacón (2v/d)

332 - 296 Foto 5: Cclos de Memora y Aceptacones ( 4ns/d). Canal : Cclos de memora (5v/d) Canal 2: Aceptacón (2v/d) nr.y y. L n. n nr. " " ' Foto #6: Cclos de Memora entrelazados Operacón en Polducto (l/ s/d) Canal : Módulo par (5v/d) Canal 2: Módulo mpar (5v/d)

333 - 297 H n n : r 4 U Ü.." M,:M Foto #7: Cclos de Memora con Refresco ntercalado (4ns/d) Canal : Cclos de memora (5v/d) Canal 2: Aceptacón nhbda en el refresco (2v/d) Foto 8: Cclo de LME y dato en la barra (2ns/d) Canal : Cclo de LME (5v/d) Canal 2; Dato en la barra (2v/d)