Ejercicios de Arquitectura de Computadoras

Transcripción

1 Ejeriios de Arquitetura de Computadoras José Garzía 9 Arquitetura de Computadora Ejeriios de la Seión de Proesamiento

2 Explique qué es el rebose uando se suman dos números sin signo y ómo puede ser detetado Hay rebose uando pretendemos almaenar el resultado en un registro de la misma longitud que los operandos, pero no abe El arrastre de la última etapa sirve omo indiador de rebose Explique qué es el rebose uando se suman dos números de signos opuestos y ómo puede ser detetado Cuando se suman dos números de distintos signos nuna hay rebose! El módulo del resultado siempre será mayor o igual que el mayor de los módulos de los operandos La siguiente pareja de números binarios x e y se suma en un sumador binario paralelo on propagaión de arrastres Analie el número de seuenias de arrastre que omienzan simultáneamente x = y = Hay seuenias, todas ellas de longitud La siguiente pareja de números binarios x e y se suma en un sumador binario paralelo on propagaión de arrastres Analie el número de seuenias de arrastre que omienzan simultáneamente x = y = Hay seuenias, la mayor de longitud 6 Demuestre que el ódigo BCD no es autoomplementario Lo haremos on un ontraejemplo: Sea x = : (x b) = b C 9() = 9 = b Como (x b) C 9(), no es autoomplementario Sean dos números de bits representados en binario puro: x =, y = Calule su suma y exprésela en BCD Los números están dados en binario, por tanto tenemos libertad para realizar la suma en binario (y luego onvertirlos a BCD) + = 56 d = BCD Sean dos números binarios de bits representados en ódigo BCD: x =, y = Realie su suma en BCD + + Este dígito es mayor que Es neesaria una orreión que onsiste en sumarle y traspasar un aarreo al dígito BCD siguiente º Suma de + ºTraspaso del aarreo + Resultado tras la orreión: Arquitetura de Computadoras Ejeriios de la Seión de Proesamiento

3 Sean dos números binarios de bits representados en ódigo BCD: x =, y = Realie su suma en BCD + + Sumar y traspasar un aarreo al dígito BCD siguiente Sumar y traspasar un aarreo al dígito BCD siguiente + Sean dos números binarios de bits representados en ódigo BCD: x =, y = Realie su suma en BCD Sumar y traspasar un aarreo al dígito BCD siguiente A partir de las expresiones de S (resultado de la suma) y C (aarreo de la suma) de un sumador binario ompleto, desarrolle las expresiones del resultado de la suma ( y s ) y del aarreo () de la suma de los números binarios de dos bits e s = - = + ( ) - = = [ + ( ) -] = + ( ) = + ( ) [ + ( ) -] - s Cuántos s de bit harían falta para onstruir un sumador binario serie apaz de sumar dos números binarios de n bits? Si es un sumador serie, basta on un únio X Y y Q FF-D CLK D R reloj s s s Arquitetura de Computadoras Ejeriios de la Seión de Proesamiento

4 Se desea diseñar un sumador ombinaional de 7 números de bit utilizando úniamente módulos sumadores binarios ompletos, Cuántos módulos de este tipo serían neesarios? módulos disponibles x y s out in x x x 5 x 6 bloque pedido s s La mayor suma posible on siete sumandos de un bit binario ada uno es 7, la ual neesita tres dígitos binarios er nivel de CSA o nivel de CSA S S er nivel de CSA x x S resultado final x 5 x 6 Se pretende onstruir un sumador binario de dos números de bits ada uno, on una memoria Indique la apaidad mínima de diha memoria : Al sumar dos palabras on signo de longitud n bits (el máximo número representable es n- -), el resultado oupará una longitud menor o igual a n+ bits En el peor de los asos posibles, X + Y= ( n- -)+ ( n- -) = n- - = n - - < n -, número on signo representable on n+ bits + x 5 5 Se pretende onstruir un sumador binario de dos números, uno de bits y el otro de bits, on una memoria Indique la apaidad mínima de diha memoria : Al sumar dos palabras on signo de longitud n y m bits (los máximos números representables serán n- - y m- -, respetivamente),, el resultado oupará una longitud menor o igual a max(n,m)+ bits Sea m=max(m,n) En el peor de los asos posibles, X + Y= ( n- -)+ ( m- -) < m- + m- - = m- = m < m, número on signo representable on m+ bits + x 9 9 Se pretende onstruir on una memoria un sistema sumador-restador de dos números de uatro bits ada uno, x e y y on una señal de ontrol M adiional para indiar la operaión a realizar Indique la apaidad mínima de diha memoria : M 9 9 x 7 7 Arquitetura de Computadoras Ejeriios de la Seión de Proesamiento

5 Compare, para el peor aso, la aeleraión que se onsigue on un sumador on aeleraión de arastre a dos niveles para uatro grupos de uatro bits (longitud de palabra: dieiséis bits) on respeto al sumador binario paralelo orrespondiente Para analizar los tiempos de ejeuión ontaremos los niveles de puertas lógias que debe atravesar la señal en el peor aso posible en ada uno de ambos diseños: sumador paralelo y sumador on dos niveles de aeleraión del arrastre Entendiendo omo pero aso uando existe un arrastre que debe ser propagado a través de todas las etapas Sumador paralelo: SB - 5 s En ada SCB las expresiones de las salidas son: s i = x i y i i- i = x i y i + x i i- + y i i- Cada tiene dos niveles de puertas: primero el nivel AND para generar los términos produto y después el nivel OR para sumar dihos produtos La suma puede darse por onluida uando se ha esperado por un posible aarreo propagado desde - hasta 5: s Así pues, en el sumador paralelo, el retardo en el peor aso posible es paralelo = 6= Sumador on dos niveles de aeleraión de arrastre: 5 5 -y -y y 7 -y y 7 -y x y y 7 - g 5 p 5 g p g g p g p g p g p g BAA BAA G P G P G P G P 5 BAA G* P* Para nuestro análisis no son neesarias las señales de los bits de suma, basta on representar las de los aarreos p i y g i El nivel más interno de aeleraión lo forman uatro sumadores binarios ompletos modifiados (Ms, los bloques más pequeños de los representados), onetados a un bloque de aeleraión de arrastres BAA para onstituir un sumador binario on bloque de aeleraión de arrastre () de uatro bits En el primer SBAA, los bits p, g, p, g, p, g, p y g son alulados simultáneamente Ídem para los otros tres SBAAs El nivel más externo de aeleraión lo forman uatro s onetados mediante un BAA Los bits P, G, P, G, P, G, P y G son alulados simultáneamente (por supuesto, después que p, g, p, g, p, g, p y g ) Para analizar el retardo en el peor aso posible: 5 5 -y -y y 7 -y y 7 -y x y y 7 - g 5 g p g g p g p g p g g G P G P G P G P 5 G* P* La suma puede darse por onluida uando se ha esperado hasta el álulo de 5 hasta 5 Expresión Retardos g i = x i y i, p i = x i y i G = g + g p + g p p + g p p p = G + G P + G P P + - P P P = g + g p + g p + p 5 = 5 5 Arquitetura de Computadoras 5 Ejeriios de la Seión de Proesamiento

6 No se tienen en uenta P, G, P, G, P, ni G ; puesto que se obtienen simultáneamente a G Tampoo se tiene en uenta 5 = G + G P + G P P + G P P P + - P P P P, puesto se obtiene simultáneamente a (y antes que 5) Por tanto, la suma total de los retardos de este sumador on dos niveles de aeleraión es: dos niveles de aeleraión =9 Comparando un aso on otro, la mejora relativa es: paralelo dos niveles de aeleraión = 9 =56 Arquitetura de Computadoras 6 Ejeriios de la Seión de Proesamiento

7 Analie uál es el máximo número de dígitos que puede tener el produto de dos números, x e y, de n dígitos ada uno en base B (X Y) max = X max Y max = (B n -) (B n -) = B n B n + - B n = B n + - B n+ B n + - = B n -, número sin signo representable on n bits Se pretende onstruir un multipliador binario para dos números de bits, utilizando puertas lógias tipo AND y sumadores binarios ompletos () Cuál es el número de puertas AND que hay que utilizar? Al multipliar dos palabras sin signo de longitud n bits (el máximo número representable es n -), el resultado oupará una longitud menor o igual a n bits: n n x+ n- n En el peor de los asos posibles, X Y = ( n -) ( n -) = n n + - n = n + - n+ n + - = n -, número sin signo representable on n bits M 7 M 6 M x m 7 m 6 m p 7 p 6 p p 7 p 6 p + p 77 p 76 p 7 P 6 P 6 P P P P P Hay produtos pariales Cada produto parial tiene bits Por tanto, la matriz es de 6 p ij, El i-ésimo produto parial se alula de la siguiente forma: Si m i es, el produto parial son eros Si m i es, el produto parial es una opia del multipliando M Diho de otra forma, es omo si m i atuara de filtro Este omportamiento se sintetiza on puertas AND En onlusión, ada m i onstruye on una puerta AND (p ij = m i AND M j ) m i p i j M j Se pretende onstruir un multipliador binario que multiplique dos números de uatro bits ada uno Haga el diseño utilizando úniamente oho (sumador binario ompleto), un SBAA (sumador binario on aeleraión de arrastre) de uatro bits y dieiséis puertas AND M M M M p p p p x m m m m p p p p p p p p p p p + p p p p P 7 P 6 P 5 P P P P P p p p p p SBAA de bits P 7 P 6 P 5 P P P P P Se pretende onstruir un multipliador binario de dos números de bits ada uno on una memoria Indique la apaidad mínima de diha memoria : x Arquitetura de Computadoras 7 Ejeriios de la Seión de Proesamiento

8 Se pretende onstruir un multipliador binario que multiplique dos números sin signo de y bits Realie el diseño on: a) Puertas AND y sumadores binarios ompletos () b) Una memoria Hay 6 p ij, ada uno de los uales se onstruye on una puerta AND (p ij = m i AND M j ) M M M M p p m x m m p p p p p 5 5 x 5 5 s s s s S S S S S Se pretende onstruir un multipliador binario de dos números de n bits ada uno on una memoria Cuántos módulos de memoria de n palabras on n bits por palabra serían neesarios? Si queremos implementarlo on s de n xn: Número de filas: n n =n filas n Número de olumnas: olumnas n Por tanto, se neesitan n xn bloques n n n n n n Se pretende onstruir un multipliador binario de dos números de 6 y bits, utilizando módulos memoria on 56 palabras de 6 bits por palabra Calule uántos módulos serán neesarios Si queremos implementarlo on s de x6: Número de filas: = filas Número de olumnas: olumnas 6 6 Por tanto, se neesitan x bloques Diseñe un multipliador de números binarios sin signo de y bits, on estas dos alternativas: a) Sumadores binarios ompletos () y puertas AND b) Sólo on memoria a) p p p p p p Otra forma de estableer las onexiones: M M M M p p p p p x m m m p p p p p p p p p p p p p p p p p p + p p p p p p P 6 P 5 P P P P P p p p p s puertas AND m i p i j M j P 6 P 5 P P P P P P 6 P 5 P P P P P out in s b) 7 7 x 7 7 Arquitetura de Computadoras Ejeriios de la Seión de Proesamiento

9 Diseñe un multipliador binario que multiplique dos números de y bits, respetivamente Utilie para ello exlusivamente dos módulos de 56 palabras on bits por palabra y sumadores binarios paralelos de bits + D= M[7:] + C out B = M[7:] * m[:] M[7:] x C = A[7:]+B[:] A = M[:] * m[:] M[:] m[:] A[:] M M[7:] M[7:] x B[7:] B[:] B[7:] Cout m[:] M[:] m m[:] x A[7:] A[7:] A[:] m[:] D C A[:] Se pretende onstruir un sumador binario on aeleraión de arrastres (SBAA) para números binarios X e Y de bits ada uno La figura de la izquierda muestra un sumador binario ompleto modifiado ( modifiado) on dos entradas de datos x i e y i y un aarreo de entrada i- La figura entral muestra un iruito de aeleraión de arrastres (CAA) de bits on tres entradas de generaión de aarreo g i, tres entradas de propagaión de aarreo p i y un aarreo de entrada - x i y i g p g p g p y C i modifiado s i g i p i C i- CAA El diseño se realizará siguiendo los siguientes pasos: C i- SBAA de bits C i- s s a) Exprese la funión lógia de sus uatro salidas: s i (suma), i aarreo de salida), g i (generaión de aarreo) y p i (propagaión de aarreo) A partir de estas funiones lógias, y empleando úniamente puertas lógias, diseñe este modifiado s i x i y i i p i i i x i y i ( x i y i ) i g i p i i y i x i i- g i b) Exprese las funiones lógias de los aarreos, y generados por este módulo A partir de estas funiones lógias, y empleando úniamente puertas lógias, diseñe este CAA i p i s i g p g g p p p g g p g p p p p p p p p g g g i- ) Utilizando úniamente modifiados omo los diseñados en a) y el CAA diseñado en b), onstruya razonadamente el sumador binario on aeleraión de arrastre de bits (SBAA) soliitado en el enuniado y mostrado en la figura de la dereha y modifiado modifiado modifiado - s g p g p s g p CAA Arquitetura de Computadoras 9 Ejeriios de la Seión de Proesamiento

10 Diseñar un registro de desplazamiento de uatro bits on multiplexores y elementos de memoria D a) Entrada en paralelo y salida en paralelo, desplazamientos lógios E, E, E, E representan la entrada en paralelo; S, S, S, S la salida paralelo;, las líneas de ontrol; y Clk la señal de reloj El registro debe ser apaz de realizar los dos desplazamientos siguientes: LICS (Lógio-Izquierda-Cerrado-Simple) y LDCS (Lógio-Dereha-Cerrado-Simple) Además, el iruito debe permitir la arga en paralelo de la entrada y mantener la informaión almaenada sin modifiar (no operaión: NOP) La odifiaión de las entradas de ontrol se muestra en la tabla adjunta Operaión NOP LICS LDCS CARGA E E E E Paralelo/Paralelo Clk Q Q Q Q b) Entrada en serie y salida en serie, desplazamientos lógios E es la entrada en serie y S es la salida en serie Operaión NOP LIAS LDAS E Serie/Serie Q Clk ) Entrada en paralelo y salida en paralelo, desplazamientos aritmétios E, E, E, E representan la entrada en paralelo; S, S, S, S la salida paralelo;, las líneas de ontrol; y Clk la señal de reloj El registro debe ser apaz de realizar los dos desplazamientos siguientes: AICS (Aritmétio-Izquierda-Cerrado-Simple) y ADCS (Aritmétio-Dereha-Cerrado-Simple) Además, el iruito debe permitir la arga en paralelo de la entrada y mantener la informaión almaenada sin modifiar (no operaión: NOP) La odifiaión de las entradas de ontrol se muestra en la tabla adjunta E E E E Operaión NOP AICS ADCS CARGA Paralelo/Paralelo Q Q Q Q Clk a) LICS S LDCS S Q D Q D Q D Q D Q a Q Q E a E a Q a E E b) Como antes, pero sin E, E, E, Q, Q, ni Q D Q D Q D Q D Q a a a a E Q ) AICS ADCS S S D Q D Q D Q a D Q Q a Q a Q a E E E E Q El bit de signo permanee onstante, exepto en las argas, uando =, = En este bit sólo hay dos operaiones diferentes Por tanto, para eonomizar material, es posible utilizar un multiplexor a en la entrada del biestable del bit de signo: E a D Q Q Arquitetura de Computadora Ejeriios de la Seión de Proesamiento

11 Se pretende diseñar un iruito on dos entradas X (X 7 X 6 X 5 X X X X X ) e Y (Y 7 Y 6 Y 5 Y Y Y Y Y ) y una salida R (r 7 r 6 r 5 r r r r r ), todas de oho bits, que sea apaz de: Comparar X e Y generando tres señales de salida r 7 ( si X>Y, en aso ontrario), r 6 ( si X=Y, en aso ontrario) y r 5 ( si X<Y en aso ontrario) Realizar uatro operaiones de desplazamiento sobre X empleando dos entradas adiionales llamadas e d (entrada por la dereha) y e I (entrada por la izquierda) El resultado de la operaión es el número R de oho bits Para ello se debe usar una señal de ontrol C que seleione el tipo de operaión (omparaión o desplazamiento) y dos señales más d d o para indiar el tipo de operaión de desplazamiento Realie el diseño usando dos módulos de memoria de 6 K palabras x bits Contamos el número de entradas y salidas: X Y C e D e I palabras de bits R d d CS Por ello, en prinipio, el tamaño de la debería ser palabras de bits ada una Pero podemos haer dos simplifiaiones, una por ada tipo de operaión: ª Cuando la operaión es de omparaión, habrá muhas palabras repetidas Habrá que almaenar el mismo resultado de omparaión para ada ombinaión de valores de e D, e I, d y d Dihas entradas no se utilizan en esta operaión En este aso, la tiene 6 entradas y salidas ª Cuando la operaión es de desplazamiento, omo sólo se pide desplazar los valores de X ( bits), las entradas Y a la no serían neesarias y por lo tanto sólo neesitaríamos ++ entradas En este aso, la tiene entradas y salidas Todo este estudio ha sido para onoer el tamaño neesario de la Nº de entradas = max{6, }+ = 7 Se añade una entrada adiional para distinguir las zonas de memoria donde se almaenan las respetivas operaiones Nº de salidas = max{, } = Así pues, el tamaño es 7 palabras de bits Cuando la operaión sea de omparaión se estarán malgastando 5 bits de salida Cuando la operaión sea de desplazamiento se estarán malgastando bits de entrada Si un objetivo es que no se malgaste ni un bit de memoria, se podría utilizar un CI on el tamaño justo y exato para ada operaión; y realizar las onexiones de la siguiente forma: º Inhibiremos un CI y desinhibiremos el otro apliando la señal C a uno y su omplemento al otro en la entrada de seleión de hip CS º De un CI salen líneas y del otro salen En aso de que las salidas de las s no sean triestado, las salidas de la de omparaión deben ser multiplexadas on las más signifiativas de la de desplazamiento X Y X e D e I de omparaión 6 palabras de bits CS de desplazamiento palabras de bits R a 5 R C d d CS De esta forma, la memoria onsumida es 6 + palabras de bits Arquitetura de Computadora Ejeriios de la Seión de Proesamiento

12 Se pretende realizar una Unidad Aritmétio Lógia (UAL) omo la mostrada en la figura, on dos entradas de datos X () e Y (), una entrada de ontrol C ( ) y una salida de datos S (S S S S ) El funionamiento de la UAL viene desrito por la siguiente tabla: = : suma S = X + Y = : resta S = X - Y = : omparaión Si X > Y entones S = Si X = Y entones S = Si X < Y entones S = = : saar X S = X (s =, s s =) C UAL S S S S Para resolver el problema, siga obligatoriamente los siguientes apartados: a) Utilizando úniamente puertas lógias, diseñe un Sumador Binario Completo () b) Diseñe un sumador/restador binario de números de tres bits utilizando s omo el diseñado en el apartado a) y las puertas lógias neesarias ) Diseñe un omparador de números de tres bits utilizando úniamente un módulo de memoria Cuál es el tamaño neesario para este módulo de memoria? Indique laramente el signifiado de ada una de sus entradas y ada una de sus salidas Esriba el ontenido de la memoria en forma de tabla d) Utilizando úniamente los módulos diseñados en los apartados anteriores y los módulos ombinaionales neesarios, diseñe la UAL pedida a) x i y i i- b) out y S - y x S S Modo C in ) X Y M I m y omparador M I m i s i d) ( n )' Sumador-Restador s Modo = ' M Comparador I m a S ' a S ' s a S ' s a S ' Arquitetura de Computadora Ejeriios de la Seión de Proesamiento

13 Utilizando el método de la suma ondiional, la suma de números binarios de 6 bits ada uno, uántos pasos neesita? er paso: 6 palabras de longitud bit paso: palabras de longitud bits er paso: 5 palabras de longitud bits Atenión a esta transiión Es neesario añadir eros a la izquierda paso: palabras de longitud bits 5 paso: palabras de longitud 6 bits 6 paso: palabras de longitud bits 7 paso: palabras de longitud 6 bits Utilizando el método de la suma ondiional para sumar números de 6 bits ada uno, uántos bits del resultado se onoen de forma orreta al finalizar el paso? er paso: 6 palabras de longitud bit Ya se onoe bit paso: palabras de longitud bits Ya se onoen bits er paso: palabras de longitud bits Ya se onoen bits paso: palabras de longitud bits Ya se onoen bits Sean dos números binarios de bits representados en omplemento a dos: M= y N= Lleve a abo su multipliaión utilizando el algoritmo de Booth modifiado A N N - A A A A N N N N N - valores iniiales no operar er ilo desplazar no operar ilo desplazar A A - M er ilo desplazar no operar ilo desplazar M N () er ilo ilo er ilo ilo Nótese que si los multipliáramos utilizando algún algoritmo de lápiz y papel, no se estaría teniendo en uenta que N es negativo y el resultado no sería el orreto Arquitetura de Computadora Ejeriios de la Seión de Proesamiento