Electrónica de Comunicaciones Tema 6 PLL

Transcripción

1 Electróica de Comuicacioes Tema 6 PLL Ejercicio ) Problema Iiciado e clase Se desea diseñar u sitetizador de frecuecia que cubra desde 98 a 200 Mhz e itervalos de 0 Hz. Para este diseño se desea que la velocidad de comutació sea la mayor posible para poder utilizarlo e sistemas de esachado de espectro por salto e frecuecia. Se comparará los tres esquemas siguietes: a) Sítesis de frecuecia por lazo simple (fig ) b) Sítesis por lazo hibrido (fig 2) c) Sítesis idirecta mediate cotador programable (fig 3) ) Obtega ua expresió de la frecuecia de salida f o e fució de los parámetros correspodietes para los tres sistemas. 2) Propoga valores para los parámetros M, N, y f L teiedo e cueta que la velocidad de trassició de frecuecia debe ser la mayor posible, y co las siguietes restriccioes: a. Nigua para el esquema a b. f r = 04 Hz, P = 000 y Q 2 para el esquema b c. f r = 06 Hz, P = 89, Q = 27, M costate y cotador programable desde.9 a 2.0 MHz a itervalos de 0 Hz para el esquema c. 3) Estime el tiempo de respuesta (trasitorio) de cada uo de los esquemas. Para el esquema c, supoga u trasitorio ulo e la trasició del cotador programable. Figura : Sitetizador Simple Figura 2: Sitetizador Hibrido

2

3 Figura 3: Sitetizador por Sítesis Idirecta Ejercicio 2) Se pretede diseñar u sitetizador de frecuecias que opere e las badas de MHz y MHz. Cada bada cotedrá 25 caales separados 200 MHz. Para ello se utilizará el esquema de la figura. k d k v f DF F (s) VCO f o, k d N FP B k v f 2 DF 2 F 2 (s) VCO 2 f o,2 N 2 Figura a) Ecuetre ua expresió e el domiio de Laplace de la forma θ o, (s) = f(θ, θ 2, N, N 2, s) válida para el aterior esquema.

4 Demuestre que la relació de frecuecias es f o, = N f + N 2 f 2 e estado estacioario. Nota: Cosidérese que el cojuto filtro paso bajo (FPB) más mezclador lleva a cabo idealmete la diferecia de frecuecias de etrada, por lo que sus ateuacioes y fucioes de trasferecia o aparecerá e las ecuacioes. b) Propoga valores para N y N 2 y para f y f 2. Nótese que la respuesta o es úica. c) Los filtros de lazo so del tipo 2, orde 2, co fucioes de trasferecia + s F i (s) = s,i 2,i Se desea que el sistema tega u factor de amortiguamieto crítico (0.7) y que pueda pasar de u caal a otro adyacete si desegacharse. Propoga valores para los filtros. Nota: el marge de "pull out" es Δf=.8(+ξ)f. Ejercicio 3) Se dispoe de u bucle egachado e fase (PLL) que fucioa como sitetizador de frecuecias, y que está formado por los siguietes elemetos: U detector de fase de costate K d [Volt/rad]. U filtro de lazo de fució de trasferecia F(s). U oscilador cotrolado por tesió (VCO) cuya costate de proporcioalidad es K v [Hz/Volt] U divisor de frecuecias cuyo factor divisor es N. Se pide calcular:. Deducir la fució de trasferecia de fases del PLL: ( ) H s v PLL =, dode r v y r so las trasformadas de Laplace de las fases a la salida del VCO, y a la etrada del detector de fases de la señal de referecia, respectivamete. 2. Sabiedo que la frecuecia de referecia f r =00 KHz, y que sólo se dispoe de divisores programables hasta 0 MHz, determie la composició del divisor de frecuecias tal que las frecuecias geeradas a la salida esté etre 30 y 40 MHz, co pasos de 500 KHz. 3. Si se modifica el diseño aterior, de forma que ahora se desea que el sitetizador geere frecuecias etre 30 y 40 MHz, co pasos de 00 KHz, explique si se puede realizar utilizado u úico divisor. E caso afirmativo, determie los parámetros del uevo esquema. Ejercicio 4)

5 Se dispoe de u bucle egachado e fase (PLL) que está formado por los siguietes elemetos: U oscilador cotrolado por tesió (VCO) que co tesioes de 0 a 5V varía su frecuecia etre 400 y 440 MHz, de forma lieal. U detector de fase de costate K d =500 mv/rad U filtro PI activo de fució de trasferecia y parámetros: F + 2s = ; " s = K N ; K " 2 2# = N " U divisor de doble módulo 40/4 capaz de fucioar hasta 600 MHz. Se pide calcular: 4. Dibujar el esquema de bloques de u sitetizador de doble módulo, y explicar su fucioamieto ( puto). 5. Asigar valores a la frecuecia de referecia y a los divisores programables para obteer ua caalizació a 25 KHz e todo el rago del VCO. ( puto) 6. Determiar los valores de las costates de tiempo y 2 para que cuado la frecuecia de salida sea 420 MHz, se tega uos valores de =800 rad/seg y =. ( puto)