ESTRATEGIA DE CONTROL PARA UN INVERSOR MONOFÁSICO, CON CAPACIDAD DE CONEXIÓN A UN BUS AC UTILIZANDO EL MÉTODO DE DROOP

Transcripción

1 ISSN: Volumen Número 8-6 Recbdo: 7 de enero de 6 Aceptado: de abrl de 6 ESTRATEIA DE CONTROL PARA UN INVERSOR MONOFÁSICO, CON CAPACIDAD DE CONEXIÓN A UN BUS AC UTILIZANDO EL MÉTODO DE DROOP CONTROL STRATEY FOR A SINLE PHASE INVERTER BASED ON DROOP METHOD AND AC BUS CONECTION *MSc. Camlo A. Sanabra Totatve, **MSc. Oscar Maurco Hernández ómez ***Msc Abdel K. Hay *, **Unversdad Pedagógca y Tecnológca de Colomba - UPTC *** Pontfca Unversdad Javerana * rupo IRA-Escuela de Ingenería Electrónca, Sogamoso ** rupo I E -Escuela de Ingenería Electrónca, Tunja *** rupo de nvestgacón de Electrónca de Potenca e Innovacón Tecnológca CEPIT E-mal: {camlo.sanabra, oscarmaurco.hernandez}@uptc.edu.co, karm.hay@javerana.edu.co Resumen: Este artículo presenta el modelado y dseño del controlador bajo un esquema propuesto por los autores de realmentacón de voltaje en lazo nterno tpo PID, más un lazo externo de corrente tpo P, para un nversor monofásco con la capacdad de conectarse en paralelo con otro a un bus AC común, utlzando el método de droop, sn conexón de señales de control entre ellos, con el objetvo de compartr de forma proporconal la potenca entregada a una carga lneal, de acuerdo a la capacdad de cada nversor. Tambén se presenta los resultados práctcos de la mplementacón de los controladores en un DSP para la conexón de dos nversores en paralelo. Palabras clave: Control, droop, nversor monofásco, PID. Abstract: Ths paper shows the authors proposal of modelng and desgn a new controller scheme consst of two feedback loops. The frst one s an external feedback PID voltage loop. The second one s an nternal feedback Proportonal Current Loop. Control scheme s used n two sngle phase nverter to connect to an AC Common Bus. The man goal of connecton s to share power to a lneal load connected to the AC Bus. Submtted power to the load must be proportonal to the capablty of each connected nverter. Droop method s used to get ths goal. Expermental results are shown about the controller mplementaton n a DSP. Keywords: Control, droop, sngle phase nverter, PID.. INTRODUCCIÓN La conexón de nversores en paralelo se utlza actualmente para dstrbur la potenca entregada a una carga, según el número de nversores que se conecten a lo que se denomna un bus AC, srvendo además como medo de soporte ante emergencas o fallas de alguno de los nversores en casos donde se tengan conectadas carga crítca. Una de las ventajas que ofrece dcha conexón es la de tener varos sstemas de menor tamaño que soporten la carga total como s fuera uno de tamaño mayor. 39

2 ISSN: Volumen Número 8-6 La creacón de un bus AC común con varos nversores de potenca como fuentes de almentacón, requere que los nversores que se van a conectar en paralelo, se encuentren sncronzados en fase, ampltud y frecuenca, debdo a las característcas de la señal de salda senodal (Araque et al., 3). La varacón de cualquera de estos parámetros hace que se produzcan correntes crculantes entre los nversores, lo cual no es deseable ya que un nversor actuaría como carga del otro y conducría a daños en los dspostvos. Para realzar la conexón de los nversores de forma segura exsten dferentes técncas de control, entre las que se destacan las técncas maestro esclavo y droop. La técnca maestro-esclavo (Pe, et al., 4) consste en selecconar un nversor para cumplr con la funcón de maestro envando las señales de control y sncronzacón para los otros nversores que se deseen conectar al bus y que actuarán como esclavos. En el método de droop (Bravandere, et al., 7; Tuladhar, et al., 997; Salamah, et al., 8; olestan, et al., 9; Yao, et al., ) no hay comuncacón alguna entre los nversores, controlándose de forma ndvdual medante el ajuste de la potenca actva y reactva que se entrega a la carga, mtando de esta forma el comportamento de los generadores AC. En cuanto a la mplementacón del método de droop para cada nversor, se suele desarrollar un sstema embebdo en DSP o FPA. El sstema embebdo cumple entre otras funcones las labores de (Tuladhar, et al., 997; Salamah, et al., 8): sncronzacón del nversor al momento de conectarse en paralelo medante un PLL (Phase Locked Loop) (Cobotaru, et al., 6; Ferrera, et al., ; Luna, et al., ; Mngzh, et al., 9; Slva, et al., 4) el control de los dspostvos de conmutacón del convertdor DC-AC, los cálculos de la potenca actva y reactva entregadas al bus AC (Zheng, et al., ; Honglang, et al., 9) y el control de droop que camba el valor de la referenca del lazo de control nterno del convertdor para permtr la conexón en paralelo. En este artículo se presenta un análss de las condcones que deben cumplrse para que los nversores puedan entregar potenca a una carga de manera proporconal a su capacdad utlzando el método de droop, luego se muestra el modelado de un convertdor DC-AC monofásco de tpo puente para obtener las funcones de transferenca del msmo. Se propone un esquema de control para la conexón de los nversores, evtando las correntes crculantes entre los msmos. En la seccón fnal se observan los resultados de la conexón de dos prototpos construdos.. CONEXIÓN DE DOS INVERSORES EN PARALELO Partendo de la premsa que cualquer sstema de almentacón puede ser representado como una fuente DC o AC en sere con su mpedanca de salda (Teorema de Thevenn), y consderando el problema de conectar dos nversores monofáscos en paralelo para que compartan de forma proporconal a su capacdad la potenca entregada a una carga común, se analza el crcuto de la Fg.. En la Fg. se presenta el esquema del generador a representado por su fuente V a y su mpedanca Z a, conectado en paralelo con el generador b (V b en sere con Z b ) almentando una carga (Z L ). La conexón en paralelo de los generadores debe garantzar la no crculacón de corrente entre ellos. Esta condcón se cumple para generadores AC, s se garantza que los voltajes V a y V b son exactamente guales en magntud, fase y frecuenca. Para garantzar que los generadores entreguen potenca proporconalmente a su capacdad a la carga conectada al bus AC, se debe cumplr con (), donde S es la potenca compleja entregada por el generador y k es una constante real postva. Z a Z b V a V b Fg.. Modelo para la conexón de dos nversores en paralelo. b Z L Sa k S () 4

3 ISSN: Volumen Número 8-6 Se puede demostrar que () se cumple s las mpedancas de los generadores cumplen con (), donde la mpedanca del generador b, debe ser k veces la mpedanca del generador a. Zb k Z () a - vg ( t) M M M 3 M 4 L C R v ( t) o El método de droop se utlza para controlar la conexón de los nversores al bus AC, emulando el comportamento de los grandes generadores AC. En (3) se muestran las ecuacones que se utlzan para determnar el valor de la frecuenca angular y el voltaje de salda de cada nversor a partr de la medcón de la potenca actva y reactva a la salda de este. ω ω mp V V nq (3) Fg.. Puente H monofásco do s v v dt L L dvab o v dt C RC s g ab o ab g AB AB (5) La ecuacón (3) se utlza cuando la mpedanca del nversor es del tpo nductva, pero es muy común que los convertdores DC-AC tengan una mpedanca de salda de tpo resstvo. Este caso es analzado en este trabajo y tomando lo expresado por (uerrero, et al., 5), se modfcan las ecuacones anterores para encontrar las nuevas relacones para el tpo de mpedanca resstva. Las ecuacones dadas en (4) corresponderán a la ley de droop que cada nversor debe cumplr y debe ser mplementada en el DSP. ω ω mq V V np 3. MODELADO Y CONTROL DEL INVERSOR MONOFÁSICO 3. Modelo lneal del nversor (4) En la Fg.. Se presenta el esquema del puente H monofásco empleado en este artículo. La conmutacón de los Mosfet se realza utlzando modulacón bpolar a una frecuenca de conmutacón de 48kHz. Consderando el tpo de conmutacón selecconada y que los Mosfet se comportan como nterruptores deales, se encuentra el modelo para el nversor dado en (5) Donde v AB corresponde al voltaje en el capactor, o es la corrente en la bobna, vg e g son el voltaje y corrente en el generador y s ab es una funcón dada por la conmutacón de los Mosfet en las ramas a y b. S se aplca el operador promedo presentado en (6) para elmnar el efecto de la conmutacón en (5), se obtene las ecuacones promedo del nversor mostradas en (7), donde d ab es la funcón de cclo útl promedo del convertdor. t xt () x( ) d T τ τ (6) t T do dab vg v dt L L dvab o v dt C RC g dabo AB AB (7) Las ecuacones en (7) representan el modelo equvalente promedo del nversor no lneal o de gran señal. Para poder utlzar los conceptos de control lneal, se lnealza el modelo en un punto de operacón, consderando que en tal punto las varables tenen una componente DC de estado estable más perturbacones pequeñas alrededor de este, como se mencona en (Sanabra, Hernández, ). En (8) se presenta el modelo de señal pequeña lnealzado del nversor. 4

4 ISSN: Volumen Número 8-6 dˆ( t) ˆ Dvˆ () () ˆ g t dtvg vo() t dt L L L dvˆ o () t ˆ t () vˆ o () t dt C RC ˆ () t Dˆ() t dti ˆ() g (8) A partr (8), se pueden encontrar las funcones de transferenca (9) que ndcan el comportamento del voltaje de salda y el cclo útl vd, el voltaje de salda y el voltaje de entrada vg y la mpedanca del nversor Zout. Z vd vg out Vg Qω ω D Qω ω LS Qω ω (9) Para probar el concepto de la conexón de los dos nversores en paralelo, se dseñan dos convertdores DC-AC con potencas nomnales de 4 W y W, presentándose en tabla los valores del fltro LC, donde se ha consderado la relacón dada por () hacendo que los fltros tengan la msma frecuenca de corte de. khz. Tabla : Valores expermentales de los fltros de los nversores. Inductor (µh) Capactor (µf) Inversor 4 W Inversor W Control del nversor La Fg. 3, muestra el modelo en bloques del nversor y la topología de control propuesta por los autores para poder conectar los nversores en paralelo, almentando una carga conectada a un bus AC común. Se propone un lazo de control nterno de voltaje del tpo PID, y uno externo de corrente del tpo P que modfca la referenca y permte actuar ante grandes ncrementos de corrente en el nversor al dsmnur la salda de voltaje. Esta topología generó en smulacón resultados smlares y una menor complejdad de mplementacón que la topología clásca de control de lazo nterno de corrente y externo de voltaje con controladores del tpo PI y PID respectvamente. ce H v ˆref - cv K SPWM vˆg ˆd D V g H v - vˆl LS nversor î ˆc vˆo CS - ˆload Fg. 3. Dagrama de bloques del nversor con la topología de control propuesta Smplfcando la Fg. 3, se obtenen las funcones de transferenca del nversor, como se muestra en la Fg. 4, donde se observa que la salda del controlador es el cclo útl ˆd y las varacones de fuente v ˆg y corrente de carga perturbacones al convertdor. ˆsvolt R svolt ˆload son En () se presentan las funcones correspondentes de estas varables del convertdor y el voltaje de referenca en el sstema en lazo cerrado. La mpedanca del sstema en lazo cerrado dada en (), muestra que ésta depende del valor del nductor como se muestra en (9) y del valor de la gananca del sensor de corrente H, por tanto se debe tener en cuenta esta consderacón al momento de la mplementacón para cumplr con lo estpulado en (), y de esta forma poder conectar los nversores en paralelo. Para el dseño de controlador, se consderan los parámetros del nversor de 4 W presentados en la tabla, esto debdo a que el nversor de W en este caso, o de cualquer valor nomnal de potenca que se desee conectar al bus AC, posee la msma frecuenca de corte y lo únco a consderar de dferenca es la funcón de mpedanca en (). 4

5 ISSN: Volumen Número 8-6 vˆg D Qω ω C.s 56.58s s s 5 () vˆref - cv ce K SPWM ˆload H ˆd H v V g Qω ω LS Qω ω CS R svolt CS R svolt - nversor vˆo Phase (deg) Magntude (db) R 3 ohm R 3 ohm R 3 ohm R kohm -8 3 Frequency 4 (Hz) 5 6 Fg. 5. Dagrama de bode del nversor con lazo externo de voltaje Fg. 4. Dagrama de bloques del nversor, reducdo a las funcones de transferenca El controlador de voltaje C, se dseña para cumplr con un margen de fase de 5, una frecuenca de crossover de 9.6 khz, obtenéndose la funcón de transferenca del controlador dada por (). En la Fg. 5 se presenta la respuesta del controlador del lazo de voltaje ante varacones en la carga del nversor que van desde el valor de las resstencas de sensado hasta una carga de 3?, mostrándose una respuesta con un sobre pco de 3 db y un ancho de banda de.6 khz. El dagrama de bode de la Fg. 5, se modfca a la forma mostrada en la Fg. 6, donde se observa el efecto de nclur la gananca P del lazo de corrente al nversor. S la gananca P se ncrementa demasado, orgna como efecto la dsmnucón en el ancho de banda del sstema en lazo cerrado. cv vd vˆ KSPWM vˆ Hv ceh CS K R K vˆ vg vˆ g cv vd cv vd Hv ceh CS KSPWM Rsvolt KSPWM cv vd Zout ceh K SPWM Znv cv vd cv Hv ceh CS KSPWM Rsvolt ref cv vd cv vd SPWM svolt SPWM vd K SPWM () Magntude (db) Phase (deg) ce ce Frequency 4 (Hz) 5 6 Fg. 6. Dagrama de bode de comparacón del efecto de la gananca del lazo de corrente 3.3 Controlador dgtal del nversor Para el dseño del algortmo dgtal de control necesaro para la mplementacón del nversor, se parte de la ecuacón (), la cual corresponde a la funcón de transferenca del controlador de voltaje en tempo contnuo propuesta por los autores. Tomando en cuenta lo que se afrma en (Alfaro, 3), se puede demostrar que la funcón (), corresponde a un controlador PID realzable como se muestra en (). El controlador cumple con las condcones para ser dscretzado consderándolo como un controlador PID deal. PID s s 5.78 s () De acuerdo a lo expuesto en (Ogata, 995; Lpng, Hung, et al., ) la ecuacón () puede ser expresada de forma dscreta como se muestra en (3). 43

6 ISSN: Volumen Número 8-6 k KD u( k) Kek P ( ) KT I e ( ) e( k) e( k ) T (3) Donde u(k) es el cclo útl calculado para la k esma muestra y e(k) el error. Para un controlador dscreto con un perodo de muestreo selecconado como el nverso de la frecuenca de conmutacón del nversor (48kHz) se tene los sguentes valores para la ecuacón de dferencas dada en (3): ( ) 55.7 ( ) 5.5 ( ) u k e k e ( ) e( k ) 86.8 e k k (4) La ecuacón (4) es la que se debe programar en el DSP para determnar el cclo útl para las señales PWM a envar a los cuatro MOSFET del puente H. 4. IMPLEMENTACIÓN DEL INVERSOR El dagrama de bloques del hardware de cada uno de los nversores que se conecta en paralelo se presenta en la Fg. 7. La etapa de potenca del nversor es el puente H DRV843 de Texas Instrument (TI), el cual se confgura para funconar en paralelo y soportar una corrente promedo de 4 A con un pco máxmo de 4 A. El puente H se conecta a un fltro de tpo LC con las especfcacones de la tabla. Para realzar el enganche de la salda del nversor con el bus AC, donde se encuentra la carga se utlza un relé electromecánco. El bloque de sensado está compuesto por un sensor de corrente ACS7, y dos sensores de voltaje basados en amplfcadores dferencales. Los sensores de voltaje testean el voltaje en el bus AC donde se colocan las cargas, y el voltaje que se está generando por el propo nversor, permtendo que el voltaje del nversor se ponga en la ampltud y fase adecuadas para su conexón al bus en cualquer momento. El control del nversor se realza en un sstema embebdo en un DSP 3TMS8F335 de TI. El DSP lleva a cabo las sguentes tareas, programadas en lenguaje C: Cálculo de potenca: Con las señales de corrente y voltaje del nversor se calcula la potenca actva y reactva entregada al bus AC, medante un algortmo como el propuesto en por (Zheng et al., ) para sstemas monofáscos. Control Inversor: Se desarrolla el algortmo de control propuesto para nversor con dos objetvos: entregar una potenca proporconal y segur la forma de onda de referenca. En este bloque se desarrolla la ley de droop para el cálculo de la referenca cada vez que se obtene un cclo completo de la señal de salda. Lazo de enganche de fase (PLL Phase Locked Loop): Se encarga de poner en fase y frecuenca. La tensón del nversor, ndcando el momento adecuado para el enganche al bus AC. Este algortmo se desarrolla en base a las topologías de marco de referenca sncronzado (SRF: Synchronous Reference Frame) (Luna, Jacobna, et al., ; Mngzh, Baohong, et al., 9). Testeo de alarmas del puente H. Modulacón SPWM para el puente H. Indcadores de operacón del sstema. DSP Puente H Sensado - Fltro Relé Fg. 7. Dagrama de bloques del nversor monofásco 5. RESULTADOS EXPERIMENTALES Carga Para la comprobacón del funconamento de la conexón de los nversores, se construyeron dos nversores con potencas de salda de 4 W y W, con un voltaje de Vrms en el bus AC, cada uno Adquscón de señales: Procesa las señales de los conversores A/D y obtene el valor rms y pco de las señales de voltaje de bus, voltaje nversor y corrente nversor. 44

7 ISSN: Volumen Número 8-6 manejado por un DSP 3TMS8F335. En la Fg. 8 se muestra en la parte superor las señales de voltaje de cada nversor y en la nferor la corrente de los msmos. En la parte a) se observa el momento en el cual el nversor de menor potenca se engancha al bus aparecendo una señal de corrente que tene un valor pco de aproxmadamente la mtad de la corrente del prmer nversor conectado a la carga. Antes de engancharse el algortmo de PLL mplementado en el DSP, ha colocado en fase la señal de voltaje de segundo nversor con respecto al bus AC y medante las ecuacones de droop se determnan el valor de frecuenca y voltaje de la señal de referenca para las ecuacones de dferenca del esquema de control en el Sstema embebdo. En la Fg. 8b) se observa el comportamento de los nversores después de estar conectados durante varos mnutos, y como estos han repartdo la potenca que la carga demanda de forma proporconal. a) b) Fg. 8 Osclograma de la conexón de los nversores de 4W (azul) y W (roja) para carga lneal. a) Momento de conexón del nversor, b) Inversores funconando en paralelo. 6. CONCLUSIONES Hacendo uso de un crcuto equvalente de generador e mpedanca en sere, se demuestra que para entregar potenca de manera proporconal cuando hay conectados dos generadores en paralelo se requere que sus mpedancas de salda sean proporconales, además se prueba que la estratega de control sugerda funcona adecuadamente en los resultados expermentales. Se determnaron las funcones en ecuacones de dferencas del controlador, el PLL de enganche y la medcón de potenca actva y reactva, así como la ley de droop, que luego se mplementaron en un DSP con una frecuenca de muestreo de 48 khz, demostrándose que, s se mantene la proporconaldad entre la mpedanca de los nversores, se puede entregar potenca de manera proporconal a cargas de tpo lneal. REFERENCIAS Araque J., Díaz R J.L., ualdrón O.E. (3). Optmzacón del THD en un convertdor multnvel monofásco usando algortmos 45

8 ISSN: Volumen Número 8-6 genétcos. Revsta colombana de tecnologías de Avanzada. (). Pág Pe, Y., Jang., et al. (4). Auto-Master-Slave Control Technque of Parallel Inverters n Dstrbuted AC Power Systems and UPS. Bravandere, K. D., Bolsens B., et al. (7). A voltage and frecuency droop control for paralle nverters. Tuladhar, A., Jn H., et al. (997). Parallel operaton of sngle phase nverter modules wth no control nterconnectons. Twelfth Annual appled power electroncs conference and exposton, Atlanta A. Salamah, A. M., Fnney S. J., et al. (8). Autonomous controller for mproved dynamc performance of AC grd, parallel-connected, sngle-phase nverters. eneraton, Transmsson & Dstrbuton, IET (); pp. 9-8 olestan, S., Jooraban M., et al. (9). Droop Based Control of Parallel-Connected sngle phase nverters n D Q rotatng frame. IEEE Internatonal conference on Industral technology. Yao, W., Chen M., et al. (). Desgn and Analyss of the Droop Control Method for Parallel Inverters Consderng the Impact of the complex Impedance on the Power Sharng. IEEE transacton on Industral electroncs PP(99). Cobotaru, M., Teodorescu R., et al. (6). A New Sngle-Phase PLL Structure Based on Second Order eneralzed Integrator. Power Electroncs Specalsts Conference, 6. PESC '6. 37th IEEE. Ferrera, R. J., Araujo R. E, et al. (). A comparatve analyss and mplementaton of varous PLL technques appled to sngle-phase grds. Energetcs (IYCE), Proceedngs of the 3rd Internatonal Youth Conference on. Luna, B. E. O. B., Jacobna C. B, et al. (). A new PLL structure for sngle-phase grdconnected systems. IECON - 37th Annual Conference on IEEE Industral Electroncs Socety. Mngzh,., Baohong L., et al. (9). Analyss and mplementaton of a PLL structure for sngle-phase grd-connected nverter system. Power Electroncs and Moton Control Conference, 9. IPEMC '9. IEEE 6th Internatonal. Slva, S. M., B. M. Lopes, et al. (4). Performance evaluaton of PLL algorthms for sngle-phase grd-connected systems. Industry Applcatons Conference, 4. 39th IAS Annual Meetng. Conference Record of the 4 IEEE. Zheng, R., Mngzh., et al. (). Power calculaton method used n wreless parallel nverters under nonlnear load condtons. Appled Power Electroncs Conference and Exposton (APEC), Twenty-Ffth Annual IEEE. Honglang, W., Xume Y., et al. (9). A new method of power calculaton based on parallel nverters. Power Electroncs and Moton Control Conference, 9. IPEMC '9. IEEE 6th Internatonal. 46

9 ISSN: Volumen Número 8-6 uerrero J.M., arcía De Vcuna L., et al. (5).Output Impedance Desgn of parallel Connected UPC Inverters wth wreless load sharng. Industral Electroncs, IEEE transactons, pp vol. 54. Sanabra C., Hernández O. (). Modelado y control de un prototpo de nversor monofásco tpo puente completo., Volumen - Número 7 - Año. Alfaro, V. M. (3). Laboratoro de Control Automátco. Escuela de ngenería eléctrca Unversdad de Costa Rca. Ogata, K. (995). Dscrete-tme control systems, Prentce Hall. Lpng,., Hung J. Y., et al. (). PID controller modfcatons to mprove steady-state performance of dgtal controllers for buck and boost converters. Appled Power Electroncs Conference and Exposton,. APEC. Seventeenth Annual IEEE. 47