Universidad de Costa Rica Facultad de Ingeniería Escuela de Ingeniería Eléctrica. Compuertas lógicas ópticas

Transcripción

1 Uiversidad de Costa Rica Facultad de Igeiería Escuela de Igeiería Eléctrica IE 5 Proyecto Eléctrico Compuertas lógicas ópticas Por: Pierre va der Laat Ulate, Ciudad Uiversitaria Rodrigo Facio Diciembre del 7

2 Compuertas lógicas ópticas Por: Pierre va der Laat Ulate Sometido a la Escuela de Igeiería Eléctrica de la Facultad de Igeiería de la Uiversidad de Costa Rica como requisito parcial para optar por el grado de: BACHILLER EN INGENIERÍA ELÉCTRICA Aprobado por el Tribual: Ig. Luís Diego Marí Narajo Profesor Guía Ig. Igacio Ramírez Atilló Profesor lector Ig. Jaime Alle Flores Profesor lector ii

3 DEDICATORIA A Dios, el úico que uca se equivoca, porque todos osotros os equivocamos ua y mil veces. A mis padres, por su apoyo. A mis profesores y a la Uiversidad de Costa Rica por haberme educado. iii

4 ÍNDICE GENERAL ÍNDICE DE FIGURAS...vi ÍNDICE DE TABLAS... viii NOMENCLATURA...ix RESUMEN...x CAPÍTULO : Itroducció.... Objetivos Objetivo geeral Objetivos específicos...5. Metodología...5 CAPÍTULO : Desarrollo teórico...6. Compuertas lógicas optoelectróicas co iterferecia o-coherete Relacioes importates e el desarrollo de las compuertas lógicas ópticas de -etradas Ecuacioes que rige las compuertas OR, NOR, AND, NAND El OR optoelectróico El NAND optoelectróico Compuertas NOR y AND optoelectróicas.... Compuertas lógicas optoelectróicas co iterferecia coherete Aálisis teórico de la velocidad de comutació y procesamieto de datos Fototrasistores Fotorresistecias...39 CAPÍTULO 3: Iformes Iforme de la costrucció de dos compuertas AND optoelectróicas Iforme del diseño de compuertas optoelectróicas utilizado iterferecia costructiva de odas o-coheretes Iforme del diseño de compuertas optoelectróicas utilizado iterferecia costructiva de odas o-coheretes CAPÍTULO 4: Coclusioes y recomedacioes...47 BIBLIOGRAFÍA...5 APÉNDICE A...53 A. Suma de odas electromagéticas coheretes:...53 iv

5 A. Suma de odas electromagéticas o-coheretes...55 A.3 Iterferecia de odas electromagéticas coheretes co desfase de y 8 :.56 A.3. Ecuacioes para u desfase de :...57 A.3. Ecuacioes para u desfase de 8 :...58 APÉNDICE B...59 B. Demostració del algoritmo de la secció B. Demostració del algoritmo de la secció APÉNDICE C...6 C. Demostració del mejor caso para compuertas optoelectróicas....6 C. Demostració de resultados de la secció C.. Demostració de las desigualdades f < f (ecuació (.3-6))...66 C.. Demostració de la desigualdad f 3 < f :...69 APÉNDICE C...7 C. MUESTRAS Y ORDENACIONES...7 ANEXO Código fuete e MatLab 6.5 de Figura Código e MatLab para Figura C ANEXO...8. Fotos de las compuertas de la secció ANEXO Datos del fabricate para compoetes v

6 ÍNDICE DE FIGURAS Figura.. Desarrollo del úmero de trasistores e los procesadores de INTEL y la ley de Moore.... Figura.. (a) Circuito comúmete utilizado para el fotodiodo detector, y que se propuso iicialmete para el diseño de las compuertas OR y NAND. (b) Circuito del comparador vetaa, cuya salida estará e alto cuado la señal del fotodiodo esté etre los valores deseados...8 Figura.. (a) Etrada láser modulada por iterferómetro Mach-Zehder. (b) Etrada LED modulada por corriete.... Figura.3. (a) Recta característica de Potecia Óptica vrs. Corriete para los diodos emisores de luz o LED s. (b) Curva característica de Potecia Óptica vrs. Corriete segú la temperatura ambiete para el diodo láser. (c) Modulació digital del diodo láser... Figura.4. Curva característica para el iterferómetro Mach-Zehder... Figura.5. (a) Diagrama de bloques para costruir compuertas co láseres. (b) Diagrama de bloques para costruir compuertas co LED s. El iversor electróico se coloca sólo cuado es ecesario....3 Figura.6 Circuito detector para el OR optoelectróico. La flecha egra idica el fotodiodo...6 Figura.7. Diagrama de bloques del circuito que NO INVIERTE la etrada. (a) Co láser. (b) Co LED...7 Figura.8. Diagrama de bloques del circuito que INVIERTE la etrada.. (a) Co láser. (b) Co LED....7 Figura.9. Circuito detector del NAND optoelectróico. Las flechas egras idica el fotodiodo...9 Figura.. Diagrama de bloques del circuito que INVIERTE la etrada para el bit m NO NEGADO e S =, (a) co láser, (b) co LED... Figura.. Diagrama de bloques del circuito que NO INVIERTE la etrada para el bit l NEGADO e S =, (a) co láser, (b) co LED... Figura.. Circuito detector del fotodiodo para las compuertas NOR y AND.... Figura.3. Circuitos equivaletes etre sí. (b) Circuito equivalete del fotodiodo....7 vi

7 Figura.4. Gráfico de las fucioes f, f, y f3 (ecuacioes (.3-), (.3-4) y (.3- ) respectivamete), para el ejemplo co Imax = ma, C = pf, Vcc = 5V, y de a 7 bits. Aquí se utiliza la fució gamma Figura.5. Coexioes exteras hechas a u fototrasistor -p-. (a) Radiació absorbida e la regió de la base causa que se fluya ua corriete del emisor a través de la resistecia de carga R L y por tato aparecerá u voltaje de señal e ella. (b) Las corrietes que se asume fluye e el fototrasistor Figura.6.Estructura -p- del fototrasistor basado e ua heterouió IGaAsP/IP Figura 3.. Circuito emisor co IRLED s para los arreglos de la figura 3. y la Figura Figura 3.. Circuito emisor IRLED (izquierda), y circuito detector co fotorresistecias y LED (LED geérico visible como idicador de salida)...4 Figura 3.3. Circuito emisor IRLED (izquierda), y circuito detector co fototrasistores y LED (LED verde como idicador de salida) Figura C. Gráfica de la fució (C.-), para = a Figura Aexo... Foto del arreglo optoelectróico co fotorresistecias para el caso e que ambas etradas está e bajo. LED verde apagado...8 Figura Aexo... Foto del arreglo optoelectróico co fotorresistecias para el caso e que la primera de las etradas está e bajo, y la seguda de las etradas está e bajo. LED verde apagado...8 Figura Aexo...3. Foto del arreglo optoelectróico co fotorresistecias para el caso e que la primera de las etradas estaba e alto, y la seguda de las etradas está e bajo. LED verde apagado...8 Figura Aexo...4. Foto del arreglo optoelectróico co fotorresistecias para el caso e que ambas etradas está e alto, y se observa el LED verde ecedido...8 Figura Aexo...5. Foto del arreglo optoelectróico co fototrasistores para el caso e que ambas etradas está e bajo. LED verde apagado....8 Figura Aexo...6. Foto del arreglo optoelectróico co fototrasistores para el caso e que la primera etrada está e bajo y la seguda e alto. LED verde apagado...83 Figura Aexo...7. Foto del arreglo optoelectróico co fototrasistores para el caso e que la primera etrada está e alto y la seguda está e bajo. LED verde apagado...83 Figura Aexo...8. Foto del arreglo optoelectróico co fototrasistores para el caso e que ambas etradas está e alto, y se observa el LED verde ecedido...84 vii

8 ÍNDICE DE TABLAS Tabla.. Tabla de verdad de las etradas y las salidas del circuito de la figura. (a)..7 Tabla.. Tabla de verdad del circuito de la Figura ' ' Tabla.3 Ejemplo para S= x 3 + x + x...8 Tabla.4. Tabla de verdad del circuito de la figura ' ' Tabla.5 Ejemplo para ( x 3xx )... Tabla.6. Alguos resultados tabulados de las fucioes f, f, y f3 (ecuacioes (.3- ), (.3-4), y (.3-) respectivamete). Note que las frecuecias so las frecuecias equivaletes para la compuerta de pricipio a fi y se cosideró el peor caso para la compuerta electróica. Para estos datos se tomaro los valores Imax = ma, C = pf, Vcc = 5V, y de a 8 bits de etrada Tabla 3.. Tabla de verdad de la compuerta AND co fotorresistecias del circuito de la figura 3., y la Figura Tabla Aexo.3... Datos del fabricate para uo de los fototrasistores de la Figura 3.3. Parte # 76-4 de Radio Shack...86 Tabla Aexo.3... Datos de cada IRLED. Parte #76-4 de Radio Shack...86 viii

9 Rago(A) Rago de la matriz A. N NOMENCLATURA Cojuto de los úmeros aturales ({,,, 3, }) x N El elemeto x perteece al cojuto de úmeros aturales. S Salida de la iterferecia costructiva o destructiva de todas las etradas ópticas. S b i Salida de la compuerta lógica Resultado de la i-ésima ecuació de la matriz. x i i-ésimo bit sigificativo de los datos de etrada. x m Bit m-ésimo que NO está NEGADO e S e bajo. ' x l Bit l-ésimo que está NEGADO e S e bajo. C Variable de cotrol utilizada para obteer u valor deseado e S, tiee u valor costate e la tabla de verdad. c Valor de la variable C e el sistema. t! = Γ( ) = t e t Fució factorial o fució gamma, defiida para úmeros complejos, e uestro caso los podemos cosiderar tato reales como eteros positivos. ix

10 RESUMEN El objetivo pricipal de este trabajo fue demostrar u pricipio de fucioamieto de compuertas lógicas ópticas. Este objetivo fue llevado a cabo mediate dos modalidades pricipales de compuertas optoelectróicas: Co fotodiodos. Co fototrasistores o fotorresistecias. El primero fue estudiado desde el puto de vista teórico y comprede pricipalmete su aplicació a compuertas de ó más etradas. E la secció.3 se aaliza desde el puto de vista teórico-matemático los arreglos optoelectróicos co fotodiodos, demostrádose que los circuitos electróicos supera a estos diseños optoelectróicos por al meos poco más de u orde de magitud, bajo especificacioes similares de velocidad de comutació de los compoetes. Por lo tato aú cuado la óptica puede superar la electróica e cuato a velocidad de acho de bada, para que los diseños de las seccioes. y. tome valor, los fotodetectores debería superar a la electróica e al meos cerca de dos órdees de magitud. Para el segudo puto, que se plateó como u objetivo extra, se aalizó brevemete, y se armó u experimeto demostrativo basado e u diseño de la referecia 7. Este arreglo óptico se pretede utilizar como experimeto demostrativo para el LAFTLA. Por fi, co esto se demostró que se puede utilizar circuitos relativamete secillos para armar ua compuerta lógica AND optoelectróica de dos etradas. x

11 CAPÍTULO : Itroducció La carrera para la creació de computadoras más potetes y más rápidas viee dádose desde hace varias décadas. Esta carrera se ve mejor resumida e la Ley de Moore. E 965 Gordo Moore afirmó que la tecología teía futuro, que el úmero de trasistores por pulgada e circuitos itegrados se duplicaba cada año y que la tedecia cotiuaría durate las siguietes dos décadas. Algo más tarde modificó su propia ley al afirmar que el ritmo bajaría, y la desidad de los datos se doblaría aproximadamete cada 8 meses. Esta progresió de crecimieto expoecial, doblar la capacidad de los microprocesadores cada año y medio, es lo que se cosidera la Ley de Moore. La figura. muestra la progresió del úmero de trasistores e los procesadores Itel. Si embargo, ya ha pasado más de dos décadas, y e geeral la ley se siguió cumpliedo. Etoces, tiee límite la velocidad y desidad de los trasistores e los procesadores? Pues bie, la respuesta o es secilla. Auque por u lado, e la actualidad, e el mercado se cosigue procesadores INTEL de alrededor de poco más de 3 GHz, tambié es cierto que existe trasistores capaces de comutar a velocidades superiores a los 8 GHz e laboratorios especializados y bajo codicioes especiales. Ver referecia 5 Ver referecia 6

12 Figura.. Desarrollo del úmero de trasistores e los procesadores de INTEL y la ley de Moore 3. Si embargo, e el caso de la electróica, se tiee la desvetaja de que estos trasistores co los que se puede costruir compuertas lógicas, lo hace muy bie para compuertas lógicas de dos etradas y ua salida, mietras que e los buses de datos (que puede cosiderarse como compuertas lógicas de más de dos etradas y si es ecesario de más de ua salida) empieza a teer u desempeño cada vez más pobre coforme aumeta el úmero de etradas y salidas. Es esta ua de las posibles aplicacioes dode pudiera llegar a ser importate la óptica para los procesadores. Debido a que las guías de oda, co su tamaño reducido y capacidad actual de trasmisió a altísimas velocidades (fácilmete a GHz, auque a u precio aú o ta bajo), se covierte e ua opció importate para la implemetació de

13 3 los buses de datos (como las memorias RAM) y líeas de trasmisió etre trasistores que se ecuetre a largas distacias etre sí detro de los procesadores. Y es que e los últimos años se ha veido desarrollado eormemete la idustria de la optoelectróica, o sólo co las guías de oda moomodo sobre silicio, sio tambié, co láseres bombeados eléctricamete que so costruidos virtualmete detro de las capas de silicio 4, y que elimia la ecesidad de alieamietos mauales, que so costosos y egorrosos, y que sirve para aliear el láser y la guía de oda. Iclusive, se sabe 5 que mediate métodos similares tambié se puede costruir moduladores de fase electro-ópticos y elemetos olieales tales como los SOA s (Semicoductor Optical Amplifier), limpiado el camio hacia la implemetació de fucioes lógicas complejas e chips optoelectróicos. A lo largo de este trabajo, se expoe u modelo matemático, para aplicar alguas de estas uevas tecologías y determiar la mejor maera de implemetar chips optoelectróicos. Para lo aterior se usaro dos efoques pricipales: La optoelectróica, co base e la iterferecia costructiva de odas electromagéticas o coheretes Y la optoelectróica, co base e la iterferecia costructiva y destructiva de odas electromagéticas coheretes. Para el diseño mediate la tecología optoelectróica co base e la iterferecia costructiva o coherete, se pretede desarrollar ua base teórica para poder implemetar casi cualquier tipo de compuerta lógica. Esta tecología tiee la vetaja potecial de 3 Ver referecia 5. 4 Ver referecia 8 y 3. 3

14 4 poderse implemetar mitérmios de ó más etradas e ua sola uidad y que permitiría realizar e solo ciclo operacioes que ormalmete requeriría de a más ciclos e total. Para el diseño de la tecología optoelectróica co base e iterferecia costructiva y destructiva de odas electromagéticas coheretes, tambié se pretede desarrollar ua base teórica para la implemetació de varias fucioes lógicas, iclusive co alguas fucioes de más de u mitérmio, y que e alguos casos se podría realizar e sólo ciclo. Fialmete como aplicacioes a los temas aquí tratados teemos para las compuertas lógicas optoelectróicas e geeral: Bus de datos. Matrices de memorias RAM. Demultiplexores. Routers. Etc. 5 Ver referecia 9. 4

15 . Objetivos.. Objetivo geeral.. Objetivos específicos Demostrar teóricamete u pricipio de fucioamieto para compuertas lógicas ópticas.. Metodología Demostrar de maera teórica u pricipio de fucioamieto a partir de elemetos ópticos y optoelectróicos de cuatro compuertas lógicas básicas: o AND o NAND o OR o NOR La metodología a seguir es de estudio teórico de alguos casos represetativos de la posibilidad de implemetació de compuertas lógicas de básicamete tipos: La optoelectróica, co base e la iterferecia costructiva ocoherete de odas electromagéticas o-coheretes. La optoelectróica, co base e la iterferecia costructiva y destructiva de odas electromagéticas coheretes. 5

16 CAPÍTULO : Desarrollo teórico Iicialmete se pesó e diseñar compuertas lógicas ópticas co elemetos optoelectróicos que fuese capaces de realizar, e u solo ciclo, lo que requiere de muchos ciclos e las compuertas electróicas tradicioales. Coforme se avazó e el desarrollo de estas ideas se ecotraro varias limitates teóricas que hace que estas compuertas lógicas, co el diseño que se plateó iicialmete, o fuese viables desde el puto de vista práctico. E la secció. se icluyero los lieamietos básicos para el diseño de las 4 compuertas lógicas básicas optoelectróicas (a saber OR, NOR, AND, y NAND ). E la secció., se aborda brevemete el tema de compuertas lógicas optoelectróicas basadas e iterferecia coherete de odas electromagéticas, así como u ejemplo de ua compuerta. E la secció.3 se icluyó ua demostració teórico-matemática de porqué las compuertas electróicas de dos etradas (o por qué o tambié, las compuertas ópticas de dos etradas?) so, bajo codicioes similares de acho de bada de los compoetes, mucho más veloces que las compuertas lógicas optoelectróicas basadas e u pricipio decodificació aalógico. 6

17 . Compuertas lógicas optoelectróicas co iterferecia o-coherete 7 E la bibliografía se ecuetra reportes de LED s que comuta a velocidades de hasta 4GHz 6 y que podría ser utilizados para la costrucció de chips de memoria co tecología LED o láser, como por ejemplo se hace co los optoacopladores. O tambié se puede costruir compuertas lógicas co el diseño que aquí se propuso. Para este diseño se utilizó la teoría de iterferecia o-coherete del Apédice A. E geeral se propuso u circuito muy utilizado para el fotodiodo detector, este se muestra e la figura. (a) y (b). Tabla.. Tabla de verdad de las etradas y las salidas del circuito de la figura. (a). Número de etradas e o Salida ó más 6 Ver referecia 7

18 8 5Vdc D9 U5A 3 + R3 - LF353/NS 4k V3 Vdc 8 V+ 4 V- OUT V4 Salida 5Vdc V Vdc (a) R5 k Vdc U7A 3 + V7 - LF353/NS 8 V+ V- OUT 4 5Vdc V6 D R4 k Vdc R6 k V8 3 - LF353/NS U6A + 8 V+ 4 V- OUT R7 k R8 k Salida (b) Figura.. (a) Circuito comúmete utilizado para el fotodiodo detector, y que se propuso iicialmete para el diseño de las compuertas OR y NAND. (b) Circuito del comparador vetaa, cuya salida estará e alto cuado la señal del fotodiodo esté etre los valores deseados. Los detectores de la figura. costa de ua fuete de polarizació que alimeta u fotodiodo y ua resistecia, la resistecia sirve para covertir e voltaje la corriete del fotodiodo. Por otro lado, el amplificador operacioal e modo comparador, sirve para comparar el voltaje producido por la corriete del fotodiodo co u voltaje dado que, por 8

19 ejemplo e el caso de ua compuerta OR, podría idicar cuado e la etrada hay sólo ua etrada e alto, o sólo dos etradas e alto, y así por el estilo. E lugar de u solo amplificador operacioal tambié se puede agregar varios e paralelo e cofiguració comparador vetaa, de maera que cuado el voltaje producido por la corriete del fotodiodo que pasa por la resistecia está etre dos iveles dados se produce ua salida e alto e esa parte del circuito. Lo aterior fucioa e geeral como u covertidor aalógico-digital. El detalle, está e que cambiado la fució de etrada, ivirtiedo (por medio de u iversor electróico) o dejado si ivertir la etrada, se cambia tambié, la fució de salida. Para estos casos, hay que tomar e cueta que o se puede alimetar u úmero ilimitado de amplificadores operacioales por cuato estos cosume corriete que, auque poca, le resta fuerza a la señal del fotodiodo. Por otro lado, e las compuertas, iicialmete se cosideró como posibles fuetes de luz para implemetar la etrada de la compuerta lógica optoelectróica u láser CW (oda cotiua, por sus siglas e iglés) modulado por ua iterferómetro Mach-Zehder, o e su defecto, u LED cotrolado por corriete, como e la figura.. Co respecto al láser, estos se modula por medio de u iterferómetro Mach-Zehder, y o por corriete, debido a la llamada corriete de umbral que es la corriete míima ecesaria para que u láser empiece a emitir luz coherete y etre e la llamada zoa lieal. La ecuació característica del iterferómetro Mach-Zehder es la ecuació (.-) y su gráfico (dode V π se llama voltaje de media oda, y se refiere al voltaje ecesario para que el águlo de desfase etre las trayectorias sea igual a 8 ), se ecuetra e la figura.4, mietras tato, 9 9

20 el gráfico característico de la recta Corriete vrs. Potecia Óptica del LED es lieal, su fució es la ecuació (.-) y se muestra e la figura.3. P P out i πv =.5 + cos (.-) Vπ E la ecuació (.-) Pout es la irradiacia de salida del iterferómetro de Mach- Zehder (ver figura.4), Pi es la irradiacia de etrada, V es el voltaje aplicado a los termiales del iterferómetro. P = ηiw g (.-) E la ecuació (.-) P es la potecia óptica de salida del LED, i es la carga (corriete) iyectada por segudo, y Wg es la eergía de hueco del material (etre los iveles de eergía). Por lo que queda demostrada la respuesta lieal de la relació Potecia-Corriete e el LED. Iterferómetro. Mach-Zehder Láser CW (a) (b) Figura.. (a) Etrada láser modulada por iterferómetro Mach-Zehder. (b) Etrada LED modulada por corriete. Como se muestra e la figura.3 (b) y (c), la potecia óptica equivalete a u cero lógico e la modulació digital de u diodo láser, es cosiderable, y de ahí la importacia

21 del iterferómetro Mach-Zehder, ya que este provee u cero lógico co ua potecia relativa mucho meor al de la modulació digital. (a) (b) (c) Figura.3. (a) Recta característica de Potecia Óptica vrs. Corriete para los diodos emisores de luz o LED s 7. (b) Curva característica de Potecia Óptica vrs. Corriete segú la temperatura ambiete para el diodo láser 8. (c) Modulació digital del diodo láser 9. 7 Ver referecia [6] 8 Ver referecia [6] 9 Ver referecia [6]

22 Figura.4. Curva característica para el iterferómetro Mach-Zehder. El arreglo óptico geeral e que se pesó para costruir las compuertas lógicas ópticas fue el de la figura.5. E la figura.5(a) y (b) el iversor electróico es para aquellas compuertas lógicas e que se ivierte la etrada a la compuerta, y por ede debe estar sólo e caso ecesario. Además se puede agregar u prisma, u acoplador de fibra óptica, o u acoplador de guía de oda para uir las odas electromagéticas ates de ser detectadas por el fotodiodo depediedo del medio e que se esparza las odas. La suma de las irradiacias o-coheretes debió ser tal que o se dañara el fotodiodo por exceso de radiació; y la suma de las irradiacias de los emisores e bajo debió ser tal que, fuera meor a cuado hay sólo u emisor e alto. Ver referecia [6]

23 3 Etrada X Iversor electróico (opcioal) Iterf. Mach- Zehder Fotodiodo detector Circuito electróico Etrada X Iversor electróico (opcioal) Iterf. Mach- Zehder (a) Etrada X Iversor electróico (opcioal) LED Fotodiodo detector Circuito electróico Etrada X Iversor electróico (opcioal) LED (b) Figura.5. (a) Diagrama de bloques para costruir compuertas co láseres. (b) Diagrama de bloques para costruir compuertas co LED s. El iversor electróico se coloca sólo cuado es ecesario... Relacioes importates e el desarrollo de las compuertas lógicas ópticas de - etradas E los Apédices A., A. y A.3 se demostró la iterferecia de haces coheretes, o-coheretes, y coheretes co desfases de y 8, respectivamete. Recordemos que la irradiacia de la luz es proporcioal al cuadrado del campo eléctrico multiplicado por 3

24 4 4 ua costate, si embargo, para uestros efectos cosideramos e la secció. la oda electromagética como o-coherete, como lo es la luz de dos LED s o dos láseres diferetes. E el apédice A se demostró que la itesidad de la suma de las odas e la vida real varia etre, la suma de los cuadrados de los campos eléctricos multiplicado por ua costate y, el cuadrado de la suma de los campos eléctricos multiplicados por ua costate (ver Apédices A. y A.)... Ecuacioes que rige las compuertas OR, NOR, AND, NAND Para calcular la irradiacia resultate, e este capítulo se asumió el caso de iterferecia o-coheretes (ver apédice A.), es decir, que la irradiacia resultate es igual a la suma de las irradiacias. Co el sistema de ecuacioes, formado por los valores de los bits de etrada segú la tabla de verdad, se pudo defiir ua matriz de la forma (..-). = + + * b b b b b b x x x x x x i i i i i i M M M M K K K K M M O M M M O M K K K K K K M M M O M M M O M K K (..-)

25 Dode se deotó, si pérdida de geeralidad, los bits de datos de etrada de las compuertas lógicas ópticas como la variable real x i. Así mismo, se deotó como b i, la 5 costate que determia el valor de x i. Los valores de cada ua de estas variables, se varía segú las características de diseño, y estas se puede defiir segú sea la fució lógica de la compuerta óptica. La matriz cuadrada (..-) es la matriz idetidad. Y su Rago(A) =, ya que el rago es igual al úmero de ecuacioes liealmete idepedietes del sistema de ecuacioes lieales. Además, es de variables idepedietes, por lo que a cada matriz se le debió proporcioar ecuacioes liealmete idepedietes y cosistetes para ecotrar la solució particular que se usó e la costrucció de cada compuerta lógica. El valor de la variable puede tomarse como la amplitud del campo eléctrico de la oda electromagética, siempre que luego se haga la coversió a irradiacia cuado calcule la potecia que recibirá el fotodiodo.. 5

26 6..3 El OR optoelectróico. figura.6. Para obteer la fució lógica booleaa OR, se cosideró el circuito detector de la 5Vdc D9 U5A 3 + R3-4k LF353/NS V3 Vdc 8 V+ V- 4 OUT V4 Salida 5Vdc V Vdc Figura.6 Circuito detector para el OR optoelectróico. La flecha egra idica el fotodiodo. Tabla.. Tabla de verdad del circuito de la Figura.6. Etrada del fotodiodo Salida A cotiuació se describe el algoritmo que se cosideró para diseñar u OR óptico de -etradas. Cosidere la siguiete fució lógica ' S= ( x + + x + K x ) K : l + a) El dato de etrada x m = e S =, si el bit m NO está NEGADO e S =, y el diagrama del circuito fue el de la Figura.7 Ver Apédice B. para ua demostració matemática de este algoritmo. 6

27 7 b) El dato de etrada x = e S, si el bit l está e NEGADO e ' l S =, y el diagrama del circuito fue el de la Figura.8. Dato de etrada Iterferómetro Mach-Zehder (a) Dato de etrada LED (b) Figura.7. Diagrama de bloques del circuito que NO INVIERTE la etrada. (a) Co láser. (b) Co LED. Dato de etrada Iversor electróico Iterferómetro Mach-Zehder (a) Dato de etrada Iversor electróico LED (b) Figura.8. Diagrama de bloques del circuito que INVIERTE la etrada.. (a) Co láser. (b) Co LED. 7

28 8..3. Ejemplo de u OR optoelectróico de 3 etradas E el siguiete ejemplo se verificó el resultado del algoritmo aterior mediate la tabla de verdad resultate de este plateamieto para u caso específico. ' ' Tabla.3 Ejemplo para S= x 3 + x + x x 3 x x Iterferecia costructiva S=Salida de Compuerta ' ' OR= x 3 + x + x 3 8

29 9..4 El NAND optoelectróico Para el circuito detector del NAND optoelectróico se cosideró u circuito como el de la figura.9. 5Vdc D9 U5A 3 + R3 - LF353/NS 4k V3 Vdc 8 V+ V- 4 OUT V4 Salida 5Vdc V Vdc Figura.9. Circuito detector del NAND optoelectróico. Las flechas egras idica el fotodiodo. Tabla.4. Tabla de verdad del circuito de la figura.9. Etrada de fotodiodo Salida A cotiuació se describió el algoritmo que se cosideró para diseñar u NAND óptico de -etradas, para la fució lógica 3 ' S= ( x x Kx ) K : a) El dato de etrada x m = e S. Si el bit m NO está l NEGADO e S =, y el diagrama del circuito fue el de la Figura.. 3 Ver Apédice B. para ua demostració matemática de este algoritmo 9

30 b) El dato de etrada ' x l = e S =. Si el bit l esta NEGADO e S =, y el diagrama del circuito fue el de la Figura.. Dato de etrada Iversor electróico Iterferómetro Mach-Zehder (a) Dato de etrada Iversor electróico LED (b) Figura.. Diagrama de bloques del circuito que INVIERTE la etrada para el bit m NO NEGADO e S =, (a) co láser, (b) co LED. Dato de etrada Iterferómetro Mach-Zehder (a) Dato de etrada LED (b) Figura.. Diagrama de bloques del circuito que NO INVIERTE la etrada para el bit l NEGADO e S =, (a) co láser, (b) co LED.

31 ..4. Ejemplo de tabla de verdad para u NAND de 3 etradas optoelectróico E el siguiete ejemplo se mostró la tabla de verdad resultate de este plateamieto. ' ' Tabla.5 Ejemplo para ( x 3xx ). x 3 x x Salida de iterferecia costructiva S=Salida de compuerta NAND = ' ' ( 3xx x ) 3

32 ..5 Compuertas NOR y AND optoelectróicas Estas compuertas se puede costruir co el circuito detector de la figura.. Este cosiste e u circuito detector idético al de las compuertas OR y NAND uido e la salida a u iversor electróico CMOS. Las reglas para las etradas de la compuerta OR so las mismas que para las de la compuerta NOR, y las de la etrada de la compuerta AND so las mismas que para la compuerta NAND. 5Vdc D9 R3 4k V3 Vdc U5A LF353/NS 8 V+ 4 V- OUT V4 M MbreakP M MbreakN R k 5Vdc Salida V5 5Vdc V Vdc Figura.. Circuito detector del fotodiodo para las compuertas NOR y AND.

33 3. Compuertas lógicas optoelectróicas co iterferecia coherete Como se demostró e el apédice A. y A.3, la iterferecia de odas electromagéticas coheretes da como resultado ua irradiacia tal que se cumple la ecuació (.-). I total = I j (.-) j= Dode Ij es cada ua de las Irradiacias de las etradas. Para diseñar las compuertas lógicas optoelectróicas co iterferecia o-coherete, se puede seguir las mismas reglas de las compuertas de iterferecia o-coherete, co la salvedad de que la suma de cada etrada será segú la ecuació (.-), que crece mucho más que para el caso de suma de odas o-coheretes (correspodiete a la ecuació (.- )). Lo aterior hace que la resistecia de carga tega que ser mayor para abarcar la misma catidad de bits de etrada e cada compuerta, que, segú se verá e la secció.3 implica ua meor velocidad de procesamieto real de datos. I total = I j= j (.-) 3

34 .3 Aálisis teórico de la velocidad de comutació y procesamieto de datos 4 El diseño geeral que se pesó para las compuertas lógicas ópticas cosiste e utilizar u circuito detector co u fotodiodo, ua resistecia, y varios amplificadores operacioales, como e la figura.. E geeral se trata de utilizar el mismo pricipio de u covertidor aalógico-digital, adaptádolo para decodificar, e uo o dos ciclos, ua señal óptica biaria. La fortaleza de este arreglo cosiste e que es capaz de procesar e pocos ciclos ua señal biaria de dos o más bits, aprovechado el mayor acho de bada que preseta alguos detectores comparado a los circuitos electróicos 4, y fue por esta razó que iicialmete se pesó e realizar esta ivestigació. Si embargo, segú fue avazado la ivestigació, al calcular la velocidad de comutació etre u ivel de tesió y otro, y e particular su demada sobre el llamado efecto RC aú para el mejor de los casos, se llegó a la coclusió de que esta velocidad o frecuecia lograda para procesar más de dos bits fue muy baja, y auque esto se puede corregir co fotodiodos extremadamete veloces, me pareció que era más práctico simplemete seguir realizado de maera tradicioal co las compuertas electróicas. E efecto, para todas las compuertas electróicas es ecesario cosiderar la siguiete ecuació (.3-) de acho de bada a -3dB. E particular hubo que recosiderar 4 Ver referecia 7 4

35 5 la magitud de los db para cada ua de las compuertas optoelectróicas como veremos a cotiuació. f 3dB = (.3-) * π * R * C L Dode C es la capacitacia del fotodiodo, y R L es la resistecia de carga del circuito del fotodiodo. La resistecia de carga varió su valor u segú la sesibilidad que se le quiera dar al circuito y tambié, asociado a esta, la magitud de los db s que se utilizó para obteer la ecuació (.3-). Como ya se mecioó, la fórmula (.3-) (que varía u poco e el caso de las compuertas optoelectróicas, como se verá más adelate) fue el taló de Aquiles de este trabajo, es decir su puto más débil. Si bie, por u lado se pudo tomar u R L más grade para teer u sistema más sesible, que abarcara u mayor úmero de bits, u mayor úmero de palabras lógicas e ua sola compuerta, y que lo procesara todo e u solo ciclo, el icremeto e esta resistecia R L le restó velocidad a cada ciclo para u fotodiodo dado co ua capacitacia dada. Además, coforme aumetó el úmero de bits a procesar, más preciso debía de ser la señal por lo que los db s aumetaro (meos egativos) de maera estrepitosa, dismiuyedo así tambié la frecuecia de corte. Es por esto que la úica maera que se ecotró para cotrarrestar esta dismiució e la frecuecia de comutació, fue sugiriedo la utilizació de fotodiodos co ua capacitacia cada vez meor coforme se icremetaba la sesibilidad, para así mateer la 5

36 6 misma frecuecia. Si bie es cierto que e revistas cietíficas 5 recietes se mecioa fotodiodos semicoductores que sobrepasa las capacidades de los chips aú más / avazados co ua detectividad específica de hasta x Joes( cm Hz ) 3 * a W temperatura ambiete y a ua logitud de oda óptica de,3 µm; aú así es difícil saber lo que sucederá a futuro, y como ya dijimos ates, y demostraremos a cotiuació, para características similares de los compoetes, las compuertas electróicas sobrepasa e velocidad a las optoelectróicas. Si embargo, si los compoetes optoelectróicos a la larga llegase a superar a los electróicos, esta propuesta podría teer importacia Pero veamos u pequeño ejemplo. P P 3 db = *log.5 = P (.3-) i P i Etoces, si por ejemplo, se quiere implemetar ua compuerta co =8 etradas, se ecesita los siguietes db s. 7.5,8dB = *log (.3-3) 8 Por lo que e este caso, para =8, los db s, e lugar de ser -3dB, fuero -.8dB. Se sabe que el circuito equivalete de u fotodiodo es el de la figura.3(b). 5 Ver referecia 6

37 7 V = V V = u(t) V TD = TR = TF = PW = PER = V R C = I = A I = u(t)/r A TD = TR = TF = PW = PER = I R C (a) (b) Figura.3. Circuitos equivaletes etre sí. (b) Circuito equivalete del fotodiodo. Etoces, se hizo el aálisis e el tiempo del circuito equivalete del fotodiodo de la figura.3(b). E efecto, aplicado mallas e la figura.3 (b). u( t) R = V R V + C t (.3-4) Dode V, es el voltaje e el capacitor. Aplicado la Trasformada de Laplace. u( s) R V ( s) V ( s) = + CsV ( s) R u( s) = H ( s) = RCs + (.3-5) Luego, como la forma de ua oda electromagética que se extigue es semejate a ua señal coseo, y la fució de trasferecia de la ecuació (.3-5), se puede, volviedo al ejemplo cuado =8 etradas, e la ecuació (.3-6), teemos que. *log *log,38 = R w f.8 = = 7,MHz * π Vmáx co R = = 4kΩ; C = pf.; V I = 8; I máx máx C w = ma + R C w =,8 máx = 5V ; (.3-6) 7

38 Al seguirse el mismo algoritmo que para el ejemplo aterior se pudo deducir ua forma geeral para la frecuecia que tedrá este arreglo óptico e fució de las costates siguietes: La tesió de polarizació a la que se ecuetra el fotodiodo. La corriete máxima del fotodiodo. La capacitacia del fotodiodo a esa tesió. Y de la variable: = el úmero de bits que icluye la compuerta, esto se logra variado la resistecia de carga para variar así la sesibilidad del circuito detector. Etoces, para u variable, y uos Vmáx, Imáx, y C, como e el ejemplo aterior, teemos el siguiete desarrollo matemático geeral x = log (.3-7) Nótese que la ecuació (.3-7) sirve para las compuertas optoelectróicas basadas e iterferecia o-coherete y además ote que la desigualdad (.3-8), cuyo térmio de la izquierda sirve para el caso de compuertas optoelectróicas co iterferecia coherete, tambié se cumple..5.5 log > log log > log (.3-8) 8

39 Luego, de la fució de trasferecia de la ecuació (.3-5), y los db s de la ecuació (.3-7), teemos el siguiete desarrollo matemático. 9 log log log + R + R C w C w = + R C w.5 =.5log.5.5log.5 = db' s = log (.3-9) w = f =.5.5log RC.5.5log πrc Dode se debió usar la fórmula de la ecuació (.3-) para la resistecia de carga. R V V máx máx = = (.3-) I máx I máx De dode, al sustituirse e el resultado aterior se obtuvo la ecuació (.3-) que es la frecuecia a la que se ejecuta cada ciclo para las compuertas optoelectróicas co iterferecia o-coherete. f = I máx.5.5 log πv máx C (.3-) Por otro lado, para compuertas co iterferecia coherete, se utiliza el primer térmio de las desigualdades (.3-8), y se cosideró que para u úmero de bits que 9

40 abarque la compuerta, el rago de voltajes abarca u ivel máximo igual a, de ahí que dio como resultado la expresió (.3-), que cosidera la velocidad real de cada ciclo, 3 obteiédose así la frecuecia que llamamos frecuecia equivalete. La frecuecia equivalete o es más que, la frecuecia de pricipio a fi de cada compuerta, cosiderado a la compuerta como ua caja egra. f 3 = I máx.5log (.3-) πv C máx Por otro lado para los circuitos electróicos cuado se desea procesar bits, se requiere de los ciclos de la ecuació (.3-3). Y el úmero máximo de mitérmios para ua sola compuerta optoelectróica de etradas es / para par 6, o de ( ) / o lo que es lo mismo de ( + ) / para impar 7, que se ejecuta e 3 ciclos segú tambié la ecuació (.3-3). 6 Ver Apédice C. para ua demostració 7 Ver Apédice C. para ua demostració 3

41 3 3 3 = log( ) = log()! log! (( / )!) = = = / (( / )!) log()! = = ( ) / (( ) / )!*(( + ) / )!! log (( ) / )!*(( ) / )! + = 3 log() co 3 impar co par (.3-3) Dode e el caso del primer térmio (iterferecia coherete) se cosidera la posibilidad de comutar desde u ivel alto máximo hasta la mitad etre el cero, o viceversa, este resultado se utiliza más adelate. Etoces, tomado como referecia los siguietes datos de fábrica para u fotodiodo dado, podemos calcular la frecuecia equivalete para u circuito electróico dado, que toma + 3 ciclos para ejecutarse, ejecutádose este circuito electróico a ua frecuecia de Fmí: C = pf. R = 5 Ohms. Vmáx = 5V. Imáx = ma. Fmí = GHz. De dode, la frecuecia equivalete del circuito electróico si este lo decodificara e u solo ciclo es la ecuació (.3-4) (tomado e cueta las ecuacioes (.3-3)) 3

42 3 f * = + 9 log() f = * *! log( ) + log (( / )!) para par, ó 9 log() f = * *! log( ) + log (( ) / )!*(( ) / )! + para impar * =! log log( (( ) / )!) + log() log() = (.3-4) Las ecuacioes (.3-), (.3-) y (.3-4) se grafica e la figura.4. E la figura.4 se observa cómo las fucioes f, f, y f3, so todas decrecietes, si embargo, para u mismo úmero de etradas, las compuertas electróicas de dos etradas tradicioales tiee siempre ua velocidad real mayor, bajo codicioes similares, que las compuertas optoelectróicas que se propusiero e las seccioes. y., aú cuado estas compuertas ópticas procese la iformació e u solo ciclo. Si embargo, es apropiado recordar, que se ha dado el caso e que los fotodetectores supera e velocidad a la electróica 8, y es por ahí dode, e dado caso de que los detectores supere grademete a la electróica, este trabajo puede llegar a ser importate, si se combiara co la electróica para casos de decodificació más secillos. 8 Ver referecia 7 3

43 33 Figura.4. Gráfico de las fucioes f, f, y f3 (ecuacioes (.3-), (.3-4) y (.3- ) respectivamete), para el ejemplo co Imax = ma, C = pf, Vcc = 5V, y de a 7 bits. Aquí se utiliza la fució gamma 9. 9 Recuérdese que la fució gamma tiee como rago los úmeros complejos e icluye a la fució factorial. Ver Aexo. para ver el código fuete de este gráfico. 33

44 Tabla.6. Alguos resultados tabulados de las fucioes f, f, y f3 (ecuacioes (.3- ), (.3-4), y (.3-) respectivamete). Note que las frecuecias so las frecuecias equivaletes para la compuerta de pricipio a fi y se cosideró el peor caso para la compuerta electróica. Para estos datos se tomaro los valores Imax = ma, C = pf, Vcc = 5V, y de a 8 bits de etrada. 34 f (optoelect. Nocoherete) f (electróica) f 3 (optoelec. Coherete) 6,6MHz GHz,9MHz 4,9MHz 4MHz,5MHz 8 7,MHz 66,67MHz 3,76kHz 6,5MHz MHz 38,89kHz 3 884,4kHz 5,64MHz 4,86kHz 64 3,76kHz 7,78MHz 68Hz 8 khz 4,5MHz 76Hz Fialmete, se observa e la figura.4 que, para todo 7, la fució f.es mayor que las fucioes y f3 f. Etoces bastó co demostrar que, para todo, que las siguietes desigualdades de la ecuació (.3-5) se cumple. f < < (.3-5) 3 f f Ver Apédice C. para la demostració. 34

45 35.4 Fototrasistores Los fototrasistores so dispositivos dode el flujo de corriete de ua uió p- del detector es iteramete amplificada. Su costrucció es básicamete la de u trasistor de uió, co la regió base expuesta a la radiació icidete. Normalmete o tiee coexió extera a la base. Para eteder la operació del dispositivo, la corriete de base es suplida por la corriete foto-geerada. La corriete de colector tiee dos compoetes: (a) la corriete ormal reversa de saturació del diodo, y (b) la parte de la corriete del emisor que logra pasar al colector. Ésta última corriete se escribió como α ie, dode α es ligeramete meor a (α es coocida como la corriete comú de gaacia de base). i co + α i = i i (.4-) e e b De dode, i c ib + ico = α α ( i + i ) + = ( i + i )* ( h + ) = b co b co fe α (.4-) Dode h = α /( α) es coocida como corriete de gaacia de colector comú fe del trasistor. Valores típicos para h fe e fototrasistores so cercaos a. Si radiació icidete i b = y la corriete que fluye i ( +), es la corriete de oscuridad co h fe del dispositivo. Ésta es obviamete más grade que para dispositivos de uió p- comparables dode la corriete de oscuridad e esta otació es sólo i co. Tomado de la referecia 35

46 I = η Cuado sea ilumiada habrá ua corriete de base de magitud i λ, dode Ae i λ λ, y dode η es la fracció de la radiació icidete que es absorbida e hc la regió activa, Io es la Irradiacia icidete, A es el área, e es la carga del electró, λ es la logitud de oda de la radiació icidete, h es la costate de Plack, y c es la velocidad de la luz e el vacío. ( i + )*( + ) λ i co h fe dode, si i >> ico 36 El flujo extero de corriete extero es ahora λ, es igual a λ ( ) i + h fe. Por tato el dispositivo da ua gaacia itera, y tiee ua respositividad etre u fotodiodo p-i- y u fotodiodo de avalacha. Los fototrasistores de silicio, como los utilizados e el experimeto de la secció 3., está dispoibles a bajo costo. Estos detectores usualmete sufre de u bajo acho de bada, ormalmete limitada a uos cietos de kilohertz. Esto se debe a la alta capacitacia de la uió base-colector y a los altos tiempos de de trásito de las cargas a través de la regió de la base. Por otro lado, su amplificació hace que simplifique los circuitos dode el acho de bada o importe. Es posible hacer fototrasistores co u acho de bada mucho mayor. Las estructuras -p- para fototrasistores basadas e heterouioes de IGaAsP/IP. Como e los fotodiodos p-i- de IGaAs/IP, la radiació icidete co ua logitud de oda mayor a,9 µm pasa si ateuarse a través de la capa superior de IP y logitudes de oda hasta la logitud de oda del hueco etre badas del material base es absorbido e la base. 36

47 37 Figura.5. Coexioes exteras hechas a u fototrasistor -p-. (a) Radiació absorbida e la regió de la base causa que se fluya ua corriete del emisor a través de la resistecia de carga R L y por tato aparecerá u voltaje de señal e ella. (b) Las corrietes que se asume fluye e el fototrasistor. Tomado de la referecia 37

48 38 Figura.6.Estructura -p- del fototrasistor basado e ua heterouió IGaAsP/IP 3. 3 Ver referecia 38

49 39.5 Fotorresistecias 4 Las fotorresistecias de Sulfuro de Cadmio (CdS) so utilizadas por su bajo costo, como sesores de radiació visible, por ejemplo e medidores de luz para cámaras. Estos dispositivos usualmete tiee gaacia fotocoductiva alta (de a ) pero tiempos de respuesta pobres (cerca de 5 ms). El tiempo de respuesta depede mucho del ivel de ilumiació, viédose reducido a iveles altos, lo que refleja la presecia de trampas. Ua capa de polycristalio es depositada e u substrato aislate y los electrodos se forma evaporado u metal adecuado, como por ejemplo oro, a través de ua máscara para darle la forma de peie. Esta geometría, que resulta e u área relativamete grade de superficie sesitiva y u espaciamieto relativamete pequeño etre electrodos, ayuda a darle ua mayor sesitividad al dispositivo. 4 Ver referecia 39

50 4 CAPÍTULO 3: Iformes E este capítulo se preseta dos iformes, el de la secció 3. trata sobre la costrucció de ua dos compuertas AND, la primera fue costruida co fotorresistecias y IRLED s, etre otros compoetes que se explica e la secció 3.; y la seguda compuerta AND fue costruida co fototrasistores e lugar de las fotorresistecias. Ambas cotaro co u LED verde que se ecedía cuado la salida estuvo e ivel alto como correspode. Este experimeto o estaba detro de los objetivos iiciales del proyecto, pero se decidió icluirlo para ejemplificar el tema y como demostració para el LAFTLA. E la secció 3. se icluyó u iforme del diseño de compuertas optoelectróicas utilizado iterferecia costructiva de odas o-coheretes. Asimismo, e la secció 3.3 se icluyó u iforme del diseño de compuertas optoelectróicas utilizado iterferecia costructiva de odas o-coheretes. 3. Iforme de la costrucció de dos compuertas AND optoelectróicas Como objetivo extra, se quiso costruir dos pequeñas compuertas optoelectróicas basadas e diseños ecotrados e u folleto de Radio Shack sobre este tema 5. Estas compuertas se costruyero co el objetivo de demostrar el pricipio de fucioamieto de ua compuerta optoelectróica AND e geeral, mediate u pequeño experimeto práctico. 4

51 4 Los datos de los emisores IRLED s está e el Aexo 3. Para la primera compuerta optoelectróica AND de la figura 3., se utilizaro dos IRLED s (que quiere decir diodo emisor de luz ifrarroja por sus siglas e iglés), ua resistecia de Ohms, alimetados por ua fuete a 5V; y como detectores se utilizaro dos fotorresistecias (Parte # de Radio Shack), ua resistecia corriete de 47 Ohms, alimetados por ua fuete de 5V. La tabla 3. muestra la tabla de verdad para el circuito de la figura 3.. El aálisis del circuito emisor de la figura 3. es el siguiete: Vi VLED 6,7 R S = = = 5Ω Ω (3.-) I. LED De ahí el valor de la resistecia del circuito emisor de la figura 3., y la Figura 3.3. R4 D3 6Vdc V R 6Vdc V5 D Figura 3.. Circuito emisor co IRLED s 6 para los arreglos de la figura 3. y la Figura Ver referecia 7 6 Ver datos del fabricate para estos IRLED s e Aexo 3 4

52 Aexo. Las fotos de ambos circuitos, e los distitos valores de la tabla 3., está e el 4 R4 D3 R R3 47 6Vdc V 5Vdc V R 6Vdc V5 D R D Figura 3.. Circuito emisor IRLED (izquierda), y circuito detector co fotorresistecias 7 y LED (LED geérico visible como idicador de salida). Tabla 3.. Tabla de verdad de la compuerta AND co fotorresistecias del circuito de la figura 3., y la Figura 3.3. D3 (IRLED) D (IRLED) D (LED visible idicador) El circuito de la figura 3. fue armado e el LAFTLA (Laboratorio de Fotóica y Tecología Láser Aplicada) y fue fotografiado e cada uo de los estados de la tabla 3., e las figuras siguietes. 4

53 43 Por otro lado, el arreglo optoelectróico de la Figura 3.3 co fototrasistores e lugar e fotorresistecias, cumple la tabla de verdad de la tabla 3.. Además utiliza el circuito emisor de la figura 3., cuya resistecia fue calculada mediate la ecuació (3.-). R4 D3 Q R6 6Vdc V R 6Vdc V5 D Q 5Vdc V4 D6 Figura 3.3. Circuito emisor IRLED (izquierda), y circuito detector co fototrasistores 8 y LED (LED verde como idicador de salida). Los datos de uo de los fototrasistores está e el Aexo 3. El segudo fototrasistor es u fototrasistor NPN Ifrarrojo de Silicio co úmero de parte #76-45 de Radio Shack. A cotiuació se preseta las fotos del arreglo optoelectróico e los diferetes estados. Las fotos de ambos circuitos, e los distitos valores de la tabla 3., está e el Aexo. 7 Ver datos del fabricate para estas fotorresistecias e Aexo 3 8 Ver datos del fabricate para estos fototrasistores e Aexo 3 43

54 3. Iforme del diseño de compuertas optoelectróicas utilizado iterferecia costructiva de odas o-coheretes. 44 E la secció. se expuso la teoría para diseñar compuertas optoelectróicas co iterferecia costructiva de odas o-coheretes co dos o más etradas que se puede procesar e muchos meos ciclos que las compuertas electróicas. Para tal efecto se ideó ua especie de covertidor A/D que covirtiera la Irradiacia de las odas a señales digitales. Como parte del diseño de demostró que las compuertas puede ser variables, y su salida puede ser equivalete a varios mitérmios uidos e la salida de ua gra fució lógica, lo que e u pricipio (ates de iiciar la ivestigació co más detalle), hacía pesar que al icluir u úmero bastate alto de mitérmios se podría compesar el llamado efecto RC, que ormalmete hace letos a los covertidores A/D. E la secció.3 se demostró que las compuertas electróicas tradicioales de dos etradas y ua salida so más rápidas que ambos tipos de compuertas optoelectróicas expuestas e este proyecto, esto e térmios del tiempo que tarda el sistema e procesar la iformació de pricipio a fi, y para codicioes similares de velocidad de comutació de las compuertas electróicas y del fotodiodo de las compuertas optoelectróicas de la secció., y la secció.. Si embargo, lo úico que podría hacer este tipo de compuerta optoelectróica factible, es que como existe limitacioes teóricas y prácticas para la velocidad máxima de comutació de los compoetes electróicos e silicio, y como estos límites ha visto 44

55 45 superados por ua técica de costrucció de fotodetectores e ivestigacioes recietes 9, existe la posibilidad, auque remota, que aú e el límite máximo de las limitacioes de estas tecologías la técica expuesta e la secció. pudiese llegar a ecotrar ua aplicació, auque reducida, e el futuro. 9 Ver referecia 45

56 3.3 Iforme del diseño de compuertas optoelectróicas utilizado iterferecia costructiva de odas o-coheretes. 46 E la secció. se expuso la teoría para diseñar compuertas optoelectróicas co iterferecia costructiva de odas coheretes co dos o más etradas que se puede procesar e muchos meos ciclos que las compuertas electróicas. Además, e la secció.3 se demostró que las compuertas electróicas tradicioales de dos etradas y ua salida so más rápidas que ambos tipos de compuertas optoelectróicas expuestas e este proyecto, esto e térmios del tiempo que tarda el sistema e procesar la iformació de pricipio a fi, y para codicioes similares de velocidad de comutació de las compuertas electróicas y del fotodiodo de las compuertas optoelectróicas de la secció., y la secció.. Por otro lado, a diferecia de las compuertas expuestas e la secció., las compuertas de la secció., como so más letas que las de la secció., o se logró ecotrar aplicació algua como compuerta optoelectróica. 46

57 CAPÍTULO 4: Coclusioes y recomedacioes La fortaleza de las compuertas optoelectróicas de la secció. cosiste e que es capaz de procesar e pocos ciclos ua señal biaria de dos o más bits, aprovechado el mayor acho de bada que preseta alguos detectores comparado a los circuitos electróicos 3, y fue por esta razó que iicialmete se pesó e realizar esta ivestigació. Si embargo, segú fue avazado la ivestigació, al calcular la velocidad de comutació etre u ivel de máximo y el míimo, y e particular su demada sobre el llamado efecto RC, aú para el mejor de los casos, se llegó a la coclusió de que esta velocidad o frecuecia lograda para procesar más de dos bits fue muy baja cosiderado los fotodiodos que existe e este mometo. Auque esto se puede corregir co fotodiodos extremadamete veloces, me pareció que era más práctico simplemete seguir realizado de maera tradicioal co las compuertas electróicas. E el dado caso que se desarrolle e el futuro fotodetectores muchísimo más veloces que la electróica, sería posible cocebir ua aplicació híbrida de estos diseños, e los que para fucioes de pocos bits se utilice la electróica, pero para fucioes más complejas se utilice 3 Ver referecia 7 47