Estudio comparativo de referencias de tensión independientes de la alimentación

Transcripción

1 I Congrso Microlctrónica Aplicada (uea 03) 07 Estudio comparativo d rncias d tnsión indpndints d la alimntación María Isabl Schiavon, Danil Crpaldo, Carlos arla, Eduardo Bailón Rosario, Argntina - FCEIA - NR bambi@fcia.unr.du.ar, crpaldo@fcia.unr.du.ar charlyv@fcia.unr.du.ar, bailon@fcia.unr.du.ar. Rsumn En l prsnt trabajo s comparan dos circuitos qu prmitn obtnr una rncia d tnsión indpndint d la tnsión d alimntación con bajo consumo. no d llos, un circuito clásico qu aparc comúnmnt n la bibliografía, utiliza l transistor bipolar vrtical disponibl n algunas tcnologías CMOS conctado como diodo (colctor y bas al mismo potncial) dond la juntura bas misor polarizada dirctamnt dtrmina la tnsión d rncia. El otro s una nuva topología propusta qu utiliza xclusivamnt transistors MOS. S incluyn los análisis tóricos qu justifican l comportaminto, s raliza un análisis comparativo d los circuitos n cuanto al valor d la tnsión d rncia, su indpndncia d las variacions d la alimntación y d los parámtros tcnológicos para distintas dimnsions d los transistors. El disño implmntación s ralizó n tcnología cmos amis 0,5 disponibl a través dl programa MOSIS. Palabras Clavs; rncia d tnsión; indpndncia alimntación; bajo consumo. I. INRODCCIÓN S prsntan dos circuitos d bajo consumo, mnor al µα, qu prmitn obtnr una rncia d tnsión indpndint d la tnsión d alimntación. no d llos, un circuito clásico qu aparc comúnmnt n la bibliografía, utiliza l transistor bipolar vrtical disponibl n algunas tcnologías CMOS conctado como diodo (colctor y bas al mismo potncial) dond la juntura bas misor polarizada dirctamnt dtrmina la tnsión d rncia. El otro s una propusta d topología innovadora qu utiliza xclusivamnt transistors MOS. S incluyn los análisis tóricos qu fundamntan l comportaminto, y s raliza un análisis comparativo dl valor d la tnsión d rncia su dpndncia d variacions d la alimntación y d los parámtros tcnológicos para distintas dimnsions d los transistors. El disño implmntación s ralizó n tcnología CMOS AMIS 0,5 disponibl a través dl programa MOSIS. II. FNDAMENACIÓN A continuación s analizan los dos circuitos implmntados: A. Rfrncia con transistor bipolar En la figura s mustra l circuito qu utiliza como rncia la tnsión bas misor d un transistor bipolar vrtical disponibl n tcnología CMOS []. BE () Es una topología clásica, simpl y compacta qu stá compusta por transistors MOS, dos canal P (M, M3) y dos canal N (M, M) y Qr s l transistor bipolar vrtical disponibl n tcnología CMOS. M M M3 M Figura : Rfrncia d tnsión con BJ Para tnsions d alimntación mayors a, l circuito s disña para qu los transistors MOS trabajn n invrsión furt n zona d saturación dl canal d manra qu su corrint pud modlars con la siguint xprsión []: ε I v + v K v () ( ) ( ) ( ) ox D µ GS λ DS GS tox Qr nivrsidad cnológica Nacional - Facultad Rgional Bahía Blanca

2 I Congrso Microlctrónica Aplicada (uea 03) 08 os transistors M y M funcionan con sus purtas conctadas a sus drnajs autopolarizados n zona d corrint constant. M s l rsponsabl d fijar la corrint dl circuito y su tnsión purta-funt quda dtrminada por la tnsión purta-funt (drnajfunt) d M y la tnsión d rncia. GS DS + BE GS + BE GS + (3) os transistors M y M3 forman un spjo d corrint y la corrint d M3 funcionando n invrsión furt n la zona d saturación dl canal quda dtrminada xclusivamnt por la rlación d sus tamaños. El transistor bipolar, Q r, trabaja n zona activa con l colctor conctado a la bas ( BC 0), y su corrint d misor quda dtrminada por la corrint d M3: v BE η η EO EO D3 D I I I I I () as corrints por los transistors M y M qudan xprsadas por: I K v K v ( ) ( ) D N GS N N GS + N I K v ( ) D N GS N (5) η EO N ( GS (9) N ) I K v nindo n cunta qu: GS + N η EO N I K (0) a tnsión d rncia dpnd d las caractrísticas dl transistor bipolar y l valor d la corrint, rsultando muy lv la incidncia dl valor d la tnsión d alimntación. B. Rfrncia con transistors MOS El circuito propusto stá íntgramnt compusto por transistors MOS, cuyo adcuado disño prmit obtnr distintos valors d tnsión d rncia, n particular s concibió para obtnr una tnsión d rncia d valor próximo a la tnsión umbral ( ) d los transistors NMOS [3]. a topología dl circuito s prsnta n la figura. a corrint qu circula por las ramas dpnd fundamntalmnt d las dimnsions rlativas d los MOS, su rlación quda dtrminada por los tamaños rlativos d M y M3, si como n st caso s adoptan iguals las corrints por las ramas dbrían sr aproximadamnt iguals. v alim M M M 3 + λ v I I I I I 3 D3 D D3 D D D + λ vd (6) M5 M3 Figura : Rfrncia d tnsión MOS En conscuncia la tnsión d purta funt d M ( GS ) rsulta: GS + N + Dado qu las corrints por las dos ramas dbrían sr aproximadamnt iguals, l circuito s stabiliza n l valor d qu cumpl con sta condición: N (7) a tnsión drnaj funt dl transistor M3 s stabiliza n un valor qu dpnd d las dimnsions rlativas d los transistors y s prácticamnt indpndint d la tnsión d alimntación. Para asgurar una tnsión d rncia qu s stabilic n un valor próximo a la tnsión d arranqu d los transistors N ( N ), l disño s raliza para qu todos los transistors NMOS trabajn n invrsión débil n zona d saturación dl canal. En invrsión débil l funcionaminto n la zona d saturación dl canal stá asgurado para tnsions d drnaj funt mayors qu 00m, con indpndncia dl valor d GS. I I D I (8) D nivrsidad cnológica Nacional - Facultad Rgional Bahía Blanca

3 I Congrso Microlctrónica Aplicada (uea 03) 09 a tnsión d rncia quda fijada por la tnsión purta-funt d M y la tnsión purta-funt d M5, ambas dpndints d las dimnsions rlativas d los transistors, n un valor próximo a la tnsión umbral d los transistors NMOS. GS5 + GS DS3 () a xprsión d la corrint para transistors funcionando n zona subumbral d saturación dl canal rsultan []: a tnsión d rncia quda dtrminada por: 5 G5 ln + 5 os transistors PMOS (M M) dbn star aparados si s dsa asgurar la igualdad d corrint n ambas ramas. Si M M I I D D N (9) (0) G S D G S DS ID Io Io () Dond k / q s l voltaj térmico, I o s una constant qu dpnd d la tcnología, s l coficint d acopl d purta qu pud sr considrado constant si bin tin una ligra dpndncia d la tnsión d purta y dl tipo d portadors: COX procsos submicrónicos < 0,7 C + C OX dp En zona d saturación dl canal sta xprsión s rduc a: > (3) G S I I pus D o DS ID ID5 I () D ID IoN N G S M5 funciona con GS DS : N G 5 S 5 N D 5 S I I I I (5) (6) D5 on on D 5 5 N G S I I I D on on En conscuncia: NG N G 5 N G 5 (7) (8) I D, I op pg a lim Para dimnsionar los transistors P s tin n cunta l valor mínimo d tnsión DS d los transistors M5 y M qu asgura funcionaminto n zona d saturación dl canal n invrsión débil (aproximadamnt 00m), la tnsión d alimntación y l consumo qu s admit, n función d stos parámtros s adoptó una purta-funt, cuyo valor máximo s acotó n: GS GS a lim 00m Para tnsions d alimntación mayors qu stos transistors pudn trabajar también n invrsión furt. En stas condicions la corrint quda dtrminada por: I K ( ) D, cp GSP P Adoptada la zona d funcionaminto dl transistor y fijado l valor d la corrint s lign los valors d y para una tcnología dada. () () (3) III. IMPEMENACIÓN DE OS CIRCIOS. os circuitos s implmntaron con tcnología AMIS C5N 0,5µ. tilizando las xprsions dl apartado antrior s obtuviron valors prliminars para l tamaño d los transistors, los cuals furon ajustados mdiant simulación hasta obtnr l valor d tnsión d rncia dsado mantnindo l consumo dl circuito por dbajo d ua. os rsultados obtnidos para cada circuito s dtallan a continuación A. Disño d la rncia con transistor bipolar En st circuito l valor d la tnsión d rncia dpnd dirctamnt d las caractrísticas dl transistor bipolar. En la tcnología adoptada s dispon d un transistor bipolar vrtical d tamaño 0 x 0 µm cuya caractrística corrint-tnsión, obtnida mdiant simulación ralizada n ICAP/ Rx, s mustra n la figura 3. nivrsidad cnológica Nacional - Facultad Rgional Bahía Blanca

4 I Congrso Microlctrónica Aplicada (uea 03) 0 imisor imisor v u 89.0m 00.00u 79.0m Plot imisor in unknown Plot imisor in unknown v in volts.00u 69.0m m m 50m 50m 350m 50m v in volts -.00u 9.0m Fig. 3: Caractrística corrint-tnsión dl transistor vrtical S dsprnd d sta caractrística qu para obtnr una caída d tnsión n la juntura bas-misor dl ordn d 500m la corrint db trpar a valors muy altos (> 0A). En la figura s obsrva l dtall d una porción d sta curva, qu corrspond a los valors d corrint qu s prtndn para podr incluir sta topología n un circuito d bajo consumo. i v in volts Fig. 5: Corrint d misor dl BJ y tnsión d rncia n función d la tnsión d alimntación. B. Disño d rncia con transistors MOS En la figura 6 s mustra la rspusta dl circuito d la figura con los transistors dimnsionados para obtnr una tnsión d rncia d aproximadamnt 300m. v().00u 305m.50u 95m Plot i in amprs.00u Plot v() in volts 85m 500n 75m 0 65m 0.0m 30.0m 50.0m 70.0m 90.0m v in volts Fig. : Dtall d la curva caractrística transistor vrtical para corrints dl ordn dl µα El valor d tnsión d rncia qu s obtin para circuitos d bajo consumo (corrints dl ordn o mnors al µa) construidos con sta tcnología no supra los 00m. os tamaños d los transistors furon ajustados para una corrint d un valor n l ordn dl µa tratando d maximizar l valor d la tnsión d rncia. Estos tamaños s indican n la tabla I, mintras qu n la gráfica d la figura 5 s obsrva l comportaminto dl circuito ant una variación d la tnsión d alimntación ntr y 6 voltios. ABA I AMAÑO RANSISORES REFERENCIA CON BIPOAR RANSISOR IPO (µm) (µm) M N.3 0 M M3 P M N v in volts Fig. 6: Rspusta dl circuito con transistors MOS para bajos nivls d tnsión d rncia. as dimnsions utilizadas para los transistors s dtallan n la tabla II. Nóts qu para lograr st comtido fu ncsario llvar algunas d las dimnsions d los transistors a 300µm. ABA II AMAÑO RANSISORES REFERENCIA MOS PARA REF300M RANSISOR IPO (µm) (µm) M M P 5 M3 N 300 M N 300 M5 N 0 En st circuito l valor d la tnsión d rncia s la suma d dos tnsions purta-funt, n conscuncia, rsulta poco práctico para obtnr valors d tnsión d rncia d valors infriors a la tnsión umbral d los transistors. nivrsidad cnológica Nacional - Facultad Rgional Bahía Blanca

5 I Congrso Microlctrónica Aplicada (uea 03) A continuación s prsntan los rsultados obtnidos dimnsionando los transistors para obtnr una tnsión d rncia dl ordn d la tnsión d umbral d los transistors MOS mantnindo l consumo d corrint por dbajo dl µa. En la tabla III s rsumn los tamaños d los transistors obtnidos una vz ralizados los ajusts ncsarios para lograr la máxima indpndncia posibl dl valor d la rncia rspcto d la tnsión d alimntación. ABA III AMAÑO RANSISORES REFERENCIA MOS RANSISOR IPO (µm) (µm) M M P 5 M3 N M N M5 N 0 En la figura 7 s pudn obsrvar los valors d corrint y d tnsión d rncia n función d la alimntación obtnidos por simulación. A fin d obtnr rsultados xprimntals y validar los critrios aplicados n l disño s ralizaron los layouts d ambos circuitos los cuals stán n procso d fabricación n la fundición. En la figura 8 s mustran los layouts corrspondints a los dos circuitos analizados ralizados n tcnología AMIS C5N. S obsrva qu n l caso d la rncia d tnsión con bipolar l tamaño dl circuito stá dtrminado fundamntalmnt por l tamaño d dicho dispositivo, mintras qu la rncia implmntada únicamnt con transistors MOS rquir un ára d silicio mucho mnor. El ára ocupada por los rspctivos circuitos y las tnsions d rncia corrspondints s mustra n la tabla I. ABA I AREA DE SIICIO OCPADA Circuito Ara (µm alim5 Rfrncia con BJ m Rfrncia con MOS 850, i v a Fig. 8: ayout dl circuito d rncia d tnsión: a) con transistor bipolar b) con transistors MOS I. CONCSIONES En l circuito con BJ las caractrísticas dl transistor bipolar disponibl n la tcnología influyn dirctamnt tanto n l valor d la tnsión d rncia como n l ára d silicio ocupada, d sta manra para circuitos d bajo consumo (corrints dl ordn dl µa) l valor d la tnsión d rncia stá limitado a tnsions mnors a 00m, su indpndncia d la alimntación, para variacions d la misma n ±0% s acota n ±7%. Para obtnr valors d tnsión d rncia mayors l consumo aumnta considrablmnt llgando a valors d corrint inadmisibls si bin s disminuy la dpndncia d la alimntación y l ára ocupada no aumnta considrablmnt. Cuando l circuito ralizado íntgramnt con transistors MOS s disñado para obtnr tnsions dl ordn o mayors qu la tnsión umbral d los transistors, l consumo s mínimo ya qu la corrint s mantin n valors mnors a µα. a tnsión d rncia obtnida tin gran indpndncia d la alimntación, ya qu s acota n ±,8% para variacions d la misma dl ±0%. Si s disña para obtnr tnsions d rncia mnors a la mitad d la tnsión umbral l nivl d consumo pud mantnrs bajo pro l tamaño dl ára d silicio ocupado aumnta n forma considrabl. b.p.7 REFERENCIAS Plot i in unknown 7.p 3.p v in volts.5.3 [] María Isabl Schiavon, Danil Crpaldo, Raúl isandro Martín. Rfrncia d tnsión indpndint d la alimntación. X orkshop IBERCHIP, Cartagna d Indias, Colombia, 00. [] sividis Yannis. Opration and modling of th MOS ransistor. McGraw Hill Book Co p. 5.0p.09 [3] María Isabl Schiavon, Raúl isandro Martín, Danil Crpaldo, Fdrico Pacr. Circuito d alimntación y acondicionaminto d sñal para sistma idntificador d ganado. II Congrso d Microlctrónia Aplicada, a Plata, Argntina, v in volts [] R. R Harrison. h MOS transistor in wak invrsion. nivrsity of tah, 00. Fig. 7: Corrint y tnsión d rncia n l circuito MOS n función d la tnsión d alimntación. nivrsidad cnológica Nacional - Facultad Rgional Bahía Blanca