Estimación de Armónicos sobre FPGA Aplicando Estadística de Orden Superior y Convolución

Transcripción

1 RIELA Vol.XXXIV /0 p.-6 Mayo - Agosto ISSN: 5-59 Estiació de Aróicos sobre FPGA Aplicado Estadística de Orde Superior y ovolució Miguel Erique Iglesias Martíez Bárbaro M. López Portilla Fidel Eresto Herádez Motero RESUMEN / ABSTRAT E este trabajo se propoe la ipleetació sobre FPGA de u odelo cojuto que aplica las características estadísticas cuulates de orde superior cobiadas a u proceso de covolució lo cual perite obteer las copoetes espectrales co su aplitud frecuecia y fase origiales cotaiadas por u proceso de ruido de distribució oral aú descoociedo la señal de etrada. El aporte fudaetal del iso radica e la ipleetació del odelo propuesto sobre ua arquitectura copletaete paralela para su uso e aplicacioes e tiepo real e tareas de reducció de ruido y detecció de señales. Los resultados obteidos altaete satisfactorios deuestra la efectividad de la utilizació de características estadísticas de orde superior y su cobiació co procesaieto de segudo orde covolució para la cacelació de ruido y estiació de paráetros etre otras tareas. Palabras claves: uulates FPGA Estiació acelació de Ruido This work is about the FPGA ipleetatio of a joit odel that applies higher-order statistical characteristics cuulats cobied with a covolutio process which allows to obtai the spectral copoets with their aplitude frequecy ad phase origials cotaiated by a oise process of oral distributio eve ot kowig the iput sigal. The ai cotributio of this work is the ipleetatio of the proposed odel o a fully parallel architecture for use i real-tie applicatios i oise cacellatio ad sigal detectio. The results obtaied highly satisfactory deostrate the effectiveess of the use of higher order statistical characteristics ad its cobiatio with the secod order processig covolutio for oise reductio ad paraeters estiatios aog other tasks. Key words: uulats FPGA Estiatio Noise acellatio HARMONIS ESTIMATION ON FPGA APPLYING HIGHER-ORDER STATISTIS AND ONVOLUTION INTRODUION Las fluctuacioes de u proceso de señal copletaete aleatorio o la distribució de ua clase de señales aleatorias e el espacio o puede ser odeladas por ua ecuació predictiva pero puede describirse e térios de los estadísticos de la señal y odelados por ua fució de distribució de probabilidad e u espacio de señal ultidiesioal []. Nuerosos étodos ha sido desarrollados buscado precisaete la etracció de señales perturbadoras etre los cuales destaca los que se basa e el procesaieto estadístico de la señal.

2 Miguel Erique Iglesias Martíez Bárbaro M. López Portilla Fidel Eresto Herádez Motero RIELA Vol.XXXIV /0 p.-6 Mayo - Agosto ISSN: 5-59 E la actualidad se ha reportado étodos de pro-cesaieto de señal basados e espectros de orde superior los cuales auque coserva la iforació de fase [] [] su coplejidad coputacioal o los hace viables para solucioes e la práctica ya que las características espectrales de orde superior so fucioes que se aeja e plaos ultidiesioales. Adeás de estos eiste otros étodos coo los llaados PEP Phase Estiatio usig Polyspectru Slice [] utilizados para la recostrucció de la fase e sisteas LTI Liear Tie Ivariat lo cual ve liitados estos odelos para señales e bada base afectadas por ruido cuya iforació de aplitud frecuecia y fase se descooce. Hoy e día los sisteas electróicos oderos deada cada vez ayor capacidad de cóputo. Actualete los FPGAs ofrece gra catidad de recursos al diseñador illoes de puertas lógicas equivaletes bloques de eoria bloques DSP e icluso las ás oderas icluye uo o varios procesadores detro de la propia FPGA co arquitectura copletaete paralela lo cual puede ser de gra utilidad e tareas de reducció o cacelació ruido idetificació de sisteas y detecció de señales a la hora de calcular la fució o fucioes correspodietes del proceso de señal dado las cuales puede cosuir ecesivaete deasiado tiepo e su ejecució. El presete trabajo uestra la ipleetació sobre FPGA de u odelo cojuto de estiació de paráetros basado e estadística de orde superior y u proceso de covolució coo etodología para la aceleració del cóputo de fucioes estadísticas de orde superior y su posterior aplicació para sisteas de procesaieto de señales e tiepo real. El trabajo se ha orgaizado de la siguiete aera: coo parte del desarrollo del trabajo cada ua de las seccioes eplicará los aspectos geerales sobre la estiació basada e estadísticos de orde superior de la señal adeás de las solucioes propuestas y los resultados obteidos de la ivestigació cojutaete co las plataforas de trabajo utilizadas para fialete epoer las coclusioes de la ivestigació y las referecias cosultadas. ASPETOS TEÓRIOS GENERALES SOBRE ESTADÍSTIOS DE ORDEN SUPERIOR Eiste varias otivacioes geerales detrás del uso de la estadística de orde superior e el procesaieto de señales detro de las cuales destaca [5]: Eliiar el ruido coloreado aditivo gaussiao de espectro de potecia descoocida. Idetificar los sisteas de fase o íia o recostrucció de señales de fase o íia. Etraer la iforació debido a las desviacioes de Gaussiaidad. Detectar y caracterizar las propiedades o lieales de las señales así coo idetificar los sisteas o lieales. Sea etoces eiste luego { X k} k 0... ua señal real estacioaria discreta e el tiepo dode sus oetos de orde superior... E{ X k X k... X k } represeta el oeto de orde de ua señal estacioaria el cual depede solo de los diferetes espacios de tiepo... i 0... fució de autocorrelació de para todo i. laraete se puede apreciar que el oeto de segudo orde { X k} del iso odo que y es la represeta los oetos de tercero y cuarto orde respectivaete. E{.} deota el operador valor esperado de la señal [5]. Luego a partir de esto se puede decir que el cuulate de orde de ua señal aleatoria o gaussiaa estacioaria puede escribirse solaete para = o = coo: { X k} 9

3 Miguel Erique Iglesias Martíez Bárbaro M. López Portilla Fidel Eresto Herádez Motero RIELA Vol.XXXIV /0 p.-6 Mayo - Agosto ISSN: G Dode... G es el oeto de orde de ua señal gaussiaa equivalete que presete el iso valor edio y fució de autocorrelació que } { k X. Si } { k X es Gaussiaa... =... G por tato Auque la ecuació es solo verdadera para = y = 0... para todo si } { k X es gaussiao. - uulate de uarto Orde 6 ] [ ] [ c Si la señal } { k X tiee edia cero 0 los cuulates de segudo y tercer orde so idéticaete iguales a los oetos de segudo y tercer orde respectivaete. Si ebargo para geerar el cuulate de cuarto orde se ecesita cotar co los oetos de segudo y cuarto orde e la ecuació. c ESTIMAIÓN DE SEÑALES BASADA EN LA APLIAIÓN DE ESTADÍSTIA DE ORDEN SUPERIOR Para el caso real e u problea de reducció del ruido para ua señal dada copoete aróica los datos observados puede ser descritos de la fora: cos t w t w t ft A t y 5 Dode t es la señal útil para este caso cos ft A y w t es el ruido aditivo. Adeás A f y represeta la aplitud frecuecia y fase de la señal correspodiete. 50

4 Miguel Erique Iglesias Martíez Bárbaro M. López Portilla Fidel Eresto Herádez Motero RIELA Vol.XXXIV /0 p.-6 Mayo - Agosto ISSN: 5-59 De lo tratado e [5] el cuulate de segudo orde de u proceso de ruido es distito de cero. Por esta razó para cacelar ruido se pudiera estiar el cuulate de tercer orde para el proceso descrito e 5 si ebargo eiste la probleática de que para ua señal cosiusoidal su cuulate de orde es cero [6]. Adeás se puede coprobar que para fucioes cuya desidad probabilística sea siétrica el resultado del cuulate de tercer orde es siepre cero [7]. Por esta razó e esta ivestigació se trabajará co la estiació del cuulate de cuarto orde. ESTIMAIÓN DEL UMULANTE DE UARTO ORDEN El cuulate de cuarto orde del proceso descrito e 5 se puede calcular de la siguiete aera: y w 6 Si se trabaja solaete co la copoete uidiesioal del cuulate de cuarto orde de la señal que se llega al iso resultado epuesto e [5] haciedo coicidir se puede otar lo cual co ta solo graficar esta copoete se puede recuperar los paráetros fudaetales aplitud y frecuecia de la uestra útil de señal auque o se recupera la fase. Esto puede ser aprovechado a la hora de aplicar este étodo e plataforas hardware tales coo FPGAs icrocotroladores DSP etre otros. Luego si se hace se puede obteer lo siguiete: E{ t t t t } 0 00 E{ t t } A cos w k 0 El tério para u proceso de valor edio igual a cero correspode a la fució de autocorrelació de la señal lo cual para el caso de aróicos reales es A cos w k y el tério 0 correspode a la variaza de la señal que para ua uestra cosiusoidal correspode a A lo cual represeta la potecia de la señal. Luego desarrollado la ecuació y toado coo señal t declarada e 5 se tiee: 5

5 Miguel Erique Iglesias Martíez Bárbaro M. López Portilla Fidel Eresto Herádez Motero RIELA Vol.XXXIV /0 p.-6 Mayo - Agosto ISSN: 5-59 E t t } g f d { A wkt A wkt wk d cos cos A cos w k 9 Sustituyedo e la ecuació 0 el resultado obteido e la epresió 9 se obtiee: A A 00 cos wk cos wk 0 Lo que da coo resultado de aera siilar a lo obteido e [5]: A 00 cos wk oo wt se cosidera ua señal aleatoria co distribució oral w osiderado el resultado obteido e la ecuació se puede cocluir que se obtiee la aplitud y frecuecia de la copoete espectral origial auque se preseta la probleática de la pérdida de la fase de la isa lo cual será tratado a cotiuació. MÉTODO DE REUPERAIÓN DE FASE De lo tratado e la secció aterior se observa la pérdida de la fase origial de la copoete espectrale dado coo resultado la ecuació. E este trabajo se propoe coo solució para recuperar la fase realizar la covolució de la señal cotaiada iicial co la salida obteida tras evaluar la copoete uidiesioal del cuulate de cuarto orde ver figura. 0. Figura. Esquea geeral del odelo de estiació de paráetros propuesto 5

6 Miguel Erique Iglesias Martíez Bárbaro M. López Portilla Fidel Eresto Herádez Motero RIELA Vol.XXXIV /0 p.-6 Mayo - Agosto ISSN: 5-59 Haciedo u acercaieto teórico para deostrar la efectividad del odelo propuesto se tiee: a t Acos wkt w t obteida de evaluar 00 coo la uestra iicial de señal cotaiada y A b cos wk. De acuerdo co el teorea de la covolució de dos señales defiido por: coo la salida ov ab li T T T / T / a t b t dt ov ab T / [ Acos wkt w t] T / A [ T / T / T / T / cos wk t w ] dt A A A 5 cos w 6 k 5 k cos w t k cos w t w w t dt k k cos w t w dt k k oo se puede apreciar e la ecuació se ha logrado obteer la señal origial co su aplitud frecuecia y fase respectivaete. Para coprobar eperietalete y e la práctica el resultado obteido se lleva a cabo la ipleetació de este odelo sobre ua arquitectura FPGA. IMPLEMENTAIÓN SOBRE FPGA A partir de lo ecioado ateriorete se iicia la ipleetació de la arquitectura para el odelo propuesto segú los paráetros de señal para los cuales el sistea deberá respoder de acuerdo a las características de ruido presete e la señal útil a detectar. Todo el sistea fue sitetizado ediate la arquitectura FPGA de Xili SPARTAN-AN la cual posee eleetos lógicos 0 ultiplicadores ebebidos y u reloj etero de 50 MHz frecuecia base co la cual se trabaja el diseño. abe resaltar que toda la ipleetació fue descrita ediate código VHDL haciedo de este proyecto reutilizable e cualquier otra arquitectura FPGA dispoible. Se decidió eplear coo arquitectura hardware u FPGA y o u sistea secuecial para disiuir el tiepo de procesaieto del sistea e geeral y paralelizar cada ua de las fucioes ipleetadas ya que estas obedece a ua lógica secuecial desde el puto de vista ateático lo cual su ipleetació ediate HDL acelera cosiderableete su copilació. Este aspecto coparativo se ostrará as adelate El etoro de desarrollo ISE se utilizó para geerar el algorito correspodiete a la copoete uidiesioal del cuulate de cuarto orde de la señal así coo para el cálculo de la covolució adeás de la arquitectura hardware de cotrol que copoe el sistea para la estiació de paráetros. Sobre esta platafora cojutaete se ejecutó y verificó todo el diseño icluyedo tato las señales siuladas coo las reales utilizadas geeradas estas últias ediate u dispositivo etero. 5

7 Miguel Erique Iglesias Martíez Bárbaro M. López Portilla Fidel Eresto Herádez Motero RIELA Vol.XXXIV /0 p.-6 Mayo - Agosto ISSN: 5-59 ARQUITETURA DE DISEÑO Para el diseño del sistea se utilizó ua arquitectura de segetació paralela para el procesaieto de los datos digitalizados ediate u sistea costituido por u ódulo de coversió aalógico digital AD PMOD AD de Digilet. Ic []. De este ódulo se utiliza uo de los dos ADs AD776A que este cotiee iteraete. Mediate el étodo de uestreo uifore e tiepo real se obtiee las uestras digitales correspodietes a la señal de etrada del sistea para ser pasadas a la próia etapa de procesaieto. El PMOD AD tiee iteraete dos filtros paso bajo uo por cada caal de coversió de 500 khz de acho de bada de aera que la señal ates de etrar al coversor que se va a utilizar pasa por este filtro co el fi de que o aparezca el deoiado efecto aliassig. La señal aalógica a covertir está e el rago de 0 V a. V siedo este últio el voltaje de referecia del coversor tratado cuya resolució es de bits y su áia frecuecia de uestreo de MHz siedo esta últia la frecuecia a la cual se realizó el eperieto. Todo el sistea está codicioado por la señal Iicio figura la cual da coiezo al proceso. Esta señal posee u ciclo de repetició siepre iferior a la frecuecia de uestreo utilizada y se activa durate pulso estrecho positivo equivalete a la frecuecia base de trabajo del sistea para este caso de 50 MHz. Ua vez digitalizadas las 0 uestras e la eoria RAM de etrada este ódulo eite ua señal de copletaieto o Full figura la cual es cotrolada ediate el bloque FSM de otrol figura. Este ódulo es el ecargado de gestioar todo el proceso de etracció de datos desde la eoria RAM de etrada y hacia el ódulo Bloque de álculo que efectúa la operació para la obteció de la fució de autocorrelació de la señal y del tério izquierdo de la copoete uidiesioal del cuulate de cuarto orde y TI. Las uestras obteidas a la salida de este ódulo so eviadas hacia dos eorias RAM de salida hasta obteer el úero áio de uestras perisibles por cada ua para este caso 0. El cotrol de estas eorias se realiza ediate el bloque FSM de álculo y otrol el cual garatiza la fucioalidad de las operacioes pertietes así coo el copletaieto del cálculo de la copoete y 00 correspodiete uo al resultado de y del cuulate de cuarto orde. Efectuado la resta etre los dos térios de la ecuació y TI y el otro al resultado de evaluar obteida por el terio 0 correspodiete a la potecia de la señal de etrada. y y ultiplicar cada uestra Ua vez cocluida esta etapa se obtiee a la salida del ódulo FSM de álculo y otrol las uestras correspodietes co las copoetes de aplitud y frecuecia origiales o así la copoete de fase la cual se obtedrá posteriorete ediate el proceso de covolució. Los datos obteidos a la salida del bloque FSM de álculo y otrol so alaceados e ua eoria RAM hasta teer su copletaieto. El proceso de lleado de la eoria RAM se cotrola ediate el ódulo Bloque FSM de otrol a través de ua señal de tipo Full la cual eite u pulso positivo cuado se ha alaceado las 0 uestras de dato correspodiete. Al activarse la señal Full coieza el proceso de covolució etre la salida correspodiete a la copoete uidiesioal del cuulate de cuarto orde y la señal de etrada el cual es efectuado por el ódulo Bloque de álculo ov ab a b. ada uestra obteida a la salida de este ódulo es oralizada por el Bloque de Noralizació el cual divide cada uestra a procesar por el ídice correspodiete para lograr la uiforidad de la señal a la salida para posteriorete ser eviada hacia el cotrolador del coversor digital aalógico DA co ua copoete de D iplícita ya que el ódulo DA utilizado es uipolar. E la figura se puede observar el diagraa e bloque del sistea. 5

8 Miguel Erique Iglesias Martíez Bárbaro M. López Portilla Fidel Eresto Herádez Motero RIELA Vol.XXXIV /0 p.-6 Mayo - Agosto ISSN: 5-59 Figura. Diagraa e Bloques del Sistea oo ejeplo ilustrativo se uestra e la figura el diagraa de tiepo del ódulo diseñado e VHDL para el cálculo de la fució de autocorrelació de la señal. oo se puede observar todo el proceso coieza co el flaco de subida de la señal de Iicio y teria listo para etraer los datos de la eoria RAM de salida co el pulso de la señal FIN el cual habilita la señal de LETURA para coezar el proceso de etracció de datos a la frecuecia base de trabajo para este caso 50 MHz. 55

9 Miguel Erique Iglesias Martíez Bárbaro M. López Portilla Fidel Eresto Herádez Motero RIELA Vol.XXXIV /0 p.-6 Mayo - Agosto ISSN: 5-59 Figura. Diagraa de Tiepo del Módulo de la Fució de Autocorrelació El cosuo de recursos fudaetales de todo el sistea se ilustra e la tabla lo cual uestra coo recursos críticos el cosuo de ultiplicadores ebebidos y los bacos de eoria RAM dedicada. Destacar que la sítesis y el proceso de ipleetació del sistea se realiza ediate optiizació por área. Tabla I: osuo de Recursos del Sistea Suario de Diseño Arquitectura Sparta-AN cs700a Núero de Slices 0 de 5 % Núero de Slice Flip Flops: 05 de 776 7% Núero de iput LUTs: 55 de 776 % Núero de RAMB6BWEs 5 de0 75% Núero de MULTXSIOs de 0 65% 56

10 Miguel Erique Iglesias Martíez Bárbaro M. López Portilla Fidel Eresto Herádez Motero RIELA Vol.XXXIV /0 p.-6 Mayo - Agosto ISSN: 5-59 ANÁLISIS DE RENDIMIENTO Para hacer u aálisis del rediieto del sistea se realiza ua coparació co la ipleetació e VHDL del estadístico de orde superior copoete uidiesioal del cuulate de cuarto orde ediate u sistea basado e ua arquitectura de dos procesadores Microblaze e paralelo utilizado la herraieta XPS de Xili y otro odelo utilizado AccelDSP la cual es ua herraieta de sítesis proporcioada por Xili que perite trasforar u diseño e puto flotate desarrollado e Matlab e u ódulo hardware que puede ser ipleetado e u FPGA. Posee ua iterfaz de usuario fácil de usar que cotrola u abiete itegrado co otras herraietas de diseño tales coo: Matlab Xili ISE Syste Geerator y otras coo siuladores de código HDL y sitetizadores lógicos [9]. oo prier aálisis se uestra e la figura la gráfica del coportaieto de los recursos críticos cosuidos por las ipleetacioes correspodietes lo cual uestra u ecesivo cosuo de recursos e cuato a los ultiplicadores ebebidos e el diseño basado e AccelDSP. Por otro lado los deás recursos cosuidos por las ipleetacioes so bastate siilares destacado u eor cosuo la ipleetació tratada e este trabajo dado adeás validez a la arquitectura propuesta. Figura. osuo de recursos de ipleetacioes e AccelDSP XPS y VHDL Ua de las tareas idispesables a desarrollar e aplicacioes orietadas al procesaieto de datos e tiepo real es la edició del tiepo ecesario para que u deteriado algorito se ejecute e el prograa e aras de lograr el acodicioaieto y óptio fucioaieto del sistea. oo últia coparació e el diseño propuesto se establece u aálisis del tiepo de ejecució y las frecuecias áias de trabajo del diseño e VHDL co respecto al diseño ipleetado tato e AccelDSP coo e XPS. El perfil de tiepo utilizado e XPS para la coparació se obtuvo utilizado la herraieta XMD Xili Module Debugger la cual adeás perite depurar el código de la aplicació para detectar y corregir errores presetes e la isa [0]. y cuyo resultado se obtuvo de u aterior trabajo así iso el perfil de tiepo obteido e AccelDSP [0]. E la figura 5 se puede observar el aálisis de tiepo para todas las ipleetacioes ecioadas. 57

11 Miguel Erique Iglesias Martíez Bárbaro M. López Portilla Fidel Eresto Herádez Motero RIELA Vol.XXXIV /0 p.-6 Mayo - Agosto ISSN: 5-59 Figura. 5 Aálisis de Tiepo de ipleetacioes e AccelDSP XPS y VHDL E la figura aterior se observa el desbalace teporal de la ipleetació e XPS aú utilizado sisteas ultiúcleo co respecto a la ipleetació e AccelDSP y VHDL cuyo tiepo de ejecució es bastate siilar coprobado la afectividad del diseño propuesto. RESULTADOS OBTENIDOS Para la coprobació de los resultados se eperietó utilizado ua señal coseo de khz de frecuecia uestreada a MHz cotaiada co ruido de aturaleza gaussiaa geerado a partir de la fució rad de Matlab cuyos datos se isertaro al sistea a través de u fichero de estíulos tipo teto ediate el archivo de siulació TestBech del proyecto utilizado para esto la herraieta ISIM que proporcioa Xili. La salida eitida por el sistea se evía a través de u fichero tipo teto hacia Matlab dode se coprueba los resultados co el odelo descrito e esta herraieta. E la figura 6 se uestra los resultados obteidos tras evaluar el odelo propuesto descrito e VHDL y su coparació co el odelo siulado e Matlab. E la figura 6a se puede observar la uestra de señal cotaiada utilizada prieraete así iso e la figura 6b se ilustra la salida obteida tras evaluar el odelo propuesto descrito e VHDL rojo y su coparació co la señal de etrada azul. Por otra parte e la figura 7a se observa la coparació etre el espectro de la señal obteido tras evaluar el diseño del sistea e VHDL y la señal de etrada observádose la copoete de frecuecia origial de la señal a detectar khz adeás e la figura 7b se uestra la señal de salida obteida e VHDL y su coparació co el odelo siulado e Matlab coprobádose la obteció de la fase correspodiete. abe resaltar que la diferecia de aplitud etre la señal de salida e VHDL y el odelo descrito e Matlab se debe a que e el odelo geerado e VHDL se trabaja co aritética de tipo etero y se eliia el resto de la divisió durate el proceso de oralizació lo cual itroduce cierto error a la salida. 5

12 Miguel Erique Iglesias Martíez Bárbaro M. López Portilla Fidel Eresto Herádez Motero RIELA Vol.XXXIV /0 p.-6 Mayo - Agosto ISSN: 5-59 a b Figura. 6 Ilustració de a Señal de Etrada b oparació etre la señal de etrada y la salida e VHDL a b Figura. 7 Ilustració de a oparació del Espectro de la señal de etrada y la salida e VHDL b oparació del Modelo e Matlab y el Modelo e VHDL oo últio eperieto se coprobó el sistea ediate u too de 00 khz de frecuecia obteido a través de u geerador de señales al cual se le sua ruido geerado a través de u ódulo descrito e VHDL co ua gaacia variable para edir el ivel de respuesta del sistea cuado la relació señal/ruido disiuye. Para la obteció del ódulo geerador de ruido se utiliza el kit de desarrollo SPARTAN-E XS500E de Xili [] cuya salida se asiga a uo de lo pies de propósito geeral del kit. Tato la señal proveiete del geerador coo el ruido so suadas ediate ua cofiguració suador o iversor copuesta por el aplificador operacioal LM [] la salida de este ódulo es la señal a procesar por el sistea. Ua vista de la aplicació se uestra e la figura. 59

13 Miguel Erique Iglesias Martíez Bárbaro M. López Portilla Fidel Eresto Herádez Motero RIELA Vol.XXXIV /0 p.-6 Mayo - Agosto ISSN: 5-59 Figura. Vista Geeral de la Aplicació Los resultados obteidos se puede observar e la figura 9 ostrádose la señal de etrada figura 9a y la salida figura 9b obteidas e el osciloscopio tras evaluar el odelo propuesto. Así iso e las figuras 0 se observa e detalle el espectro de la señal obteido a la salida el cual fue geerado ediate la herraieta de Aálisis del Osciloscopio e la P NI LabVIEW SigalEpress Tektroi Editio. a b Figura. 9 Ilustració de a Señal otaiada b Salida Obteida 60

14 Miguel Erique Iglesias Martíez Bárbaro M. López Portilla Fidel Eresto Herádez Motero RIELA Vol.XXXIV /0 p.-6 Mayo - Agosto ISSN: 5-59 Figura. 0 Espectro de la Señal de Salida Obteido e NI LabVIEW SigalEpress Tektroi Editio oo se observa e la figura 9 la señal se ve afectada por la baja relació señal/ruido presete a la etrada lo cual al evaluar el odelo de estiació de paráetros propuesto se puede ver e la figura 0 la salida co su aplitud frecuecia y fase origiales. ONLUSIONES Este trabajo cofira la efectividad del uso de estadísticos de orde superior cobiados co u proceso de covolució e tareas de cacelació de ruido y detecció de señales. El aporte teórico fudaetal presetado se refiere a la aplicació de u proceso de covolució para la recuperació de la pérdida de fase e ua o varias señales aróicas cuado se aplica estadística de cuarto orde para cacelar ruido aditivo de aturaleza oral. adeás de la ipleetació del odelo propuesto sobre ua arquitectura de hardware recofigurable de esta últia lográdose u rediieto e tiepo de ejecució uy superior al odelo sobre u sistea puraete secuecial lo cual posibilita su utilizació e aplicacioes reales de idetificació de sisteas y detecció de señales. 6

15 Miguel Erique Iglesias Martíez Bárbaro M. López Portilla Fidel Eresto Herádez Motero RIELA Vol.XXXIV /0 p.-6 Mayo - Agosto ISSN: 5-59 REFERENIAS. Roy M. Howard: Priciples of Rado Sigal Aalysis ad Low Noise Desig Wiley & Sos Ltd S.V. Narasiha Nadii B. Mallick Rataa haitaya: Iproved Phase Estiatio based o oplete Bispectru ad odified group delay Sigal Iage ad Video Processig February 00.. Mi Geg Huaqig Liag Juwu Wag: Research o Methods of Higher-order Statistics for Phase Differece Detectio ad Frequecy Estiatio th Iteratioal ogress o Iage ad Sigal Processig 0.. Aar Kacheoura Lauret Albera Jea-Jacques Bellager Lotfi Sehadji: No-iiu phase idetificatio based o higher order spectru slices HAL author auscript IEEE Trasactios o Sigal Processig 00 9 pages 5. Jerry M. Medel: Sigal Processsig with Higher-Order Spectra IEEE Sigal Processig Magazie Julio Josep M Salavedra Molí: Técicas de Speech Ehaceet cosiderado Estadísticas de Orde Superior Tesis Doctoral Barceloa Juio Izzet Ozcelik: Blid Decovolutio of Music Sigals usig Higher Order Statistics 7 th Europea Sigal Processig oferece EUSIPO 009 Glasgow Scotlad August Digilet PodAD: obteido de: Julio 0 9. AccelDSP Sythesis Tool User Guide: obteido de: Noviebre Miguel Erique Iglesias Martíez Fidel Eresto Herádez Motero: acelació de Ruido Aplicado Estadística de Orde Superior y Sisteas Multiprocesador sobre FPGA Libro de Trabajos ogreso Argetio de Sisteas Ebebidos SASE 0 Bueos Aires Argetia Agosto 0 ISBN: Sparta E Starter Kit Referece Maual: obteido de: Septiebre 0. Bárbaro M. López Portilla: Aalizador de Redes Eléctricas Basado e FPGA Tesis de Maestría La Habaa uba 0. AUTORES Miguel Erique Iglesias Martíez: Igeiero e Telecouicacioes y Electróica. Máster e Sisteas Digitales Profesor de la Uiversidad de Piar del Río uba. igueliglesias00@gail.co Bárbaro Maykel López-Portilla Vigil: Igeiero e Telecouicacioes y Electróica. Máster e Sisteas Digitales. Profesor de la Uiversidad de Piar del Río uba. barbaro@tele..upr.edu.cu Fidel Eresto Herádez Motero: Igeiero e Telecouicacioes y Electróica. Doctor e iecias Técicas. Profesor de la Uiversidad de Piar del Río uba. fidel@tele.upr.edu.cu 6