9.1. Puertas complementarias. V CC a b c m. Plano P ... a b c m. Plano N Electrónica Digital

Transcripción

1 9 TECNOLOGÍ CMOS. DIVERSIDD DE CONFIGURCIONES 9.1. Puerts omplementris 9.2. Tipos e slis y e entrs 9.3. Puerts e trnsmisión 9.4. Relizión CMOS e ls estruturs mtriiles 9.5. Dispositivos progrmles L tenologí CMOS, introui en el pítulo nterior, h permitio l onstruión e puerts oolens on rterístis usi-ieles, pues su resisteni e entr es prátimente infinit, l e sli muy j y el onsumo estátio es nulo. emás, el juego e onexiones serie-prlelo permite un grn iversi e puerts, ominno operiones sum y prouto, pero siempre e tipo inversor (on un inversión glol sore el onjunto e operiones). Ls slis e ests puerts pueen ser moifis pr inorporr un esto e esonexión (lt impeni) o pr mnejr un tensión o un intensi e sli reltivmente lts (renje omún); por su prte, ls entrs pueen ser ots e histéresis (os tensiones e onmutión) pr evitr «reotes». Pero, emás e ls puerts omplementris, l tenologí CMOS ofree otros tipos e puerts que resultn muy útiles pr lguns pliiones espeífis: Puerts e trnsmisión que tún omo simples interruptores (permitieno o interrumpieno el pso el vlor ooleno presente en su entr); on ells pueen onstruirse multiplexores y iestles, e imensiones y tiempos e propgión más reuios que los onformos on puerts inversors; Puerts Nor on un solo plno e trnsistores, el NMOS (junto on un trnsistor PMOS únio, omo resisteni e polrizión), que pueen tener muhs entrs y, por ello, son eus pr onstruir estruturs mtriiles (eoifiores, multiplexores, ROM, PL, PL, ). Ls estruturs mtriiles se trnsformn en progrmles uno l onexión e los trnsistores el plno N se he trvés e «fusiles». L introuión e trnsistores e ole puert, l interior e ells isl, es otr form (menos «estrutiv») e nulr su onexión; l umulión e rg elétri negtiv en l puert isl elev su tensión umrl e impie que el trnsistor pue onuir (es omo si no estuvier presente), on l ventj e que est progrmión puee ser «orr», esrgno ih puert isl. Ls enominiones EPROM, EEPROM y FLSH orresponen tres etps suesivs en el esrrollo e este tipo e trnsistores e ole puert, on tres tipos iferentes e orro. En sum, l portión e l tenologí CMOS los iruitos igitles no se limit su propio tipo e puerts inversors sino que ofree un mpli gm e opiones on iferentes prestiones y mpos e pliión. Tomás Pollán Sntmrí. Tenologí Eletróni. E.U.I.T.I.Z. Universi e Zrgoz. tpolln@post.unizr.es 188 Eletróni Digitl 9.1. Puerts omplementris Ls puerts lógis CMOS se onstruyen meinte os plnos «ules» e trnsistores: plno N y plno P; un e ls entrs le orresponen senos trnsistores, uno en el plno N y otro en el plno P, onetos e uero on l uli serie-prlelo. V CC m m Plno P Plno N y ls entrs se tivn on vlor 0: prlelo operión "y" serie operión "o" + un inversión glol serie operión "y" prlelo operión "o" + un inversión glol : porque trnsmiten el vlor "0" Consieremos l puert represent en l siguiente figur: e e V y = (+). +.e - en su plno N, l onfigurión e trnsistores orrespone (e uero on el álger e onmutores) l funión ( + ). +.e, l ul ee ñirse un negión glol y que iho plno N trnsmite el vlor 0; e form que l funión onform por iho plno es: y = ( + ). +.e - en unto l plno P, trnsmite el vlor 1 pero sus trnsistores onuen uno su entr es 0, es eir, orresponen vriles negs (,,,, e) y su onfigurión (e uero on el álger e onmutores) proue l funión (. + ). ( + e); e mner que l funión onform por iho plno es l mism que l el plno N: y = (. + ). ( + e) = ( + ). +.e

2 9. Diversi e onfiguriones CMOS 189 L ominión serie-prlelo e trnsistores permite un mpli iversi e puerts: puee onfigurrse ulquier funión oolen que orrespon un serie e sums y proutos on un inversión glol; si entro e l expresión lgeri preen otrs inversiones, un e ells lugr un puert iionl. Consieremos l funión el prto 5.1., en el que se estuió su onstruión e utro forms oneptulmente iferentes; l onfigurión e est funión on puerts inversors CMOS, utilizno el menor número e trnsistores posile, onue l siguiente expresión: y = ( + ) = ( + ) = ( + ).( + ).(..( + )..( + ) Est form e onstruión CMOS es l que se utiliz l iseñr un iruito integro e pliión espeífi (SIC); l eleión e ls puerts inversors más propis pr funión onret permite minimizr el áre e integrión e ls misms y isminuir sus tiempos e propgión Crterístis e ls puerts omplementris Puerts ompuests por sólo trnsistores MOS El reuio tmño e los trnsistores MOS, su utoislmiento (que filit su integrión ontigu) y l useni e resistenis u otros omponentes hen que ls puerts CMOS neesiten un áre e integrión muy reui. Conforms por os plnos e trnsistores C entr port os trnsistores (un PMOS y un NMOS) y ls onexiones en plno son ules (serie prlelo) respeto l otro, lo ul supone un iert ompleji en ls línes e onexión y un oupión e áre que (sieno e por sí muy reui) es myor que l neesri en ls tenologís que utilizn un solo trnsistor por entr (NMOS). Pero on ello se onsigue que en situión oolen onuz solmente uno e los os plnos, lo ul supone un onsumo estátio nulo. y 190 Eletróni Digitl Permiten un mpli iversi e puerts El juego e onexiones serie-prlelo permite onfigurr funiones omplejs y muy iverss en un mism puert, on l limitión e que l expresión e l funión teng un negión glol sore el onjunto e operiones oolens (puert inversor) y e que tl negión se l úni que prez: negión lugr un puert iionl. Ls entrs son e tipo pitivo L resisteni e entr es muy lt (> 10 MΩ), lo ul segur un uen oplo en tensión. emás, los trnsistores MOS presentn un pi e puert que es preiso rgr o esrgr en l onmutión uno mi el vlor ooleno presente en l orresponiente entr; tl trnsitorio e rg o esrg: - lugr tiempos e onmutión que limitn l veloi e trjo e l puert - limit, simismo, el fn-out e l puert nterior, es eir, el número e entrs e otrs puerts que pueen onetrse sore un sli (pues tl número oniion l veloi e trjo) - requiere un porte puntul e intensi urnte l onmutión, que lugr un onsumo inámio proporionl l freueni e ls onmutiones - gener «ruio» sore ls línes e limentión omo onseueni el «pulso» e intensi neesrio pr l onmutión. El heho e que l entr se pitiv (un iminuto onensor) y que el vlor e ih pi se muy reuio he que un mínim portión e rg elétri sore el terminl e puert genere lts tensiones ( V = Q/C), on el riesgo e perforión el ielétrio (e l elgísim p e óxio e siliio que form l puert). Lo ul onstituye un prolem e tipo prátio, reltivo l mnipulión e los iruitos integros MOS: l perforión puee prouirse por l propi rg estáti umul en el uerpo e quien los utiliz. Por ello, es neesrio optr un serie e preuiones en el mnejo y lmenmiento e los iruitos integros MOS, evitno en lo posile el roe on los terminles el integro; los iruitos een onservrse en ls hitules «tirs e plástio» o en lmohills ntiestátis; los puestos e trjo eios l montje e pls on iruitos integros MOS een tener un iseño propio pr eliminr (meinte eus «toms e tierr») to posile rg en los instrumentos y en ls persons. L sli e puert es resistiv C plno e trnsistores, uno onue, present un resisteni que orrespone l zon linel u óhmi e sus trnsistores; tl resisteni epene e ls imensiones e los trnsistores (isminuyeno en proporión invers l umento e su nhur).

3 9. Diversi e onfiguriones CMOS 191 L resisteni e sli e un puert fet : - l intensi suministrle por l puert - los proesos e onmutión (rg y esrg e ls pies e entr e ls puerts siguientes) y, en onseueni, los tiempos e propgión y l veloi e trjo e l puert - l inmuni frente l «ruio» en términos e poteni. Se presentn vrios trnsistores en serie L preseni e trnsistores en serie supone el orresponiente umento e l resisteni e sli e l puert, lo ul reperute, e uero on el prto nterior, en l intensi suministrle por l puert, en los tiempos e propgión y l veloi e trjo y en l inmuni frente l «ruio» en términos e poteni. l umentr el número e trnsistores en serie ls rterístis e un puert CMOS empeorn en grn mei: isminuye l intensi isponile en l sli y el mrgen e ruio en poteni y umentn los tiempos e propgión. emás, este efeto no es mermente linel sino que se ve inremento por el esplzmiento e l tensión e fuente (en el so e trnsistores NMOS el seguno e l serie no tiene su terminl e fuente 0 V sino oneto l renje el primero e ellos, e mner que VGS < VG y sí suesivmente, ). Por ello, onviene limitr el número e entrs e ls puerts CMOS e form que el número e trnsistores onetos en serie no se superior 5 o 6 en ninguno e los os plnos (el efeto es ún peor en el plno P que en el N) Tipos e slis y e entrs En el prto 4.2. se introujo l situión e esonexión omo un terer esto e ls slis e ls puerts oolens que permite onetr múltiples slis en prlelo, on tl e que, en momento, túe un e ells y ls emás se enuentren en lt impeni: el resulto es el multiplexo e ls slis y l seleión e un e ells. Este tipo e slis se enomin tri-esto y puee onseguirse meinte ptores omo el represento en l siguiente figur: V CC E: hilitión ontrol el triesto D: to Cuno l entr e hilitión E tiene vlor nulo, los os trnsistores e sli se enuentrn en orte, mientrs que pr E = 1 l sli opt el mismo vlor ooleno que l entr D. E 192 Eletróni Digitl Este tipo e ptor tri-esto puee ser inorporo en l sli e un puert oolen o en ls slis e un loque igitl pr inluir l opión e sli en lt impeni (esonexión); simismo, un onjunto e n ptores on un hilitión omún onfigurn un loque igitl típio: el ptor pr n línes o ptor triesto e us (uffer tri-estte). ptores tri-esto pr un us e 8 línes Otro tipo prtiulr e sli elimin el plno P y ej l puert inomplet, solmente on el plno NMOS: tles slis se enominn e renje ierto (unque es más freuente el uso el término oletor ierto que proee el mismo tipo e slis en l fmili TTL). Ests puerts een ompletrse exteriormente meinte un resisteni e polrizión RC onet l limentión VCC. hor ien, l resisteni e polrizión RC puee onetrse un tensión iferente e l e limentión el iruito integro, moifiánose sí el vlor e tensión orresponiente l 1 ooleno, lo ul es útil pr efetur el oplo on otrs fmilis lógis o on otros omponentes que empleen niveles e tensión iferentes. emás, en los inversores e renje ierto, l existeni e un únio trnsistor permite frirlos on myor pi en tensión y en intensi, onfigurno ptores que permiten onetr iretmente el inversor ispositivos que requieren myores vlores e tensión o intensi, por ejemplo, visulizores, pequeños relés, et. Tles ptores suelen mitir hst 15 ó 30 V e tensión sore el trnsistor e sli (uno se enuentr en orte) e intensies el oren e 50 m (uno onue). Ls slis e vris puerts e renje ierto pueen unirse sore l mism resisteni e polrizión RC onfigurno un operión "y" entre ls misms (siempre que un e ls slis se enuentr 0, su trnsistor onue y l sli glol es 0): operión "y" le. Ls entrs e los iruitos integros CMOS están protegis frente «soretensiones» meinte os ioos en polrizión invers que se ñen en el proeso e friión; éstos reortn ls tensiones negtivs (por ejo e -0,6 V) y quells tensiones positivs que supern (en más e 0,6 V) l e limentión (los tos tálogo inluyen l intensi máxim que soportn estos ioos on l notión Ilmp): Vi E l prej e trnsistores PMOS y NMOS Ls slis e ls puerts CMOS presentn un efeto nálogo e limitión e tensión, eio que el renje e un trnsistor MOS form siempre un unión PN on el sustrto el mismo.

4 9. Diversi e onfiguriones CMOS 193 En prinipio, ls entrs presentn un tensión e onmutión por ejo e l ul l entr es enteni omo 0 y por enim omo 1. vees, result útil isponer e entrs on histéresis, que tengn os tensiones e onmutión: uno l entr se enuentr 0 y se ument pultinmente su tensión, l sli onmut l lnzrse el vlor V; pero, en mio, uno l entr se enuentr 1 y se isminuye grulmente su tensión, l sli onmut pr un vlor V istinto, sieno V < V (en l serie HCMOS, liment 5 V, ls tensiones e onmutión suelen ser 2 y 3 V). Vo Vo Histéresis V V CC CC 194 Eletróni Digitl 9.3. Puerts e trnsmisión Los trnsistores MOS pueen ser utilizos omo onmutores pr «ejr psr» o «impeir el pso» e un tensión. L existeni o no e nl entre fuente y renje etermin que l resisteni e pso se reui (inferior 100 Ω) o muy lt (superior los 10 MΩ). Est tuión el trnsistor MOS omo «trnsistor e pso» o onmutor ñe l iversi e puerts inversors un nuev puert no inversor: l puert e trnsmisión. Un trnsistor NMOS tú en l form siguiente, sieno VTO l tensión umrl: Vi Vo V = " 0" V V = " 1" Vi V V V C tensión e onmutión 2 tensiones e onmutión Este tipo e entrs on histéresis reie el nomre e entrs Shmitt; su omportmiento simétrio respeto ls vriiones e l tensión e entr sirve pr evitr los reotes que se prouen uno ih vriión es lent y l tensión e entr permnee un ierto tiempo en el entorno e l tensión e onmutión. L figur siguiente represent el iruito orresponiente un inversor on entr Shmitt; los trnsistores «horizontles», onetos l tensión e sli, introuen un relimentión que lugr l histéresis: on sli 1 los os NMOS inferiores formn un ivisor e tensión uyo efeto es esplzr hi rri l tensión e onmutión, mientrs que pr sli 0 el ivisor e tensión e los os PMOS superiores esplz hi jo l otr tensión e onmutión. Vin Vout Vi - pr VC = 0 < VTO el trnsistor se enuentr en orte, present un resisteni e pso superior 10 MΩ y no omuni l sli l tensión e su entr - uno VC = 1 >> VTO el trnsistor onue, su resisteni es inferior 100 Ω y trnsmite hi l sli l tensión presente en su entr (los trnsistores MOS son simétrios, e moo que uno e sus terminles extremos turá omo fuente o omo renje, según onveng l sentio e ls intensies): + si Vi = 0 = 0 V, l tensión en l sli será tmién nul, Vo = 0 V + si Vi = 1 = VCC, l tensión en l sli será Vo = VCC - VTO, pues se requiere un tensión VTO entre fuente y puert pr permitir l formión el nl (en este so, l fuente orrespone l terminl e sli Vo). Es eir, l trnsmitir un 1 l puert e trnsmisión proue un esplzmiento e tensión igul su tensión umrl (pr Vi = VC = 5 V y VTO = 1,5 V, l tensión trnsmiti por l puert será sólo e unos 3,5 voltios). De est form, un trnsistor NMOS orrespone un iruito ierto uno su terminl e ontrol se enuentr 0 y, en mio, 1 permite el pso su trvés el vlor ooleno presente su entr; si el vlor trnsmitir es 1 se proue un esplzmiento en tensión ( V -VTO). Este esplzmiento (el vlor ooleno 1 l trvesr un trnsistor NMOS) se ve umento por un efeto e seguno oren (enomino efeto sustrto); e form que l tensión e sli V o (1) < V CC - V TO no es sufiiente pr segurr l situión e onsumo nulo en ls puerts oolens siguientes. V' < V(1) - V TO V(1) V(1) en el inversor onuen, l vez, los os trnsistores

5 9. Diversi e onfiguriones CMOS 195 Es posile evitr est isminuión e l tensión el 1 ooleno, onstruyeno ls puerts e trnsmisión on os trnsistores omplementrios en prlelo; ésto olig, emás, ñir un inversor entre l tensión e puert el trnsistor NMOS y l puert el PMOS (y que el trnsistor PMOS onue on VE = 0). 196 Eletróni Digitl Un multiplexor e 2 entrs es iretmente mplile onetno móulos igules en s (pr n línes serán neesrios n-1 móulos onetos en s): l 0 l 1 l 2 V i V o V i Vo l 3 Y E pr VE = 0 mos trnsistores se enuentrn en orte y l puert e trnsmisión no onue; uno VE = VCC (en el terminl e puert el trnsistor PMOS hrá 0 V) los os trnsistores onuen, trnsmitieno l sli el vlor e tensión presente en su entr, sin prouir ningún esplzmiento e nivel: el trnsistor NMOS onue siempre que Vo < VCC - VTO y el trnsistor PMOS lo he siempre que Vo > VTO, e form que entre los os uren el intervlo [0 - VCC]. Pr representr ls puerts e trnsmisión puee utilizrse el siguiente símolo: V C V = 0 C V = 1 C L puert e trnsmisión tiene el inonveniente e que l vrile e ontrol h e tur trvés e sus os trnsistores en form inverti (on un inversor intermeio), e mner que los os trnsistores que onfigurn l puert hn e gregrse otros os trnsistores pr el orresponiente inversor. Pero este inonveniente no es tl en quells estruturs que siempre utilizn ls entrs en form firm y neg (y, por tnto, requieren y e por sí el invertir l señl e ontrol), omo, por ejemplo, los multiplexores: líne 0 y E l 4 l 5 l 6 l 7 El esquem nterior ontiene 14 puerts e trnsmisión; onforms por 2 trnsistores un, y 3 inversores pr ls 3 entrs (el inversor e olumn e multiplexores es omún toos ellos); en totl 34 trnsistores, mientrs que un multiplexor nálogo relizo on puerts "y-neg" (Nn) neesit 8 puerts e 4 entrs, un e 8 y 3 inversores, es eir, 86 trnsistores. De est form, l onexión en s e puerts e trnsmisión proporion un onfigurión muy simple y moulr pr los multiplexores y el número e trnsistores neesrios es lrmente inferior los que se requieren on puerts inversors; por l mism rzón el tiempo e propgión es tmién inferior. Hi uent e que ls puerts e trnsmisión son simétris, un multiplexor onstruio on ellos tmién lo es y puee ser utilizo omo emultiplexor; en tl so se present el prolem e que ls línes e sli no seleions quen en lt impeni (no en sli 0, omo orresponerí un emultiplexor igitl), lo ul puee solventrse ñieno resistenis que referenien 0 V ihs línes. Inluso, en muhs osiones, es útil el esto e lt impeni e ls slis el emultiplexor pues permite onservr sore líne el último e los vlores trnsmitios l mism (pr lo ul será neesrio que exist un pi eu onet en líne e sli). líne 1 Multiplexor e 2 línes.

6 9. Diversi e onfiguriones CMOS 197 Ls puerts e trnsmisión son, tmién, uenos interruptores nlógios (nlog swithes) que ontroln el pso e señles en el intervlo [0,VCC] estleio por ls tensiones e ontrol (e puert) e sus trnsistores; so e que l señl e ontrol utilie omo niveles -V1 y +V2, l puert e trnsmisión mitirá señles nlógis entre tles vlores [-V1,+V2]. De est form, ls puerts e trnsmisión sirven pr muestrer señles nlógis y pr relizr su multiplexo o emultiplexo: - un multiplexor onstruio on puerts e trnsmisión puee trnsmitir ulquier tensión entro e los límites fijos por sus tensiones e ontrol [-V1,+V2]: onstituye un multiplexor nlógio que permite seleionr por su número un e entre n tensiones (por ejemplo, pr meir iverss tensiones on un mismo onversor nlógio-igitl); - el mismo multiplexor, utilizo en sentio inverso (un entr, n slis) es un emultiplexor nlógio, uys línes e sli optn el esto e lt impeni uno no son seleions y pueen onservr, sore pies, el último vlor e tensión trnsmitio líne (puee servir, por ejemplo, pr omunir vris referenis e tensión). simismo (omo se verá en los pítulos 11 y 13), ls puerts e trnsmisión resultn útiles pr l onstruión e iestles Relizión CMOS e ls estruturs mtriiles Ls puerts CMOS omplementris son inversors e form que no pueen onstruirse iretmente ls puerts "y" y ls puerts "o" propis e ls Mtries que onformn ls onfiguriones retiulres; ello no supone ningún inonveniente por unto que to sum e proutos puee ser sustitui por puerts "y-neg": p = Nn ( Nns ). hor ien, l hor e onstruir funiones oolens e muhs entrs result que ls puerts CMOS neesris pr ello presentrán (en uno e sus os plnos P o N) un lto número e trnsistores MOS en serie; uno onuen, ihos trnsistores sumn sus resistenis e pso y l resisteni e sli resultnte será reltivmente lt, empeoránose muho ls rterístis e intensi e sli isponile, veloi e trjo e inmuni frente l «ruio» e l puert lógi. Preismente ls estruturs mtriiles son útiles uno se trt e onfigurr funiones e un lto número e entrs; en ells se presentrá este prolem propio e ls puerts e muhs entrs. L onexión en serie e un número lto e trnsistores MOS se evit utilizno puerts "o-neg" (Nor), uyo plno N present toos sus trnsistores NMOS en prlelo, y reuieno el plno P e ls misms un solo trnsistor PMOS omo resisteni e polrizión (on su entr onet iretmente 0 V). 198 Eletróni Digitl Tles puerts se enominn seuonmos, pues su onfigurión es nálog l e ls puerts propis e ls tenologís NMOS (solo que, en ese so, el trnsistor que he e resisteni e polrizión es e tipo NMOS on un nl implnto NMOS e emporeimiento ): Ls puerts "o-neg" (Nor) seuonmos presentn os ventjs que ls hen muy propis pr estruturs mtriiles y progrmles: - permiten un lto número e entrs, pues los orresponientes trnsistores se onetrán en prlelo; - presentn un solo plno tivo e form que, en unto ispositivos progrmles solmente será neesrio progrmr sore el plno NMOS y tl progrmión onsistirá en «esonetr» trnsistores que se enuentrn en prlelo. Por ontr, ests puerts tienen el inonveniente e que su onsumo estátio no es nulo. El trnsistor PMOS tú omo resisteni e polrizión y onue siempre; uno l sli es 0, tmién onue el plno NMOS, originno un onsumo estátio trvés e l mll e sli. Este onsumo puee reuirse onetno l entr el trnsistor PMOS un terminl e hilitión, que permit limitr l tivi e ests puerts l intervlo e tiempo en que interese su tuión, mnteniénols intivs y on onsumo nulo en el resto: - pr E = 1 el trnsistor PMOS no onuirá y l puert estrá eshilit - pr E = 0 l puert se enontrrá en norml funionmiento omo puert Nor. Es fáil onstruir puerts "y" y puerts "o" prtir e ls puerts "o-neg": + = + = ; equivle equivle. =. = + = L figur e l págin siguiente represent un eoifior e 4 vriles on puerts "o-neg" seuonmos; osérvese en ell que ( fin e onfigurr l operión "y") ls puerts Nor están onets ls vriles negs uno su vlor en el vetor e entr es 1 y ls vriles firms uno es 0.

7 9. Diversi e onfiguriones CMOS Eletróni Digitl Un seguno ejemplo: l onfigurión e un multiplexor e 4 línes e entr será semejnte l el orresponiente eoifior, ñieno un entr un e ls puerts y reogieno ls slis e ells sore un puert Nor on un inversión posterior. líne 0 líne 1 líne 2 líne 3 y y líne líne líne líne Multiplexor e 4 línes e entr (2 vriles e ontrol) D D C C Conviene insistir en que, por rzones ovis e fili e relizión y e omprensión e los iujos, ls figurs se refieren loques on un reuio número e vriles y, sin emrgo, ests estruturs son relmente interesntes y útiles uno se trt e un mplio número e entrs.

8 9. Diversi e onfiguriones CMOS Eletróni Digitl El onjunto Mtriz Y - Mtriz O propio e ls estruturs ROM, PL y PL puee ser sustituio por os mtries Nor, l primer e ells on un inversión previ e sus entrs y l segun on un inversión posterior e sus slis: equivle En tr s Plno Nor Plno Nor S li s Téngse en uent que no es preiso ñir los inversores e ls entrs puesto que ésts y isponen e ellos en l retíul e onexiones e l Mtriz Y: strá tomr ls vriles eumente negs (uno su vlor en el vetor e entr se 1) o firms (uno se 0). L figur e l págin siguiente represent un senillo oifior que reliz el mio e óigo inrio óigo Gry pr números e 3 ígitos, onforme l siguiente tl e onversión: C En est figur pueen preirse ls os mtries que formn l onfigurión ROM: l Mtriz Y e entrs (mtriz omplet que onstruye toos los términos mínimos) y l Mtriz O e slis (mtriz funionl que oinie on l tl e ls funiones). Osérvese que ls puerts Nor e l Mtriz Y se enuentrn iujs en horizontl (en unto sus trnsistores NMOS) mientrs que ls puerts Nor e l Mtriz O están iujs en vertil. C C Coifior inrio Gry pr números e 3 ígitos, en onfigurión ROM Tnto ls estruturs mtriiles omo ls puerts seuonmos (Nor on un solo trnsistor PMOS) solmente tienen sentio pr muhs entrs. En es perspetiv, l siguiente págin present os ejemplos e loques e 9 entrs en onfigurión PL: - Un oifior e priori e 9 línes, uy sli es el número inrio que orrespone l líne tiv e myor número. - Un onversor e óigo e rr e 10 niveles óigo CD, uyos vetores e entr orresponen los 10 niveles, e 0 9 ( , , , , , , , , y ) y su sli es el número CD orresponiente l mismo nivel (0000, 0001, 0010, 0011, 0100, 0101, 0110, 0111, 1000 y 1001).

9 9. Diversi e onfiguriones CMOS Eletróni Digitl 9.5. Dispositivos progrmles L form e onstruir iruitos integros progrmles onsiste en insertr un trnsistor en uno e los nuos e l retíul e quell mtriz (o mtries, en el so PL) que e ser progrmle y ñir uno e estos trnsistores un ispositivo o omponente que permit eliminr su preseni. L onfigurión seuonmos he que solmente se neesrio progrmr el plno N, pues el plno P es fijo, onstituio por un trnsistor PMOS únio que tú omo resisteni e polrizión: pr ls entrs oolens se utilizn solmente trnsistores e tipo NMOS, toos ellos en prlelo (puert Nor) y su progrmión onsiste en eliminr (esonetr) los orresponientes trnsistores. i h g f e Coifior e priori e 9 línes, en onfigurión PL D C Ciertmente, en el so e puerts CMOS on los os plnos omplementrios, l progrmión e mos plnos serí summente omplej, pues en uno e ellos los trnsistores se enontrrín en serie y su progrmión onsistirí en «puenterlos» (lo ul es muho más ifíil que esonetrlos). Fusiles Un fusile en serie on trnsistor NMOS (en l mtriz progrmle) permite «esonetr» iho trnsistor. Los fusiles se onfigurn meinte un estrehmiento en un onutor e un mteril propio, e form que pue «funirse» por efeto térmio meinte el pso e un intensi reltivmente elev; pr ello se utilizn leiones e pltino-siliio, titnio-tungsteno o níquel-romo (nirom, que es quizás l leión más utiliz por ser l menos ostos). Los fusiles se progrmn meinte «fusión térmi» utilizno pulsos e intensi reltivmente lt, on fuerte peniente I/t pr generr tensiones puntules preiles (por efeto inutivo); e est form el efeto en poteni V.I e los pulsos e intensi es onsierle. Se emplen tensiones típis e 10,5 V, plis en pulsos repetitivos e nhur entre 10 y 50 µs, no lugr intensies e 0,1-0,5 on tiempos e sui el oren e 100 ns. D C i h g f e Conversor e óigo e rr óigo CD, en onfigurión PL Los fusiles se utilizn priniplmente en tenologís ipolres, en ispositivos mtriiles (PL, PL, PROM) e lt veloi.

10 9. Diversi e onfiguriones CMOS 205 Trnsistores MOS e ole puert Los trnsistores e ole puert son e tipo NMOS, on un puert interior flotnte, isl elétrimente y un segun puert, por enim e l nterior, que tú omo entr. L puert interior es pz e lmenr rg elétri y mntenerl inefinimente; si l rg e ih puert es negtiv (eletrones), ument l tensión umrl el trnsistor hst llegr siturse por enim e l tensión e limentión: l tensión umrl VTO ps el intervlo 1 2 V ser superior 8 V, por lo que el trnsistor nun lleg onuir. Trnsistor NMOS e ole puert fuente puert renje sustrto P óxio e siliio puert puert isl ifusión L progrmión se proue por inyeión e rg sore l puert isl: - l puert interior que rg negtivmente y se opone l efeto que l tensión e entr en l otr puert tiene pr l reión el nl, lo ul se true en un fuerte elevión e l tensión umrl - el trnsistor en est situión no onue nun y que su tensión umrl h pso ser superior l tensión e limentión y por tnto l vlor e tensión que reie en su entr exterior pr el vlor ooleno 1 - el resulto prátio es l «esonexión» efetiv el trnsistor - el uen islmiento que reliz el óxio e siliio permite mntener urnte entenres e ños l rg eletrostáti e l puert interior. hor ien, existen métoos pr eliminr l rg lmen en l puert isl y, e ese moo, «orrr» l progrmión, es eir, volver «onetr» el trnsistor. Por eso, los trnsistores MOS e ole puert son reprogrmles: su progrmión puee ser nul (orr) y, luego, pueen volverse progrmr. EPROM: orro por luz ultrviolet Este primer tipo e trnsistores MOS e ole puert se progrm prtir e un fuerte orriente e nl y e un tensión reltivmente lt en l puert extern; lgunos e los eletrones que iruln por el nl, eleros, son pes e «sltr» l puert isl, trvés e l fin p e óxio que l sepr. L progrmión (l umulión e rg en l puert isl) requiere tensiones reltivmente lts (~12 V) en renje (pr provor un orriente lt trvés el nl) y en puert (pr trer los eletrones). 206 Eletróni Digitl El «orro» se efetú meinte l exposiión luz ultrviolet; ést proporion los eletrones trpos en l puert isl energí sufiiente pr volver l sustrto; se utilizn lámprs e luz ultrviolet e longitues e on el oren e Å urnte unos 15 ó 20 minutos. Este tipo e trnsistores es esigno on ls sigls EPROM (ersle progrmle ROM: ROM progrmle y orrle) eio que su primer utilizión fue en los loques e tipo ROM progrmles; quizás un enominión más eu serí l e UVMOS (trnsistores MOS orrles por luz ultrviolet). EEPROM: orro por tensión elétri L reuión el espesor el óxio e siliio que sepr l puert interior el sustrto junto on un pequeño solpmiento e ls os puerts on el renje h permitio her reversile el proeso e lmenmiento e rg: l puert isl se rg y se esrg ese el renje por trión (tensión e puert positiv) o repulsión e eletrones (tensión negtiv). fuente puert EPROM renje puert isl fuente puert 2 E PROM renje solpmiento puerts - renje Un pulso e tensión positiv (reltivmente lt) entre l puert exterior y el renje proue lmenmiento e rg (tre eletrones el renje l puert isl) y un pulso nálogo pero negtivo elimin l rg lmen (repele los eletrones y los evuelve l renje). Este seguno tipo e trnsistores MOS e ole puert lugr ispositivos progrmles y «orrles» elétrimente; en mos sos, el tiempo neesrio es el oren e vrios milisegunos y se requieren eus tensiones positiv y negtiv, generlmente ±12 V. El orro es iniviul (se efetú sore un solo trnsistor), pero present un prolem e «soreorro»: uno l tensión e l puert exterior es negtiv, emás e eliminr los eletrones e l puert isl, ih puert suele rgrse positivmente y ih rg gener un nl permnente que pone en onuión l trnsistor. Por ello, es neesrio utilizr os trnsistores en serie: el e ole puert que sirve pr onetr y esonetr l seguno que es un trnsistor NMOS norml. Cel E 2PROM progrmión trnsistor opertivo

11 9. Diversi e onfiguriones CMOS 207 Este tipo e el on os trnsistores es nomro on ls sigls EEPROM o E 2 PROM (eletril ersle progrmmle ROM: ROM progrmle y orrle elétrimente) y su progrmión (en mos sentios: esonexión o onexión el trnsistor) puee relizrse en el propio sistem igitl. 208 Eletróni Digitl Un puert "o-neg" (Nor) seuonmos on trnsistores e ole puert present l siguiente onfigurión: FLSH: orro glol Un terer tipo e trnsistores MOS e ole puert proviene e grupr los os trnsistores e l el E 2 PROM en uno solo: ls os puerts se solpn on l fuente y l puert isl sólo oup l mit e l longitu el nl. De est form es omo si huier os semitrnsistores unios: un trnsistor e ole puert, que puee rgrse y esrgrse ese l fuente, seguio e un trnsistor norml e puert úni (onet on l puert exterior el nterior). l progrmr uno e ihos trnsistores, por umulión e rg negtiv en su puert interior, iho trnsistor ps tener un tensión umrl muy lt que equivle eliminrlo (esonetrlo) e l puert. L figur siguiente represent un móulo PL e 6 entrs y 8 términos prouto: V solpmiento puerts - fuente puert Y fuente renje FLSH iruito equivlente El proeso e rg e l puert isl es el tipo 1 EPROM, on un intensi lt e nl que eriv eletrones hi ih puert (tensiones e puert exterior y e renje reltivmente lts, ~12 V). L esrg (el orro) se proue según el tipo 2 EEPROM, por pulsos e tensión positiv sore l fuente, l ul tre los eletrones e l puert isl. En este so no hy riesgo e «soreorro»; unque l puert isl se rgue positivmente, no puee poner en onuión l trnsistor, y que sólo fet l mit el mismo (que en too so otr mit e trnsistor, uyo nl solmente puee ser reo por l tensión sore l puert exterior). Hi uent e que l fuente es un nuo omún toos los trnsistores NMOS (terminl e tierr e ls puerts Nor), el orro no puee relizrse iniviulmente (omo en el so EEPROM) sino que fet toos los trnsistores el loque. Este tipo e orro glol y reltivmente rápio en omprión on el orro por luz ultrviolet h motivo l utilizión el lifitivo FLSH pr esignr este terer tipo e trnsistores MOS e ole puert. En uen mei, l tenologí FLSH inorpor ls ventjs e ls os nteriores: requiere un solo trnsistor (y no os omo l EEPROM) y el orro es por tensión elétri. emás, por ser un tenologí muy reiente, sus trnsistores son e imensiones muy reuis (ésto permite un ensi e integrión muy lt), sus tiempos e progrmión son jos (~10 µs) y el orro es muy senillo (un simple pulso positivo sore el terminl e fuente, omún los trnsistores NMOS) y ompleto (se orr too el loque l vez); el tiempo neesrio pr el orro es el oren e 1 seguno. F E D C En est figur, ls puerts Nor e los 8 términos prouto están represents en «horizontl» y ontienen 12 trnsistores EPROM (orresponientes ls 6 entrs y sus negs), mientrs que l puert Nor e sli está represent en «vertil» on 8 trnsistores NMOS (orresponientes l sum e los 8 términos prouto). Un loque PL que onteng 10 e estos móulos e 6 entrs on 8 términos prouto por móulo tenrá el siguiente número e trnsistores: - móulo: 8 x 6 x 2 = 96 trnsistores EPROM + 8 NMOS + 9 PMOS - los inversores e ls entrs: 6 trnsistores NMOS + 6 PMOS - los inversores e ls slis: 10 trnsistores NMOS + 10 PMOS en totl: 960 trnsistores progrmles + 96 NMOS PMOS.