a b 7 PUERTAS LÓGICAS CON DIODOS E INTERRUPTORES

Transcripción

1 7 PUETAS LÓGICAS CO DIODOS E ITEUPTOES 7.1. Tensiones oolens 7.2. Puerts lógis on diodos 7.3. El prolem del oplo en tensión 7.4. El interruptor omo inversor; puerts inversors 7.5. Crterístis ideles en un puert lógi 7.6. El trnsistor MOS omo interruptor El álger de onmutdores onstitue un «mterilizión» del álger oolen inri, un form de onstruirl físimente medinte l onexión de interruptores on dos estdos: pso orte. H muhos dispositivos físios, no neesrimente elétrios, que pueden utilizrse omo interruptores (por ejemplo, neumátios, on ire presión o on fluidos). Pero entre los diversos tipos de interruptores predominn los omponentes eletrónios, más en onreto, los trnsistores por su ltísim veloidd de onmutión entre los dos estdos por su reduido tmño (que se trdue en lt densidd de integrión, jo onsumo, reduido oste, ). Los diodos, omo simples «disrimindores de polridd», pueden tur mner de «interruptores de pso» (sin entrd de ontrol) onfigurr puerts oolens no inversors, "o" e ""; pero tles puerts sólo pueden utilizrse individulmente, deido que presentn prolems de oplo entre ells. Pr l onexión suesiv de puerts lógis result indispensle segurr que su tensión de slid no se modifi (es deir, no se produe un «íd de tensión» preile) l onetr sore ell l entrd o entrds de otrs puerts; esto es lo que se entiende por uen oplo en tensión: onservión de l mism tensión en l slid ntes después de l onexión. Ls puerts lógis hitules se onstruen on trnsistores son de tipo inversor, "-negd", "o-negd", El estudio de puerts inversors on interruptores ideles filit l omprensión de su onfigurión funionmiento permite onsiderr ls rterístis ideles pr ells. Preismente el trnsistor MOS es un interruptor usi-idel on el que puede onstruirse un mplísim diversidd de puerts inversors de mu uens rterístis. Aoplo en tensión, inmunidd frente ls perturiones (frente l «ruido» eletromgnétio), veloidd de trjo (o, lo que es lo mismo, tiempo de respuest) onsumo son spetos tener en uent en el funionmiento de ls puerts lógis. Tles uestiones están relionds on ls resistenis de entrd de slid on l pidd de entrd de ls puerts. 158 Eletróni Digitl 7.1. Tensiones oolens Los estdos elétrios representtivos de los vlores oolenos estrán definidos en términos de tensión o de intensidd; generlmente se expresn en form de tensión que result más senillo rzonr on tensiones que on intensiddes. [A fin de uents, l tensión es un difereni de potenil «presente» entre dos puntos, mientrs que l intensidd es un orriente que flue, «que ps».] A d estdo o vlor ooleno le orresponderá un intervlo de tensión determindo entre mos intervlos, orrespondientes l l 1, existirá un zon de seprión. En generl l ooleno se le soi un intervlo de tensión prtir de voltios l 1 se le sign un intervlo de tensión hst +V voltios, siendo V l tensión de limentión. + V Vmín(1) Vmáx() V " 1 " " " V(1) = +V voltios V > Vmín(1) intervlo de seprión V < Vmáx() V() = voltios Este tipo de signión en l que V(1) > V() se denomin lógi positiv, pr distinguirl de los sos en que V(1) < V() que orresponden lógi negtiv Puerts lógis on diodos ot: pr quienes no hn estudido nteriormente el omportmiento de los diodos, el pítulo T1 desrie l form de tur de los diodos present un modelo opertivo del funionmiento de los diodos semiondutores; ver T1.2. Unión P (, en su so, ver tmién T1.1. Semiondutores). Entendemos por puerts oolens o puerts lógis ls reliziones onrets de ls operiones oolens medinte dispositivos físios. Ls puerts lógis on diodos tendrán un estrutur del tipo siguiente: diodo diodo = 1 = Vr Tomás Pollán Sntmrí. Tenologí Eletróni. E.U.I.T.I.Z. Universidd de Zrgoz. tpolln@post.unizr.es

2 7. Puerts lógis on interruptores 159 Los diodos tún dejndo psr l tensión de sus entrds undo ést orresponde uno de los dos vlores lógios no dejándol psr pr el otro vlor; l tensión de refereni Vr dee ser l orrespondiente l vlor que «no ps». L puert "o" dee dejr psr los «unos», de form que siempre que h un 1 l entrd el resultdo se 1 l puert "" dee dejr psr los «eros», que siempre que un entrd se, el resultdo dee ser tmién. + Puert "o"" Puert "" Ests puerts son diretmente mpliles tres o más entrds, sin más que ñdir un diodo por d nuev entrd. Desde el punto de vist nlógio l puert "o" onstitue un «seletor de tensión máxim» (seleion l mor de sus tensiones de entrd, supuesto que dih tensión se mor que V) l puert "" es un «seletor de tensión mínim» (seleion l menor de sus tensiones de entrd, supuesto que se menor que +V). Ams puerts son simples eonómis, propids pr su utilizión omo puerts individules, pero no pr formr series de puerts lógis, onetds entre sí. Consideremos un ejemplo de los errores que pueden derivrse de l onexión suesiv de puerts on diodos: 1 Puert "o" +V Puert "" +V +V. V=+V/2 V()?, V (1)? Deerí ser V = V() 16 Eletróni Digitl El prolem reside en que l impedni de entrd de l segund puert es igul l de slid de l primer de ells ; on ello los efetos de rg de un puert sore otr pueden produir errores por desplzmiento de l tensión de slid, omo en el so nterior. o existe un uen oplo en tensión. Además, ddo que el funionmiento espeífio de los diodos onsiste en dejr psr o no un tensión su trvés, sin generr nuevos vlores de tensión, no es posile relizr on ellos l operión oolen de omplementión o negión: no h inversores on sólo diodos. Por todo ello, ls puerts "o" e "" on diodos son propids por su senillez pr ser utilizds individulmente, pero no pr onjuntos de puerts lógis; son útiles pr inluir en un diseño operiones "o" e "" islds (en prtiulr pr utilizr dihs puerts en iruitos nlógios o en etps de poteni), pero no pr onstruir funiones oolens, que requieren vris puerts onetds entre sí, demás, neesitn inversores El prolem del oplo en tensión Un iruito digitl estrá formdo por l onexión de múltiples puerts lógis pr onfigurr funiones oolens; d puert present en su slid l tensión orrespondiente uno de los dos vlores oolenos (/1) dee omunir dih tensión l siguiente puert o vris puerts lógis onetds dih slid. Se requiere, pues, un uen oplo en tensión, es deir, el vlor de tensión de slid de un puert no dee deteriorrse (no dee sufrir modifiiones importntes) por el heho de onetrle un o vris entrds de otrs puerts oolens. L ondiión de uen oplo en tensión de un iruito on otro reside en que l resisteni de entrd del segundo iruito se de vlor mu superior l resisteni de slid del primer iruito: i (segundo iruito) >> o (primer iruito). En tl so, l onexión de mos iruitos no modifi preilemente l tensión que present el primero de ellos on su slid sin onetr (l ire). Visto desde su slid un iruito present un equivlente thevenin onsistente en un generdor de tensión un resisteni (o, en el so más generl, un impedni) de slid. L entrd del segundo iruito puede reduirse, en situión estionri, un resisteni de rg: resisteni de entrd. L onexión entre los dos iruitos viene representd por l siguiente figur. Vo + o V' Io i

3 7. Puerts lógis on interruptores Eletróni Digitl L tensión de slid del primer iruito V' oinide on l tensión de su generdor thevenin Vo undo no existe ningun onexión sore dih slid; l onetr el segundo iruito, l tensión de slid V' se desplz un vlor Vo: Vo = Io.o = Vo.o / (o + i) que será despreile frente Vo undo i >> o (o lo que es lo mismo, undo l intensidd Io que requiere el segundo iruito se reltivmente pequeñ): V' = Vo. i / ( i + o ); si i >> o, result i + o i, por tnto, V' Vo. ) Osildor en ond udrd (1 Hz) 5/ V C 5 2 LED En tl so se die que existe uen oplo en tensión, es deir, el primer iruito omuni l segundo l tensión presente en su slid sin que dih tensión se modifique preilemente l onetr el segundo iruito sore el primero. Cuánto dee ser mor i respeto o? Se i = k.o, V' = Vo. k / (k+1), Vo = Vi / (k+1). Pr k = 1 (i diez vees o), l tensión de slid disminue en un 9 % por el heho de l onexión; si k = 2, l disminuión es sólo de un 5 %. Algunos ejemplos pueden servir pr lrr el onepto de oplo en tensión: - Divisor de tensión 1 ma +12 V 5K 7 V 3K El iruito de l figur nterior es un osildor en ond udrd (que será de j freueni si C son de vlores ltos), on niveles de tensión de slid de 5 V un resisteni de slid del orden de 5 Ω. Supuest un freueni de osilión de 1 Hz, si onetmos l slid del osildor un diodo luminisente (on un resisteni limitdor de intensidd), el LED se enenderá pgrá un vez d segundo; en mio, si onetmos un pequeñ omillit de lintern (4,5 V, 2 ma: resisteni 22 Ω) el osildor no será pz de enenderl: el nivel de tensión de 5 V se reduirá fuertemente. Lo mismo suede l utilizr omo instrumentos de lortorio generdores de señl u resisteni de slid no se mu j. Antigumente se utilizn senillos reeptores de rdio «glens» onsistentes en un simple diodo (pr demodulr l señl de rdiofreueni) un uriulr de lt impedni; tulmente es difíil enontrr tles uriulres, que los hitules son de j impedni on ellos no es posile reiir un señl udile [l usr omo rg un resisteni demsido pequeñ se redue fuertemente l señl]. 7K 7 V L Ls puerts lógis son utilizds pr onstruir funiones oolens, medinte l onexión suesiv de vris puerts: pr tener un uen oplo en tensión interes que presenten mu lt resisteni de entrd mu j de slid. Podemos otener un refereni de tensión de 7 V prtir de un tensión de limentión de 12 V on un divisor de tensión formdo por dos resistenis de 5K 7K ( = 12). El equivlente thevenin del divisor de tensión ontiene un tensión de 7 V en serie on un resisteni de slid de 5K//7K 3K; pr que l refereni de 7 V no se modifique preilemente l resisteni de rg dee ser muho mor de 3K o, lo que es lo mismo, l intensidd que requiere l rg dee ser mu inferior l que irul por el propio divisor de tensión (12 V / (5K + 7K) = 1 ma). Si no se umple est ondiión (L >> 3K) l tensión de slid del divisor de tensión disminuirá en form preile l onetr l rg; on un resisteni de rg de 1K, l tensión de slid será de 6,8 V, pero si l resisteni de rg es de 1K l slid será de 1,7 V (l urt prte de l que orresponde l divisor de tensión isldo). Ello no ourre en ls puerts on diodos, en ls que l resisteni de entrd, undo el diodo ondue, es l resisteni de polrizión l resisteni de slid, undo los diodos no onduen, es l mism resisteni El interruptor omo inversor; puerts inversors Un interruptor o onmutdor elétrio es un dispositivo on dos estdos: en uno de ellos permite el pso de orriente elétri su trvés, presentndo un resisteni prátimente nul, en el otro se omport omo un iruito ierto, ofreiendo un resisteni infinit l pso de orriente. L entrd ontrol el estdo del interruptor, de form que undo l tensión de entrd orresponde l no ondue undo es 1 dej psr liremente l orriente elétri; l resisteni de entrd de un interruptor idel es infinit, es deir, l intensidd que requiere l entrd pr mntener el estdo es despreile.

4 7. Puerts lógis on interruptores 163 Pr = "" = Pr = "1" = El iruito de l figur siguiente represent un inversor ooleno, que pr Vi = el interruptor no ondue l tensión de limentión VCC es trnsmitid l slid trvés de l resisteni de polrizión P, mientrs que pr Vi = 1 el interruptor ondue llev l slid V. V i V V o Pr Vi = V = "" Vo = = "1" Pr Vi = = "1" Vo = V = "" El ráter inversor de este iruito se dee que el interruptor undo ondue no trnsmite un 1 sino un ; l resisteni P trnsmite por defeto (undo el interruptor no ondue) l tensión orrespondiente l 1. L resisteni de entrd de este inversor es l propi del interruptor, summente lt, mientrs que l resisteni de slid es nul pr slid P pr slid 1; en mos sos, l onetr vrios inversores seguidos se umple l ondiión de uen oplo en tensión i >> o. L onexión de interruptores en serie d lugr, de uerdo on el álger de onmutdores, un operión "", l que sigue un inversión (deid que el vlor ooleno trnsmitido por ellos es el ); sí se otiene un puert "-negd" (nd). De igul form su onexión en prlelo onfigur un puert "o", seguid de un inversión: puert "o-negd" (or). Y1 =. Y2 = Eletróni Digitl Pero tmién pueden otenerse puerts inversors más omplejs, provehndo operiones "", onformds por interruptores en serie operiones "o", on interruptores en prlelo. d f e Y1 f d e Y2 Y1 = (. +.d + e). f Y2 = (+).(+d).f + e Ls puerts resultntes son siempre inversors: produen un inversión glol sore el onjunto de operiones "" operiones "o" onfigurds por l form de onexión de los interruptores; proeden de l estrutur de un inversor onservn tl ráter. Es posile otener un puert "o-exlusiv" en l form siguiente: = =. +. =. +. = ( + ). ( + ) =. +. pr u onfigurión neesitmos 6 interruptores (4 pr l puert generl dos pr los inversores previos de de ): L siguiente trnsformión permite onstruir dih operión on solmente 5 interruptores: = =. +. =. + ( + ). + Puede omprorse diretmente l operión que reliz d un de ests puerts onstruendo su orrespondiente «tl de verdd».

5 7. Puerts lógis on interruptores 165 En resumen, un puert inversor está onformd por un «plno de interruptores», onetdos en prlelo o en serie pr onfigurr operiones "o" operiones "", respetivmente, por un resisteni de polrizión P: undo el plno de interruptores ondue trnsmite el vlor : por ello, l puert es inversor; por defeto, P trnsmite el vlor 1, undo los interruptores no onduen. plno de interrupt. o ("1") = o ("") = i = El uen oplo en tensión qued grntizdo por ser i ; el onsumo pr slid 1 es nulo pr slid es ICC = VCC / P Crterístis ideles en un puert lógi Un puert lógi idel, pr ofreer un exelente oplo en tensión, dee presentr un resisteni de entrd mu lt un resisteni de slid j. ITEESA i ~, o ~. Además, vlores jos de l resisteni de slid fvoreen en grn medid l «inmunidd frente l ruido», es deir, evitn que perturiones eletromgnétis de ulquier tipo feten l tensión de slid. El equivlente thevenin present l resisteni de slid en serie on l tensión de slid: o V + O ' Vo unto más pequeñ es o menor será el efeto de ls perturiones que túen sore el nudo de slid (se requiere mor intensidd pr produir un modifiión de l tensión de este nudo). [Supongmos un perturión on un poteni P, l vriión de l tensión que produirá será Vo = P. o, tnto menor unto menor se o.] 166 Eletróni Digitl Tmién interes que el tiempo de propgión de l señl, o se, el retrso físio que se d entre l entrd l slid se lo más pequeño posile. Ovimente el mio de vlor en l señl de entrd el orrespondiente mio en l slid no son simultáneos sino que existe siempre un pequeño intervlo de tiempo entre ms señles: este retrso reie el nomre de tiempo de propgión tp; unto menor se este tiempo de respuest, mor puede ser l veloidd de trjo de l puert lógi, mor será el número de its que puede proesr en un segundo. ITEESA tp ~. Los tiempos de propgión son deidos, fundmentlmente, efetos pitivos en l onmutión de los interruptores, en prtiulr, l pidd equivlente que presentn ls entrds de los mismos que es preiso rgr o desrgr l modifir su vlor ooleno. Un resisteni de slid j olor en l otenión de reduidos tiempos de propgión, que permite intensiddes lts pr efetur l rg o desrg de l pidd de entrd de l puert siguiente. Por otr prte, interes que el onsumo de ls puerts se lo menor posile, si ello fuer ftile, onsumo nulo. El onsumo se reflej en l mgnitud de l fuente de limentión que h de proporionr l tensión VCC en el gsto energétio que produe el iruito; pero, tmién, en l disipión de lor en el propio iruito, en su so, en l neesidd de inluir sistems que fvorezn tl disipión. ITEESA ICC ~. En ls puerts on interruptores l resisteni de entrd es prátimente infinit l de slid es nul undo onduen los interruptores P undo no onduen: i ; o() ; (1) = P. Y de entrd existe uen oplo en tensión, demás, en relión on l inmunidd frente l ruido on l veloidd de trjo (on los tiempos de propgión) interes que l resisteni P se de vlores jos. Pero el onsumo undo el plno de interruptores ondue (slid ) es VCC / P, tl efeto, interesn vlores ltos de l resisteni P. Por ello, l resisteni de polrizión P h de elegirse en un ompromiso entre veloidd (+ inmunidd l ruido) onsumo. En l práti, vlores eptles suelen estr entre los 5 Ω los 5 KΩ, optndo por vlores jos (~5 Ω) undo predomin el interés por l veloidd o por l inmunidd frente perturiones vlores ltos (~5 KΩ) undo interes sore todo reduir el onsumo.

6 7. Puerts lógis on interruptores El trnsistor MOS omo interruptor ot: el pítulo T1 dedido Semiondutores, unión P trnsistores MOS puede resultr útil pr quienes no hn estudido nteriormente l form de tur de tles trnsistores, sí omo pr repsr el omportmiento rzondo de semiondutores, diodos trnsistores; el prtdo T1.3. present en detlle un modelo opertivo de los trnsistores MOS. Un trnsistor MOS está formdo sore un sustrto P por sends difusiones (Fuente S Drenje D) que tún omo onttos por un «ondensdor» intermedio onformdo por el sustrto, óxido de siliio islnte un plno ondutor que tú omo entrd de ontrol (Puert G). G Puert Sustrto P SiO islnte 2 Metl Óxido Semiondutor Un trnsistor MOS onstitue un exelente interruptor eletrónio: undo l tensión de entrd Vi = VG es sufiientemente positiv l puert tre los eletrones lires en el sustrto (proedentes de los pres eletrón-hueo propios del propio siliio omo semiondutor) form un nl ondutor entre fuente drenje: VG > VTO se form nl => el trnsistor ondue. V S fuente Sustrto P nl G zon de vimiento longitud del trnsistor: L V D drenje nhur: W Si l tensión de puert es lrmente inferior l vlor de l tensión umrl VTO el nl no se form no h pso de orriente entre ls zons de difusión (fuente drenje): VG < VTO no existe nl => el trnsistor no ondue. L resisteni del nl puede herse deudmente j (~ 1 Ω) umentndo l nhur del trnsistor l resisteni de entrd es mu lt (prátimente infinit), on lo ul qued segurdo un uen oplo en tensión. Ahor ien, l puert G del trnsistor es de tipo pitivo: present un pidd de entrd que hrá que rgr o desrgr en ls onmutiones, lo ul limit su veloidd de trjo (Ci = CG ~ 1 pf). 168 Eletróni Digitl El proeso tenológio de friión MOS es oneptulmente mu simple onst de un número reduido de etps ásis (ver pítulo T2): Sustrto P Polisiliio SiO 2 Difusión 1. Sustrto de siliio ristlino tipo P 2. Cp de óxido fino islnte SiO2 3. Polisiliio ++ formndo l puert Aunque l denominión MOS proede de l onfigurión en l zon de puert «metl-óxido-semiondutor», tulmente el plno de puert no se onstrue on metl sino on polisiliio, siliio poliristlino fuertemente dopdo u ondutividd es próxim l del metl. 4. Difusión ++ (fuente drenje) 5. Conttos metálios De est form, l puert ls dos zons de difusión quedn utolineds: l difusión se reliz sore todo el trnsistor pero no penetr dejo del polisiliio. El sustrto P dee onetrse l tensión más negtiv del iruito ( V), de form que ls uniones P de ls difusiones ( del nl) on el sustrto queden polrizds en inverso, dndo lugr un «p ví» (sin portdores de rg) que ísl l onjunto del trnsistor respeto l sustrto. De est form los trnsistores MOS quedn «utoisldos» (seprdos del sustrto por un p de vimiento). El tmño del trnsistor MOS puede ser mirométrio (dimensiones del orden de un mir) l integrión de múltiples trnsistores en un iruito viene filitd por ls rterístis de utolinedo utoisldo propis del trnsistor MOS (ver T2.1). ot: el prtdo T1.3. expli l formión de l p de vimiento que ísl los trnsistores MOS, l finl del prtdo T2.1., se vuelve insistir en diho islmiento se expli el utolinemiento que se produe entre polisiliio difusiones del trnsistor MOS; por otr prte, el pítulo T2 desrie en detlle los proesos de friión de los iruitos integrdos on trnsistores MOS.

7 7. Puerts lógis on interruptores 169 El esquem ásio trnsistor MOS - resisteni de polrizión (del drenje) D onform un inversor ooleno: Vi V DD D Vo Pr Vi < V = " " Vo = V = " 1' TO DD Pr Vi > V = " 1" Vo = V = " " TO Utilizndo los trnsistores MOS omo interruptores pueden onstruirse los diversos tipos de puerts inversors; d puert estrá onformd por tntos trnsistores MOS omo entrds teng, más un resisteni de polrizión D: V DD D Y1 V DD D Y2 17 Eletróni Digitl ) L resisteni de pso de un trnsistor MOS, undo ondue, es reltivmente j MOS~1Ω, pero no nul. Por ello, undo el plno de trnsistores ondue (slid ), l tensión de slid no es extmente V sino que se form un divisor de tensión entre l resisteni de polrizión D l propi resisteni de los trnsistores en onduión MOS. V CC D MOS V o = VCC MOS D+ MOS Si D >> MOS l tensión de slid del divisor de tensión será Vo << VCC, es deir, Vo V; pr segurr un tensión de slid Vo() próxim V es preiso que D >> MOS (o se, D >> 1 Ω). ) L pidd de entrd de los trnsistores MOS Ci = CG ~ 1pF limit su veloidd de trjo. En un «nudo ooleno», es deir, en l onexión de l slid de un puert l entrd de otr (o de otrs puerts) l pidd de entrd de est segund se rg (en el pso de 1) trvés de D se desrg (en l onmutión de 1 ) trvés de los trnsistores MOS MOS; ddo que D >> MOS, el tiempo de rg es mu superior l de desrg es el que limit l veloidd de trjo. Y1 =.. Y2 = + + V DD A V CC D A Ci D + Funión o- ex lusiv Ls puerts MOS ofreen un uen oplo en tensión, que l resisteni de entrd de estos trnsistores es prátimente infinit. Ls priniples diferenis que present el trnsistor MOS respeto de un interruptor idel son omentds en l págin siguiente. D El tiempo de propgión de l primer puert, tiempo de pso de 1 en el nudo A, orresponderá l tiempo de rg del ondensdor Ci será del orden de dos vees l onstnte de tiempo tp 2.τ = 2.D.Ci (en 2τ se efetú el 86% del proeso de rg). En onseueni, los vlores que puede doptr l resisteni de polrizión D se enuentrn otdos en l form siguiente: - de un ldo, pr segurr l slid, D >> MOS ~1Ω; demás, el onsumo en tl situión VCC/D onsej empler vlores ltos de D; - en mio, tnto el oplo en tensión, omo l inmunidd frente l ruido l veloidd de trjo preisn de vlores jos de D. Como se indi nteriormente, vlores de l resisteni de polrizión D entre,5 KΩ 5 KΩ suelen ser eptles, optndo por vlores mu ltos undo lo prioritrio es el onsumo tomndo vlores más jos en el resto de los sos.